JPS61232488A - Address conversion for real brightness conversion table - Google Patents
Address conversion for real brightness conversion tableInfo
- Publication number
- JPS61232488A JPS61232488A JP60073720A JP7372085A JPS61232488A JP S61232488 A JPS61232488 A JP S61232488A JP 60073720 A JP60073720 A JP 60073720A JP 7372085 A JP7372085 A JP 7372085A JP S61232488 A JPS61232488 A JP S61232488A
- Authority
- JP
- Japan
- Prior art keywords
- conversion table
- data
- address
- actual brightness
- actual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、CRTディスプレイ装置に内蔵されている
実輝度変換テーブルのアドレス変換方式〔従来の技術〕
従来の実輝度変換テーブルを有するCRTディスプレイ
装置は、第4図に示すように構成されている。[Detailed Description of the Invention] [Industrial Application Field] This invention relates to an address conversion method for an actual brightness conversion table built into a CRT display device [Prior Art] A CRT display device having a conventional actual brightness conversion table is constructed as shown in FIG.
すなわち、第4図において、1は上位計算機等の演算処
理装置であって、インタフェース回路2を介して画面メ
モリ3及び実輝度変換テーブル4に対してデータの授受
を行う。That is, in FIG. 4, reference numeral 1 denotes an arithmetic processing unit such as a host computer, which sends and receives data to and from a screen memory 3 and an actual brightness conversion table 4 via an interface circuit 2.
画面メモリ3は、画面対応の表示色コードを記憶するリ
フーレッシュメモリで構成され、通常1ドツト当たりの
データフォーマットは、正又は負の符号付きのデータフ
ォーマットが使用される。The screen memory 3 is constituted by a refresh memory that stores display color codes corresponding to the screen, and normally a data format with a positive or negative sign is used as the data format per dot.
この画面メモリ3からタイミング発生回路5からの後述
するCRTディスプレイ8の走査に同期して出力される
タイミング信号によって読出された表示色コードは、デ
ータ線6を介して実輝度変換テーブル4に入力される。The display color code read out from the screen memory 3 by a timing signal output from the timing generation circuit 5 in synchronization with the scanning of the CRT display 8, which will be described later, is inputted to the actual brightness conversion table 4 via the data line 6. Ru.
そして、この実林度変換テーブル4で、実輝度に変換さ
れたデータは、D/A変換器7でビデオ信号に変換され
CRTディスプレイ8の表示画面上に表示される。The data converted into actual brightness using the actual brightness conversion table 4 is converted into a video signal by the D/A converter 7 and displayed on the display screen of the CRT display 8.
ところで、今日のメモリ素子の容量の増加、画面メモリ
入力機器の充実等により、第4図の画面メモリ3の1ド
ツト当たりの表示色コードのビット幅B1は広くなる傾
向にある(一般に、12ビット〜16ビツト程度)。し
かし、第4図の実輝度変換テーブル4の入力ビットは、
画面メモリ3のそれほど大きくできないため、そのビッ
ト幅B2は一般に8ビット程度である。そこで、画面メ
モ’J 3の出力ビットを実輝度変換テーブル4の入力
ビットに合わせるためには、データ幅を調整する必要が
ある。By the way, due to the increase in the capacity of today's memory elements and the enhancement of screen memory input devices, the bit width B1 of the display color code per dot in the screen memory 3 shown in FIG. 4 tends to become wider (generally 12 bits). ~16 bits). However, the input bits of the actual brightness conversion table 4 in FIG.
Since the screen memory 3 cannot be made so large, its bit width B2 is generally about 8 bits. Therefore, in order to match the output bits of the screen memo 'J3 to the input bits of the actual brightness conversion table 4, it is necessary to adjust the data width.
一般に、このようなデータ幅調整を行うデータ幅調整回
路としてバーレルシフタ等が知られている。Generally, a barrel shifter or the like is known as a data width adjustment circuit that performs such data width adjustment.
しかしながら、上記従来の実輝度変換テーブルにおいて
は、正及び負の値を符号ピッ)aで指定可能なデータを
アドレス変換を行うことなくバーレルシフタに入力した
とき、第5図(a)に示すよう −に、(−1) (
16進でF F F F)の値を1ビツトシフトさせた
ときの結果(−1)は、第5図(b)に示すように(+
1)(16進で0oo1)の値を1ビツトシフトさせた
ときの結果(0)と異なり、実輝度変換テーブル回路へ
の入力データに不都合が生じるという問題点があった。However, in the above-mentioned conventional actual brightness conversion table, when data in which positive and negative values can be specified by sign pick (a) is input to the barrel shifter without address conversion, as shown in FIG. 5(a), - to (-1) (
When the value of F F F F) is shifted by 1 bit in hexadecimal, the result (-1) is (+
1) (0oo1 in hexadecimal) is different from the result (0) when the value is shifted by 1 bit, and there is a problem in that the input data to the actual brightness conversion table circuit is inconvenient.
また、実輝度変換テーブル4が、第6図(a)に示すよ
うな表示色コードと実輝度との関係を示す内容であるも
のとすると、この実輝度データを演算処理装置lから実
輝度変換テーブル4へ連続的に書込む場合は、 ’a
o o o”よりアドレスを開始する方法と、“000
0“よりアドレスを開始する方法との2通りのアドレス
開始方法が知られている。Further, assuming that the actual brightness conversion table 4 has contents showing the relationship between the display color code and the actual brightness as shown in FIG. To write to table 4 continuously, 'a
How to start an address from “o o o” and “000
Two methods of starting an address are known: one method of starting the address from 0'';
しかしながら、前者の方法による場合、実輝度変換テー
ブルに書込むためには、第6図中)に示すように、途中
のアドレス変更点APで一度アドレスの開始点を変更す
る技術が必要となる問題点を有し、また、後者の方法に
よる場合、実輝度変換テーブルに書込むためには、第6
図(C)に示すように、途中のデータ変更点DPで一度
実輝度データを変更する技術が必要となる問題点を存し
、何れの方法も演算処理装置1からの実輝度変換テーブ
ル4への実輝度データローディング時に複雑な操作を行
う必要がある。However, in the case of the former method, there is a problem in that in order to write to the actual brightness conversion table, a technique is required to change the starting point of the address once at an intermediate address change point AP, as shown in Fig. 6). In addition, in the case of the latter method, in order to write to the actual brightness conversion table, the sixth
As shown in Figure (C), there is a problem in that a technique is required to change the actual brightness data once at the data change point DP in the middle, and either method is difficult to convert the actual brightness data from the arithmetic processing unit 1 to the actual brightness conversion table 4. It is necessary to perform complicated operations when loading actual brightness data.
そこで、この発明は、入力データフォーマットが正及び
負の値を指定できるCRTディスプレイ用の実輝度変換
テーブルにおいて、入力データのデータ幅と実輝度変換
テーブルの入力データ幅を調整するために、データ幅調
整回路を付加する際に、負の値をシフト出来ない不都合
を解消し、且つ演算処理装置から実輝度データを実輝度
変換チー7’ルにローディングする際に、アドレスポイ
ントの変更操作、実輝度データのポイント変更操作を不
必要とする実輝度変換テーブルのアドレス変換方式を提
供することを目的とする。Therefore, the present invention provides a method for adjusting the data width of input data and the input data width of the actual brightness conversion table in an actual brightness conversion table for a CRT display where the input data format can specify positive and negative values. This eliminates the inconvenience of not being able to shift negative values when adding an adjustment circuit, and when loading actual brightness data from the arithmetic processing unit to the actual brightness conversion tool 7', it is possible to change the address point and change the actual brightness. It is an object of the present invention to provide an address conversion method for an actual brightness conversion table that does not require a data point change operation.
上記目的を達成するために、この発明は、入力データフ
ォーマソトが正・負の値を指定可能なCRTディスプレ
イ用の実輝度変換テーブルにおいて、前記実輝度変換テ
ーブルへの全てのアドレス入力データを正の値にシフト
するシフト回路を介挿し、該シフト回路のシフト出力を
データ幅調整回路を介して前記実輝度変換テーブルに供
給することにより、当該実輝度変換テーブルのアドレス
を変換するようにしたことを特徴とする。In order to achieve the above object, the present invention provides a real brightness conversion table for a CRT display in which an input data formatter can specify positive and negative values, in which all address input data to the real brightness conversion table are A shift circuit that shifts to the value of is inserted, and the shift output of the shift circuit is supplied to the actual brightness conversion table via a data width adjustment circuit, thereby converting the address of the actual brightness conversion table. It is characterized by
この発明は、CRTディスプレイ用の実輝度変換テーブ
ルにおいて、画面メモリの1ドツト当たりのデータのフ
ォーマットが正・負の値を指定可能で、且つ実輝度変換
テーブルの入力データ幅を調整するために、バーレルシ
フト回路等のデータ幅調整回路を付加したときに、その
データ幅調整回路に入力される入力データ(表示色コー
ド)をシフト回路で例えば入力データ中の符号ビットを
反転させることにより、負の入力データを正の値にシフ
トしてアドレス変換し、(−1)をシフトさせても(0
)にならないという不都合を解消すると共に、演算処理
装置からの実輝度データを実輝度変換テーブルにローデ
ィングする際に、実輝度変換テーブル内のメモリ領域が
正のアドレスにシフトされているため、演算処理装置か
ら見て“0000”番地から最終番地までの連続したア
ドレスでローディングすることを可能とする。The present invention provides an actual brightness conversion table for a CRT display in which the format of data per dot in the screen memory can specify positive or negative values, and in order to adjust the input data width of the actual brightness conversion table, When a data width adjustment circuit such as a barrel shift circuit is added, the input data (display color code) input to the data width adjustment circuit can be changed to a negative value by, for example, inverting the sign bit in the input data using a shift circuit. Even if you shift the input data to a positive value and convert the address, and shift (-1), the result is (0
), and when loading the actual brightness data from the arithmetic processing unit into the actual brightness conversion table, the memory area in the actual brightness conversion table is shifted to a positive address. This enables loading at consecutive addresses from address "0000" to the final address as seen from the device.
第1図はこの発明の一実施例を示すブロック図である。 FIG. 1 is a block diagram showing one embodiment of the present invention.
まず、構成について説明する。図中、1は上位計算機等
の演算処理装置、2はインタフェース回路、3は画面メ
モリ、4は実輝度変換テーブル、5はタイミング発生回
路、6はデータ出力線、7はD/A変換器、8はCRT
ディスプレイである。First, the configuration will be explained. In the figure, 1 is an arithmetic processing unit such as a host computer, 2 is an interface circuit, 3 is a screen memory, 4 is an actual brightness conversion table, 5 is a timing generation circuit, 6 is a data output line, 7 is a D/A converter, 8 is CRT
It's a display.
画面メモリ3は、符号ビットaと4ビツト16進のデー
タbとからなるフォーマットで構成された画面対応の1
ドツトデータ(表示色コード)Cが所要数記憶されてい
る。The screen memory 3 stores a screen-compatible one that is configured in a format consisting of a code bit a and 4-bit hexadecimal data b.
A required number of dot data (display color code) C is stored.
この画面メモリ3に記憶されている表示色コードが演算
処理装置1の指令に基づきタイミング回路5からのCR
Tディスプレイ8の走査に同期したタイミング信号に応
じて読出され、データ出力線6を介してアドレスセレク
タ10に供給される。The display color code stored in the screen memory 3 is output from the timing circuit 5 based on the command from the arithmetic processing unit 1.
It is read out in response to a timing signal synchronized with the scanning of the T-display 8 and is supplied to the address selector 10 via the data output line 6.
このアドレスセレクタ10は、これに供給すれる入力デ
ータ中の符号ピッ)aとデータbとを分離し、これらを
夫々出力する。This address selector 10 separates the code bit (a) and data (b) from the input data supplied thereto, and outputs them respectively.
一方、アドレスセレクタ10には、演算処理装置1から
の実輝度データのローディング時に、その書込みアドレ
スがインタフェース回路2からアドレスバス1)を介し
て供給されると共に、書込み制御信号が制御バス12を
介して供給される。On the other hand, when loading actual luminance data from the arithmetic processing unit 1, the address selector 10 is supplied with its write address from the interface circuit 2 via the address bus 1), and a write control signal is supplied via the control bus 12. will be supplied.
アドレスセレクタ10から出力されるデータbは直接デ
ータ幅調整回路としてのバーレルシフタ13に供給され
、且つ符号ビットaはシフト回路としての排他的論理和
回路14の一方の入力端に供給される。この排他的論理
和回路14の他方の入力側には、前記書込み制御信号が
供給され、この排他的論理和回路14の出力が前記バー
レルシフタ13に供給される。Data b output from address selector 10 is directly supplied to barrel shifter 13 as a data width adjustment circuit, and sign bit a is supplied to one input end of exclusive OR circuit 14 as a shift circuit. The write control signal is supplied to the other input side of this exclusive OR circuit 14, and the output of this exclusive OR circuit 14 is supplied to the barrel shifter 13.
そして、バーレルシフタ13でデータ幅調整された入力
データが実輝度変換テーブル4にアドレスデータとして
供給される。一方、実輝度変換テーブル4には、演算処
理装置1からの実輝度データのローディング時にその実
輝度データがインタフェース回路2及び書込みデータ線
15を介して供給される。 −
そして、実輝度変換テーブル4から読出される実輝度デ
ータがD/A変換器7でアナログ信号に変換され、これ
がビデオ信号としてCRTディスプレイ8に供給され、
その表示画面上に表示データが表示される。The input data whose data width has been adjusted by the barrel shifter 13 is then supplied to the actual brightness conversion table 4 as address data. On the other hand, the actual luminance data is supplied to the actual luminance conversion table 4 via the interface circuit 2 and the write data line 15 when the actual luminance data is loaded from the arithmetic processing device 1 . - Then, the actual luminance data read from the actual luminance conversion table 4 is converted into an analog signal by the D/A converter 7, and this is supplied to the CRT display 8 as a video signal,
Display data is displayed on the display screen.
次に、この実施例の動作を説明する。今、画面メモリ3
に記憶されている表示色コードを読出して、実輝度変換
テーブル4に入力する場合について説明すると、画面メ
モリ3から読出された表示色コードCは、アドレスセレ
クタ10で符号ビットaとアドレスデータbとに分離し
、符号ビットaが排他的論理和回路14の一方の入力側
に供給される。この排他的論理和回路工4には、演算処
理装置1からの論理値“1”でなる書込み制御信号がイ
ンタフェース回路2及び書込み制御線12を介して供給
されており、このため、排他的論理和回路14から画面
メモリ3から読出したデータ中の符号ビットaが正即ち
“0”であるときには論理値″l”、符号ビットaが負
即ち“1”であるときには論理値“O”となる、符号ビ
ットaを反転させた反転ビットを夫々出力する。Next, the operation of this embodiment will be explained. Now screen memory 3
To explain the case where the display color code stored in the screen memory 3 is read out and input into the actual brightness conversion table 4, the display color code C read out from the screen memory 3 is inputted into the code bit a and the address data b by the address selector 10. The sign bit a is supplied to one input side of the exclusive OR circuit 14. This exclusive OR circuit 4 is supplied with a write control signal having a logic value of "1" from the arithmetic processing unit 1 via the interface circuit 2 and the write control line 12. When the sign bit a in the data read from the screen memory 3 from the summation circuit 14 is positive, that is, "0", the logic value is "1", and when the sign bit a is negative, that is, "1", the logic value is "O". , and output inverted bits obtained by inverting the sign bit a.
このように、符号ビットaを反転させることにより、第
2図に示すように、画面メモリ3から続出した負の値”
aooo″〜” FFFF ”及び正の値“0000”
〜“7FFF”でなるデータ幅り、を正の値“oooo
”〜“FFFF”でなるデータ幅D2にシフトし、正の
値のみに変換することができる。By inverting the sign bit a in this way, as shown in FIG.
aooo”~”FFFF” and positive value “0000”
~ The data width of “7FFF” is a positive value “ooooo”
” to “FFFF” and can be converted to only positive values.
したがって、排他的論理和回路14から出力される反転
ビットがバーレルシフタ13に供給されるので、このバ
ーレルシフタ13でデータをシフトする際に、 (−1
)をシフトしても(−1)となるという不都合がなくな
り、正確なデータ幅の調整を行うことができ、その調整
データが実註度変換テーブル4に供給される。この実輝
度変換テ−プル4は、そのアドレス空間が、第3図に示
すように、前記従来例におけるメモリ領域M、における
負の値を正の値にシフトしたメモリ領域M2となってお
り、このため、実輝度変換テーブル4で、画面メモリ3
から読出された表示色コードに応じた実輝度データが選
択され、これがD/A変換器7でビデオ信号に変換され
てCRTディスプレイ8に供給され、その表示画面上に
所定の輝度でドツト表示される。Therefore, since the inverted bit output from the exclusive OR circuit 14 is supplied to the barrel shifter 13, when shifting data with this barrel shifter 13, (-1
) is no longer inconvenient that it becomes (-1) even if shifted, the data width can be adjusted accurately, and the adjusted data is supplied to the actuality conversion table 4. The address space of this actual luminance conversion table 4 is, as shown in FIG. 3, a memory area M2 in which negative values in the memory area M in the conventional example are shifted to positive values, Therefore, in the actual brightness conversion table 4, the screen memory 3
Actual brightness data corresponding to the display color code read out from the CRT display 8 is selected, converted into a video signal by the D/A converter 7, and supplied to the CRT display 8, where dots are displayed at a predetermined brightness on the display screen. Ru.
一方、実輝度変換テーブル4に演算処理装置Iから実輝
度データをローディングする場合には、実輝度変換テー
ブル4が、上記したように負の値を正の値にシフトした
メモリ領域M2となっているので、演算処理装置1から
実輝度変換テーブル4のアドレスが“0000”から始
まる連続的なアドレスに見え、書込み制御信号を論理値
“0”制御することにより、正のアドレスに対応する実
輝度データを実輝度変換テーブル4に連続的にロードす
ることができる。On the other hand, when loading actual luminance data from the processing unit I into the actual luminance conversion table 4, the actual luminance conversion table 4 becomes the memory area M2 in which negative values are shifted to positive values as described above. Therefore, the addresses of the real brightness conversion table 4 appear to be continuous addresses starting from "0000" from the arithmetic processing unit 1, and by controlling the write control signal to a logical value of "0", the real brightness corresponding to the positive address can be changed. Data can be continuously loaded into the actual brightness conversion table 4.
なお、上記実施例においては、アドレスデータ中の符号
ビットを反転する場合に、排他的論理和回路を適用した
場合について説明したが、他の符号反転回路を適用し得
ること勿論である。In the above embodiment, a case has been described in which an exclusive OR circuit is applied to invert the sign bit in address data, but it goes without saying that other sign inverting circuits may be applied.
また、上記実施例においては、データ幅調整回路として
バーレルシフタ13を適用した場合について説明したが
、これに限定されるものではなく、他のデータ幅調整回
路を適用し得る。Further, in the above embodiment, a case has been described in which the barrel shifter 13 is applied as the data width adjustment circuit, but the present invention is not limited to this, and other data width adjustment circuits may be applied.
以上説明したように、この発明によれば、シフト回路で
実輝度変換テーブルに入力される入力データの符号ビッ
トを反転させて、正・負の入力データを正のみの値にシ
フトするようにしたので、画面メモリと実輝度変換テー
ブルの間のビット幅を調整するためのデータ幅調整回路
を介挿した場合のデータシフト誤りを防止することがで
き、確実なデータ幅調整を行うことができると共に、演
算処理装置から実輝度データを実輝度変換テーブルにロ
ーディングする際に、演算処理装置から連続した正のア
ドレスとして実輝度データをローディングすることがで
き、演算処理装置でのアドレスポイントの変更操作、デ
ータポイントの変更操作が不要となるという効果が得ら
れる。As explained above, according to the present invention, the shift circuit inverts the sign bit of the input data input to the actual brightness conversion table, thereby shifting positive and negative input data to only positive values. Therefore, it is possible to prevent data shift errors when inserting a data width adjustment circuit for adjusting the bit width between the screen memory and the actual brightness conversion table, and it is possible to perform reliable data width adjustment. , when loading the actual brightness data from the arithmetic processing unit into the actual brightness conversion table, the actual brightness data can be loaded from the arithmetic processing unit as consecutive positive addresses, and the address point changing operation in the arithmetic processing unit; This has the effect of eliminating the need for changing data points.
第1図はこの発明の一実施例を示すブロック図、第2図
はこの発明の詳細な説明に供するデータ幅を示す説明図
、第3図は同様に実輝度変換テーブルのメモリ空間を示
す説明図、第4図は従来例を示すブロック図、第5図(
a)及び(blは夫々シフトイメージを示す説明図、第
6図fa)、 (b)及び(C)は夫々従来例の入力色
コードと実輝度との関係を示す説明図、メモリマツプイ
メージを示す説明図及び実輝度グラフイメージを示す説
明図である。
図中、■は演算処理装置、2はインタフェース回路、3
は画面メモリ、4は実輝度変換テーブル、7はD/A変
換器、8はCRTディスプレイ、10はアドレスセレク
タ、12は書込み信号線、13はバーレルシフタ、14
は排他的論理和回路である。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is an explanatory diagram showing the data width used for detailed explanation of the invention, and FIG. 3 is an explanatory diagram showing the memory space of the actual brightness conversion table. Figure 4 is a block diagram showing a conventional example, Figure 5 (
a) and (bl are explanatory diagrams showing shift images, respectively, and Fig. 6fa), (b) and (C) are explanatory diagrams showing the relationship between input color code and actual brightness in the conventional example, respectively, and memory map images. FIG. 2 is an explanatory diagram showing an actual luminance graph image. In the figure, ■ is the arithmetic processing unit, 2 is the interface circuit, and 3 is the arithmetic processing unit.
is a screen memory, 4 is an actual brightness conversion table, 7 is a D/A converter, 8 is a CRT display, 10 is an address selector, 12 is a write signal line, 13 is a barrel shifter, 14
is an exclusive OR circuit.
Claims (2)
なCRTディスプレイ用の実輝度変換テーブルにおいて
、前記実輝度変換テーブルへの全てのアドレス入力デー
タを正の値にシフトするシフト回路を介挿し、該シフト
回路のシフト出力をデータ幅調整回路を介して前記実輝
度変換テーブルに供給することにより、当該実輝度変換
テーブルのアドレスを変換するようにしたことを特徴と
する実輝度変換テーブルのアドレス変換方式。(1) In an actual brightness conversion table for a CRT display in which the input data format can specify positive or negative values, a shift circuit is inserted to shift all address input data to the actual brightness conversion table to positive values. , an address of an actual luminance conversion table is characterized in that the address of the actual luminance conversion table is converted by supplying the shift output of the shift circuit to the actual luminance conversion table via a data width adjustment circuit. Conversion method.
た正のアドレスでローディングするようにした特許請求
の範囲第1項記載の実輝度変換テーブルのアドレス変換
方式。(2) An address conversion method for an actual brightness conversion table according to claim 1, wherein the actual brightness data is loaded into the actual brightness conversion table at consecutive positive addresses.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60073720A JPS61232488A (en) | 1985-04-08 | 1985-04-08 | Address conversion for real brightness conversion table |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60073720A JPS61232488A (en) | 1985-04-08 | 1985-04-08 | Address conversion for real brightness conversion table |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61232488A true JPS61232488A (en) | 1986-10-16 |
Family
ID=13526340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60073720A Pending JPS61232488A (en) | 1985-04-08 | 1985-04-08 | Address conversion for real brightness conversion table |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61232488A (en) |
-
1985
- 1985-04-08 JP JP60073720A patent/JPS61232488A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4924432A (en) | Display information processing apparatus | |
JPS61232488A (en) | Address conversion for real brightness conversion table | |
JP2845384B2 (en) | Image processing device | |
JPS6048828B2 (en) | Memory addressing method | |
JP2538654B2 (en) | Display writing device | |
JPS6218595A (en) | Display unit | |
JP2740359B2 (en) | Display control device | |
JPS604988A (en) | Image display | |
EP0805428A1 (en) | Vehicular navigation display system with clock selection depending on the display format | |
JPH03144492A (en) | Flicker prevention device for display screen | |
JPS60173585A (en) | Display control system | |
JPS61209482A (en) | Crt controller | |
JPS61251930A (en) | Processing circuit of digital data | |
JPS60225888A (en) | Raster scan type picture display unit | |
JPS6125187A (en) | Crt display controller | |
JPS6330897A (en) | Image display controller | |
JPS61174591A (en) | Graphic display unit | |
JPS61264380A (en) | Memory circuit | |
JPS6148890A (en) | Multi-image display system | |
JPS6210692A (en) | Video signal generation circuit | |
JPH0236954B2 (en) | ||
JPS6155691A (en) | Display controller | |
JPS6064384A (en) | Pattern display | |
JPH1191208A (en) | Data converter | |
JPH0219460B2 (en) |