JPS61230408A - 可変周波数発振器 - Google Patents
可変周波数発振器Info
- Publication number
- JPS61230408A JPS61230408A JP7166285A JP7166285A JPS61230408A JP S61230408 A JPS61230408 A JP S61230408A JP 7166285 A JP7166285 A JP 7166285A JP 7166285 A JP7166285 A JP 7166285A JP S61230408 A JPS61230408 A JP S61230408A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- polarity
- adder
- variable frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、オーディオ機器、ビデイオ機器、伝送機器、
記録再生機器、自動制御機器、その他、多くの機器で利
用することができる可変周波数発振器に関する。
記録再生機器、自動制御機器、その他、多くの機器で利
用することができる可変周波数発振器に関する。
(従来の技術)
第6図は、カラーテレビジョン受像機における自動位相
制御方式の色同期回路、その他、多くの電子回路におけ
る自動周波数制御回路などに好適に用いられるとともに
、集積回路化も容易な可変周波数発振器として、本出願
人会社等によって提案され、特公昭57−28218号
公報によって開示された従来例の可変周波数発振器のブ
ロック図である。
制御方式の色同期回路、その他、多くの電子回路におけ
る自動周波数制御回路などに好適に用いられるとともに
、集積回路化も容易な可変周波数発振器として、本出願
人会社等によって提案され、特公昭57−28218号
公報によって開示された従来例の可変周波数発振器のブ
ロック図である。
第6図示の可変周波数発振器において、1は増幅器、2
は加算器、3は共振回路または帯域濾波器、4は位相推
移回路、5は制御電圧Vcによって出力信号の極性及び
振幅が可変となされる極性及び振幅制御回路であって、
前記した増幅器1と加算器2と共振回路または帯域濾波
器3などは。
は加算器、3は共振回路または帯域濾波器、4は位相推
移回路、5は制御電圧Vcによって出力信号の極性及び
振幅が可変となされる極性及び振幅制御回路であって、
前記した増幅器1と加算器2と共振回路または帯域濾波
器3などは。
環状に正帰還路を形成するように接続されて、主発振ル
ープを構成しており、前記した主発振ループ内に設けら
れている共振回路または帯域濾波器3の出力側は加算器
2の第2の入力端子との間には、位相推移回路4と極性
及び振幅制御回路5との縦続接続回路が接続されること
によって可変周波数発振器が構成されている。
ープを構成しており、前記した主発振ループ内に設けら
れている共振回路または帯域濾波器3の出力側は加算器
2の第2の入力端子との間には、位相推移回路4と極性
及び振幅制御回路5との縦続接続回路が接続されること
によって可変周波数発振器が構成されている。
さて、第6図に示されている従来の可変周波数発振器に
おいて、主発振ループをなす前記した環状の正帰還路は
、増幅器1の出力信号aが加算器2における第1の入力
として加えられ、加算器2の出力信号すが共振回路また
は帯域濾波器3により信号a′となされて増幅器1の入
力側に正帰還されるように構成されている。
おいて、主発振ループをなす前記した環状の正帰還路は
、増幅器1の出力信号aが加算器2における第1の入力
として加えられ、加算器2の出力信号すが共振回路また
は帯域濾波器3により信号a′となされて増幅器1の入
力側に正帰還されるように構成されている。
そして、前記した主発振ループ中の加算器2の出力信号
すは、それの第2人力Cが印加されていない状態におい
ては、それの第1の入力信号aと同位相となって、主発
振ループは共振回路または帯域濾波器3の位相特性に従
った周波数で発振を行ない、この状態での発振周波数が
可変周波数発振器の中心周波数を決定する。
すは、それの第2人力Cが印加されていない状態におい
ては、それの第1の入力信号aと同位相となって、主発
振ループは共振回路または帯域濾波器3の位相特性に従
った周波数で発振を行ない、この状態での発振周波数が
可変周波数発振器の中心周波数を決定する。
前記した従来例の可変周波数発振器における発振周波数
の可変動作を説明すると次のとおりである。すなわち、
第6図示の可変周波数発振器における主発振ループに接
続されている位相推移回路4からは、それの入力信号a
′に対して一定の遅れ位相または進み位相を示す出力信
号Cが出力されるが、前記の信号Cは極性及び振幅制御
回路5によって信号C′となされて主発振ループ中に設
けられている加算器2に対してそれの第2の入力として
供給される。
の可変動作を説明すると次のとおりである。すなわち、
第6図示の可変周波数発振器における主発振ループに接
続されている位相推移回路4からは、それの入力信号a
′に対して一定の遅れ位相または進み位相を示す出力信
号Cが出力されるが、前記の信号Cは極性及び振幅制御
回路5によって信号C′となされて主発振ループ中に設
けられている加算器2に対してそれの第2の入力として
供給される。
前記した極性及び振幅制御回路5は、それの極性及び振
幅が制御電圧Vcに応じて可変できるようなものとして
構成されている(具体的な構成例は、特公昭57−28
218号公報を参照されるとよい)から、極性及び振幅
制御回路5の出力信号C′の極性及び振幅は制御電圧V
cに応じて、第7図示のように例えばC′〜−C′の範
囲にわたって可変制御される。
幅が制御電圧Vcに応じて可変できるようなものとして
構成されている(具体的な構成例は、特公昭57−28
218号公報を参照されるとよい)から、極性及び振幅
制御回路5の出力信号C′の極性及び振幅は制御電圧V
cに応じて、第7図示のように例えばC′〜−C′の範
囲にわたって可変制御される。
その結果、加算器2の出力信号すは、極性及び振幅制御
回路5に加えられた制御電圧Vcによって、第7図中の
a −c’からa + c’までの範囲にわたって可変
制御されるので、第6図示の従来の可変周波数発振器は
それの発振周波数が、共振回路または帯域濾波器3の位
相特性に従って可変される可変周波数発振器を構成して
いる。
回路5に加えられた制御電圧Vcによって、第7図中の
a −c’からa + c’までの範囲にわたって可変
制御されるので、第6図示の従来の可変周波数発振器は
それの発振周波数が、共振回路または帯域濾波器3の位
相特性に従って可変される可変周波数発振器を構成して
いる。
(発明が解決しようとする問題点)
第6図及び第7図を参照して説明した従来の可変周波数
発振器では、それの発振条件として主発振ループの一巡
位相が同相であることが必要とされるが、一般に、増幅
器1はそれを構成している素子の特性によって必らず位
相遅れを伴なっているものになっている。
発振器では、それの発振条件として主発振ループの一巡
位相が同相であることが必要とされるが、一般に、増幅
器1はそれを構成している素子の特性によって必らず位
相遅れを伴なっているものになっている。
それで、前記した第6図示の従来の可変周波数発振器に
おいて発振条件が満足されるように主発振ループの一巡
位相を同相にするためには、共振回路または帯域濾波器
3を位相進みの状態にして、前記した増幅器1で発生す
る位相遅れを相殺しなければならない。
おいて発振条件が満足されるように主発振ループの一巡
位相を同相にするためには、共振回路または帯域濾波器
3を位相進みの状態にして、前記した増幅器1で発生す
る位相遅れを相殺しなければならない。
その場合に、発振周波数を共振回路または帯域濾波器3
の共振周波数より適度にずらすことにより位相進みの状
態にして、増幅器1で生じている位相遅れが相殺される
ようにすることは可能であるが、このような手段を適用
したのでは発振器の周波数制御特性が発振中心周波数に
対して非対称になるという不都合が生じる。
の共振周波数より適度にずらすことにより位相進みの状
態にして、増幅器1で生じている位相遅れが相殺される
ようにすることは可能であるが、このような手段を適用
したのでは発振器の周波数制御特性が発振中心周波数に
対して非対称になるという不都合が生じる。
共振回路または帯域濾波器3の位相特性が直線性を示す
範囲は+45度から一45度の範囲であるから、増幅器
1が例えば−45度に近い大きな位相遅れを発生する場
合には1発振器はそれの周波数制御特性が著るしい非対
称性を示すものになる。
範囲は+45度から一45度の範囲であるから、増幅器
1が例えば−45度に近い大きな位相遅れを発生する場
合には1発振器はそれの周波数制御特性が著るしい非対
称性を示すものになる。
また、たとえ、前記のような著るしい非対称性を示す周
波数制御特性が発振器に許容されたとしても、その発振
器においては、J!!振周波周波数振回路または帯域濾
波器3の本来の共振周波数から大巾にずれることになる
から、その結果として主発振ループの一巡利得が低下し
て、発振が停止したり、発振状態が不安定になる等、使
用に耐えないものになる。
波数制御特性が発振器に許容されたとしても、その発振
器においては、J!!振周波周波数振回路または帯域濾
波器3の本来の共振周波数から大巾にずれることになる
から、その結果として主発振ループの一巡利得が低下し
て、発振が停止したり、発振状態が不安定になる等、使
用に耐えないものになる。
また、第6図に示す従来の可変周波数発振器では、共振
回路または帯域濾波器3にインダクタンスまたは固定振
動子を用い、また1位相推移回路4にインダクタンスを
用いているために、それの集積回路化に際して、前記の
構成素子を集積回路の内部素子とすることが困難であり
、したがって、加算器2の出力端子と増幅器1の入力端
子と、極性及び振幅制御回路5の入力端子とをそれぞれ
外部端子にすることが必要になるが、集積回路において
外部端子が必要にされるということは集積回路化に不利
であることは周知のとおりである。
回路または帯域濾波器3にインダクタンスまたは固定振
動子を用い、また1位相推移回路4にインダクタンスを
用いているために、それの集積回路化に際して、前記の
構成素子を集積回路の内部素子とすることが困難であり
、したがって、加算器2の出力端子と増幅器1の入力端
子と、極性及び振幅制御回路5の入力端子とをそれぞれ
外部端子にすることが必要になるが、集積回路において
外部端子が必要にされるということは集積回路化に不利
であることは周知のとおりである。
(問題点を解決するための手段)
本発明は、増幅器と、加算器と、共振回路または帯域濾
波器と、進相回路などを環状に正帰還路が形成されるよ
うに接続して主発振ループを構成させ、また、前記の主
発振ループ内に設けられた進相回路と加算器における第
2人力の入力端子との間に、−90度移相回路と極性及
び振幅制御回路との縦続接続回路を設けて、前記の極性
及び振幅制御回路の出力信号の極性及び振幅を制御する
ことにより1発振周波数が可変となされるようにした可
変周波数発振器を提供するものである。
波器と、進相回路などを環状に正帰還路が形成されるよ
うに接続して主発振ループを構成させ、また、前記の主
発振ループ内に設けられた進相回路と加算器における第
2人力の入力端子との間に、−90度移相回路と極性及
び振幅制御回路との縦続接続回路を設けて、前記の極性
及び振幅制御回路の出力信号の極性及び振幅を制御する
ことにより1発振周波数が可変となされるようにした可
変周波数発振器を提供するものである。
(実施例)
第1[は本発明の可変周波数発振器の一実施例のブロッ
ク図、第2図は本発明の可変周波数発振器における主発
振ループの位相を示すベクトル図。
ク図、第2図は本発明の可変周波数発振器における主発
振ループの位相を示すベクトル図。
第3図は本発明の可変周波数発振器における位相制御の
原理を説明するためのベクトル図である。
原理を説明するためのベクトル図である。
第1図に示す本発明の可変周波数発振器において、既述
した第6図について説明した従来の可変周波数発振器に
おける構成部分と対応する構成部分には、第6図中で使
用した図面符号と同一の図面符号が付されている。
した第6図について説明した従来の可変周波数発振器に
おける構成部分と対応する構成部分には、第6図中で使
用した図面符号と同一の図面符号が付されている。
第1図において、1は増幅器、2は加算器、3は共振回
路または帯域濾波器、5は極性及び振幅制御回路、6は
進相回路、7は一90度移相回路であって、増幅器lと
加算器2.と共振回路または帯域濾波器3と進相回路6
とは環状に正帰還路を形成するように接続されて、主発
振ループを構成しており、また、進相回路6の出力側と
加算器2における第2の入力端子との間には、−90度
の移相回路7と極性及び振幅制御回路5との縦続接続回
路が接続されている。
路または帯域濾波器、5は極性及び振幅制御回路、6は
進相回路、7は一90度移相回路であって、増幅器lと
加算器2.と共振回路または帯域濾波器3と進相回路6
とは環状に正帰還路を形成するように接続されて、主発
振ループを構成しており、また、進相回路6の出力側と
加算器2における第2の入力端子との間には、−90度
の移相回路7と極性及び振幅制御回路5との縦続接続回
路が接続されている。
前記した増幅器1の出力信号dは加算器2へそれの一方
入力として供給されており、加算器2の出力信号eは共
振回路または帯域濾波器3により信号fとされて進相回
路6に与えられ、進相回路6からの出力信号d′は増幅
器1の入力側へ正帰還されており、前記の環状の正帰還
路は一巡の主発振ループを構成している。
入力として供給されており、加算器2の出力信号eは共
振回路または帯域濾波器3により信号fとされて進相回
路6に与えられ、進相回路6からの出力信号d′は増幅
器1の入力側へ正帰還されており、前記の環状の正帰還
路は一巡の主発振ループを構成している。
前記した主発振ループにおける各信号の位相関係を第2
図について説明すると次のとおりである。
図について説明すると次のとおりである。
増幅器lの出力信号dは、それの入力信号d′に対して
角度θの位相遅れを有しているが、前記の信号d′は進
相回路6によってそれの入力信号fに対して予め角度φ
の位相進みが与えられているので前記した位相遅れが相
殺され、増幅器1の出力信号d′は共振回路または帯域
濾波器3の出力信号に対して角度(φ−θ)の位相差を
有しているものになっている。
角度θの位相遅れを有しているが、前記の信号d′は進
相回路6によってそれの入力信号fに対して予め角度φ
の位相進みが与えられているので前記した位相遅れが相
殺され、増幅器1の出力信号d′は共振回路または帯域
濾波器3の出力信号に対して角度(φ−θ)の位相差を
有しているものになっている。
また、加算器2の出力信号eは加算器7に対し、それの
第2の入力が供給されていない状態においては、それの
第1人力への入力信号dと同位相になる。従って主発振
ループにおいては、共振回路または帯域濾波器3の位相
特性に従い、加算器2の出力信号eと共振回路または帯
域濾波器3からの出力信号fどの位相差が−(φ−〇)
となる周波数で、−巡位相が同相になって発振を行ない
、この状態での発振周波数が可変周波数発振器の中心周
波数を決定する。
第2の入力が供給されていない状態においては、それの
第1人力への入力信号dと同位相になる。従って主発振
ループにおいては、共振回路または帯域濾波器3の位相
特性に従い、加算器2の出力信号eと共振回路または帯
域濾波器3からの出力信号fどの位相差が−(φ−〇)
となる周波数で、−巡位相が同相になって発振を行ない
、この状態での発振周波数が可変周波数発振器の中心周
波数を決定する。
次に、第1図に示されている可変周波数発振器における
発振周波数の可変動作について説明する。
発振周波数の可変動作について説明する。
前記した主発振ループに接続さ九でいる一90度の移相
回路7からは、それへの入力信号d′に対して90度だ
け位相が遅れている信号gが出力する。
回路7からは、それへの入力信号d′に対して90度だ
け位相が遅れている信号gが出力する。
前記した移相回路7からの出力信号gは、極性及び振幅
制御回路5によって信号g′となされて、前記した主発
振ループ内に設けられている加算器2における第2人力
の入力端子に供給される。
制御回路5によって信号g′となされて、前記した主発
振ループ内に設けられている加算器2における第2人力
の入力端子に供給される。
前記した極性及び振幅制御回路5として、その出力信号
g′の振幅及び極性を制御電圧Vcによって可変制御で
きる構成にすると、共振回路または帯域濾波器3の出力
信号g′の極性及び振幅は、制御電圧Vcに応じて第3
図に示されているように、例えばg′〜−g′の範囲に
わたって可変制御されることになる。
g′の振幅及び極性を制御電圧Vcによって可変制御で
きる構成にすると、共振回路または帯域濾波器3の出力
信号g′の極性及び振幅は、制御電圧Vcに応じて第3
図に示されているように、例えばg′〜−g′の範囲に
わたって可変制御されることになる。
ところで、極性及び振幅制御回路5における入力信号g
と出力信号g′との位相関係は、主発振ループに設けら
れている増幅器1の場合と同様に角度θの位相遅れを有
するから、加算器2において前記の2つの入力信号dと
g′とは互に直交関係に維持される。
と出力信号g′との位相関係は、主発振ループに設けら
れている増幅器1の場合と同様に角度θの位相遅れを有
するから、加算器2において前記の2つの入力信号dと
g′とは互に直交関係に維持される。
その結果、加算器2の出力信号eは制御電圧Vcによっ
て、第3図中のd−g′からd+g″までの範囲にわた
って対称性よく可変制御され、第1図示の可変周波数発
振器の発振周波数は、共振回路または帯域濾波器3の位
相特性によって可変されるので、第1図示の可変周波数
発振器は極性及び振幅制御回路5に与えられる制御電圧
Vcに応じて発振周波数が可変となされる可変周波数発
振器を構成していることになる。
て、第3図中のd−g′からd+g″までの範囲にわた
って対称性よく可変制御され、第1図示の可変周波数発
振器の発振周波数は、共振回路または帯域濾波器3の位
相特性によって可変されるので、第1図示の可変周波数
発振器は極性及び振幅制御回路5に与えられる制御電圧
Vcに応じて発振周波数が可変となされる可変周波数発
振器を構成していることになる。
前記のように、第1図に示されている本発明の可変周波
数発振器は、それの主発振ループにおける増幅器1の位
相遅れθと、進相回路7の位相進みφとが互に相殺され
るものであるから、前記の増幅器1の位相遅れθと、進
相回路7の位相進みφとがθ=φであれば、共振回路ま
たは帯域濾波器3の共振周波数と主発振ループの発振周
波数とは一致する。
数発振器は、それの主発振ループにおける増幅器1の位
相遅れθと、進相回路7の位相進みφとが互に相殺され
るものであるから、前記の増幅器1の位相遅れθと、進
相回路7の位相進みφとがθ=φであれば、共振回路ま
たは帯域濾波器3の共振周波数と主発振ループの発振周
波数とは一致する。
ところで、前記した増幅器1の位相遅れθと、進相回路
7の位相進みφとがθくφ の場合には、共振回路また
は帯域濾波器3の共振周波数における位相特性を、角度
(φ−θ)だけ位相遅れとすることにより、共振回路ま
たは帯域濾波器3の共振周波数と主発振ループの発振周
波数とを一致させることができる。
7の位相進みφとがθくφ の場合には、共振回路また
は帯域濾波器3の共振周波数における位相特性を、角度
(φ−θ)だけ位相遅れとすることにより、共振回路ま
たは帯域濾波器3の共振周波数と主発振ループの発振周
波数とを一致させることができる。
また、前記した増幅器lの位相遅れθと、進相回路7の
位相進みφとがθ〉φ の場合には、共振回路または帯
域濾波器3の共振周波数における位相特性を、角度(O
−φ)だけ位相進みとすることにより、共振回路または
帯域濾波器3の共振周波数と主発振ループの発振周波数
とを一致させることができる。
位相進みφとがθ〉φ の場合には、共振回路または帯
域濾波器3の共振周波数における位相特性を、角度(O
−φ)だけ位相進みとすることにより、共振回路または
帯域濾波器3の共振周波数と主発振ループの発振周波数
とを一致させることができる。
そして、前記のように共振回路または帯域濾波器3に要
求される(φ−θ)で示される位相遅れの移相量と、(
θ−φ)で示される位相進みの移相量とは、ともに僅か
の移相量であるから、それの実現は容易である。
求される(φ−θ)で示される位相遅れの移相量と、(
θ−φ)で示される位相進みの移相量とは、ともに僅か
の移相量であるから、それの実現は容易である。
第4図は、前記のように(φ−0)で示される位相遅れ
の移相量または、(0−φ)で示される位相進みの移相
量とが実現されるような共振回路または帯域濾波器3を
、水晶振動子等の固定振動子を用いて構成した場合の構
成例を示したものである。
の移相量または、(0−φ)で示される位相進みの移相
量とが実現されるような共振回路または帯域濾波器3を
、水晶振動子等の固定振動子を用いて構成した場合の構
成例を示したものである。
第4図の(a)は、固定振動子8の負荷として、抵抗及
びコンデンサからなる位相遅れ回路網9を用い、共振回
路または帯域濾波器3からの出力信号fが、それの入力
信号eに対して所定の位相遅れが、それの共振周波数に
おいて得られるように構成した場合の例であり、また、
第4図の(b)は。
びコンデンサからなる位相遅れ回路網9を用い、共振回
路または帯域濾波器3からの出力信号fが、それの入力
信号eに対して所定の位相遅れが、それの共振周波数に
おいて得られるように構成した場合の例であり、また、
第4図の(b)は。
固定振動子8の負荷として、抵抗及びコンデンサからな
る位相進み回路網10を用い、共振回路または帯域濾波
器3からの出力信号fが、それの入力信号eに対して所
定の位相進みが、それの共振周波数において得られるよ
うに構成した場合の例である。
る位相進み回路網10を用い、共振回路または帯域濾波
器3からの出力信号fが、それの入力信号eに対して所
定の位相進みが、それの共振周波数において得られるよ
うに構成した場合の例である。
また、第1図に示されている可変周波数発振器で用いら
れている進相回路6と一90度移相回路7とは、それを
例えば第5図に示されているように一体的に構成して1
回路の簡素化及び特性の安定化が達成されるようにする
ことは望ましい実施の態様である。
れている進相回路6と一90度移相回路7とは、それを
例えば第5図に示されているように一体的に構成して1
回路の簡素化及び特性の安定化が達成されるようにする
ことは望ましい実施の態様である。
第5図において、11は例えばエミッタフォロア回路等
のバッファ回路であり、また、12は前記したバッファ
回路11の出力側に接続された抵抗、13は前記の抵抗
12に直列接続されているコンデンサである。
のバッファ回路であり、また、12は前記したバッファ
回路11の出力側に接続された抵抗、13は前記の抵抗
12に直列接続されているコンデンサである。
前記の第5図示の回路配置において、バッファ回路11
の入力信号がfのときに、それからの出力信号もfであ
り、またコンデンサ13に発生する信号はgとなる。周
知のように、抵抗とコンデンサとの直列接続回路におい
て、抵抗とコンデンサとにそれぞれ発生する電圧は互に
直交関係をなすので、抵抗12からの出力信号(f−g
)は入力信号に対して位相が進んでいる状態になってお
り、それは第1図示の可変周波数発振器における進相回
路6の出力信号d′になる。また、出力信号gは前記の
信号d′に対して90度の位相遅れの信号となり、それ
は第1図示の可変周波数発振器における一90度移相回
路7の出力信号になる。
の入力信号がfのときに、それからの出力信号もfであ
り、またコンデンサ13に発生する信号はgとなる。周
知のように、抵抗とコンデンサとの直列接続回路におい
て、抵抗とコンデンサとにそれぞれ発生する電圧は互に
直交関係をなすので、抵抗12からの出力信号(f−g
)は入力信号に対して位相が進んでいる状態になってお
り、それは第1図示の可変周波数発振器における進相回
路6の出力信号d′になる。また、出力信号gは前記の
信号d′に対して90度の位相遅れの信号となり、それ
は第1図示の可変周波数発振器における一90度移相回
路7の出力信号になる。
前記の第5図に例示した回路における2つの出力信号、
すなわち、信号d’(すなわち、f−g)と信号gとの
直交関係は常に保たれるものであるから、2つの回路を
集積回路化して抵抗12とコンデンサ13とを内蔵した
場合に、抵抗値と容量値との偏差が大きい際にでも何等
の不都合も生じない。
すなわち、信号d’(すなわち、f−g)と信号gとの
直交関係は常に保たれるものであるから、2つの回路を
集積回路化して抵抗12とコンデンサ13とを内蔵した
場合に、抵抗値と容量値との偏差が大きい際にでも何等
の不都合も生じない。
なお、前記の抵抗12とコンデンサ13とは、それらが
直列接続されていさえすれば、接続の順序とは無関係に
、抵抗12に発生する信号を進相回路6の出力信号dと
し、また、コンデンサ13に発生する信号を90度移相
回路7の出力信号gとすればよいのである。
直列接続されていさえすれば、接続の順序とは無関係に
、抵抗12に発生する信号を進相回路6の出力信号dと
し、また、コンデンサ13に発生する信号を90度移相
回路7の出力信号gとすればよいのである。
(効果)
以上、詳細に説明したところから明らかなように、本発
明の可変周波数発振器は増幅器と、加算器と、共振回路
または帯域濾波器と、進相回路などを環状に正帰還路が
形成されるように接続して主発振ループを構成させ、ま
た、前記の主発振ループ内に設けられた進相回路と加算
器における第2人力の入力端子との間に、−90度移相
回路と極性及び振幅制御回路との縦続接続回路を設けて
、前記の極性及び振幅制御回路の出力信号の極性及び振
幅を制御することにより、発振周波数が可変となされる
ようにした可変周波数発振器であるから、主発振ループ
内に設けられている増幅器1に位相遅れがあったとして
も、その位相遅れは進相回路6によって相殺されるから
、共振回路または帯域濾波器3の共振周波数において、
主発振ループをそれの一巡位相が同相となるような状態
で発振させることができるのであり、したがって1本発
明によれば、発振中心周波数に対して対称性の良好な周
波数制御特性を有する安定度の高い可変周波数発振器を
容易に実現することができる。
明の可変周波数発振器は増幅器と、加算器と、共振回路
または帯域濾波器と、進相回路などを環状に正帰還路が
形成されるように接続して主発振ループを構成させ、ま
た、前記の主発振ループ内に設けられた進相回路と加算
器における第2人力の入力端子との間に、−90度移相
回路と極性及び振幅制御回路との縦続接続回路を設けて
、前記の極性及び振幅制御回路の出力信号の極性及び振
幅を制御することにより、発振周波数が可変となされる
ようにした可変周波数発振器であるから、主発振ループ
内に設けられている増幅器1に位相遅れがあったとして
も、その位相遅れは進相回路6によって相殺されるから
、共振回路または帯域濾波器3の共振周波数において、
主発振ループをそれの一巡位相が同相となるような状態
で発振させることができるのであり、したがって1本発
明によれば、発振中心周波数に対して対称性の良好な周
波数制御特性を有する安定度の高い可変周波数発振器を
容易に実現することができる。
また1本発明の可変周波数発振器において、それの進相
回路6と一90度移相回路7として、インダクタンスを
用いないで構成したものを用いると、それらの回路が集
積回路に内蔵することができ、かつ、前記の回路の内蔵
によっても余分の外部端子が必要とされず、外部端子と
しては共振回路または帯域濾波器3の入出力用の外部端
子だけでよく、集積回路の集積度を高める上での利点が
得られる。
回路6と一90度移相回路7として、インダクタンスを
用いないで構成したものを用いると、それらの回路が集
積回路に内蔵することができ、かつ、前記の回路の内蔵
によっても余分の外部端子が必要とされず、外部端子と
しては共振回路または帯域濾波器3の入出力用の外部端
子だけでよく、集積回路の集積度を高める上での利点が
得られる。
第1図は、本発明の可変周波数発振器の一実施例のブロ
ック図、第2図及び第3図ならびに第7図は説明用のベ
クトル図、第4図及び第5図は繍成部品の構成例を示す
回路図、第6図は従来の可変周波数発振器のブロック図
である。 1・・・増幅器、2・・・加算器、3・・・共振回路ま
たは帯域濾波器、4・・・位相推移回路、5・・・極性
及び振幅制御回路、6・・・進相回路、7・・・−90
度移相回路、8・・・固定共振子、9・・・位相遅れ回
路網、10・・・位相進み回路網、11・・・バッファ
回路、12・・−抵抗、13・・・コンデンサ、
ック図、第2図及び第3図ならびに第7図は説明用のベ
クトル図、第4図及び第5図は繍成部品の構成例を示す
回路図、第6図は従来の可変周波数発振器のブロック図
である。 1・・・増幅器、2・・・加算器、3・・・共振回路ま
たは帯域濾波器、4・・・位相推移回路、5・・・極性
及び振幅制御回路、6・・・進相回路、7・・・−90
度移相回路、8・・・固定共振子、9・・・位相遅れ回
路網、10・・・位相進み回路網、11・・・バッファ
回路、12・・−抵抗、13・・・コンデンサ、
Claims (1)
- 【特許請求の範囲】 1、増幅器と、加算器と、共振回路または帯域濾波器と
、進相回路などを環状に正帰還路が形成されるように接
続して主発振ループを構成させ、また、前記の主発振ル
ープ内に設けられた進相回路と加算器における第2入力
の入力端子との間に、−90度移相回路と極性及び振幅
制御回路との縦続接続回路を設けて、前記の極性及び振
幅制御回路の出力信号の極性及び振幅を制御することに
より、発振周波数が可変となされるようにした可変周波
数発振器 2、主発振ループ内に設けられている進相回路と、縦続
接続回路内の−90度移相回路として、抵抗と容量とに
よる直列回路網で一体に構成したものを用いてなる特許
請求の範囲第1項に記載の可変周波数発振器 3、共振回路における入出力間の位相を進相または遅相
させるのに、主発振ループ内に設けられている共振回路
または帯域濾波器における固定共振子と抵抗と容量とを
用いるようにした特許請求の範囲第1項に記載の可変周
波数発振器
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7166285A JPS61230408A (ja) | 1985-04-04 | 1985-04-04 | 可変周波数発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7166285A JPS61230408A (ja) | 1985-04-04 | 1985-04-04 | 可変周波数発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61230408A true JPS61230408A (ja) | 1986-10-14 |
JPH0481361B2 JPH0481361B2 (ja) | 1992-12-22 |
Family
ID=13467038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7166285A Granted JPS61230408A (ja) | 1985-04-04 | 1985-04-04 | 可変周波数発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61230408A (ja) |
-
1985
- 1985-04-04 JP JP7166285A patent/JPS61230408A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0481361B2 (ja) | 1992-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5917383A (en) | Compact voltage controlled ring oscillator with quadrature outputs | |
EP0466388B1 (en) | Voltage controlled balanced crystal oscillator circuit | |
JPH04119705A (ja) | 電圧制御発振器 | |
JP2734380B2 (ja) | 電圧制御発振器およびフェーズロックドループ回路 | |
US5561399A (en) | Cascaded multi-resonator oscillator having high Q-value | |
US6225872B1 (en) | Resonator having a selection circuit for selecting a resonance mode | |
US4081766A (en) | Crystal tuned voltage controlled oscillator | |
EP0614581B1 (en) | Voltage controlled saw oscillator | |
JPS61230408A (ja) | 可変周波数発振器 | |
US5225793A (en) | Voltage-controlled oscillator system | |
US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
US4914406A (en) | Voltage controlled oscillator free from free-run oscillating frequency adjustment | |
JP3081418B2 (ja) | フィルタの自動調整回路 | |
JP2600479B2 (ja) | 電圧制御発振器 | |
JPS58198904A (ja) | 不要モ−ド抑圧型水晶発振器 | |
JP2573074B2 (ja) | 電圧制御型発振器 | |
JPH03252206A (ja) | 可変周波数発振器 | |
JPH08139525A (ja) | 電圧制御型saw発振器 | |
JPS6226908A (ja) | 電圧制御発振回路 | |
JPS59186403A (ja) | Vco回路 | |
JPH0377410A (ja) | 電圧制御型水晶発振器 | |
JPH0380607A (ja) | 衛星放送受信機 | |
JPH0229008A (ja) | 電圧制御発振器 | |
JPH04367103A (ja) | 弾性表面波発振器 | |
JPS63258116A (ja) | 位相同期ル−プ回路 |