JPS61224514A - Astable multivibrator - Google Patents

Astable multivibrator

Info

Publication number
JPS61224514A
JPS61224514A JP60064553A JP6455385A JPS61224514A JP S61224514 A JPS61224514 A JP S61224514A JP 60064553 A JP60064553 A JP 60064553A JP 6455385 A JP6455385 A JP 6455385A JP S61224514 A JPS61224514 A JP S61224514A
Authority
JP
Japan
Prior art keywords
transistor
voltage
oscillation
current
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60064553A
Other languages
Japanese (ja)
Other versions
JPH0659020B2 (en
Inventor
Yamato Okashin
大和 岡信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60064553A priority Critical patent/JPH0659020B2/en
Publication of JPS61224514A publication Critical patent/JPS61224514A/en
Publication of JPH0659020B2 publication Critical patent/JPH0659020B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an oscillation output with a stable frequency against a power supply voltage and temperature by supplying a voltage of a resistor deciding the oscillating frequency and a reference voltage of a voltage comparator deciding the oscillation amplitude from one power supply. CONSTITUTION:Charge/discharge of a capacitor C0 is repeated between reference voltages Emax and Emin, a flip-flop 3 repeates set/reset and a rectangular oscillation output is obtained at a terminal T5. When the current density of transistors Q1, Q10 is equal, the oscillation period t0 is expressed as t0=(2 C0R0)(R2+R3)/n(R1+R2). That is, the oscillating frequency or period depends only on elements R1-R3, C0, R0, and a current ratio (n) of the current mirror circuit 4 and is independent of the power supply voltage Vcc and temperature. Thus, the elements R0, C0 are mounted externally and selected as components with sufficient accuracy and stability, then the highly accurate and stable oscillation output is obtained at a desired oscillation frequency.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は非安定マルチバイブレータに関する。[Detailed description of the invention] [Industrial application field] This invention relates to an astable multivibrator.

〔発明の概要〕[Summary of the invention]

この発明は、非安定マルチパイプレークにおいて、発振
周波数を決める抵抗器の電圧と、発振振幅を決める電圧
比較回路の基準電圧とを同一の電源から供給することに
より、諸特性を改善したものである。
This invention improves various characteristics of an unstable multi-pipe rake by supplying the resistor voltage that determines the oscillation frequency and the reference voltage of the voltage comparator circuit that determines the oscillation amplitude from the same power source. .

〔従来の技術〕[Conventional technology]

発振回路として第3図あるいは第4図に示すような非安
定マルチバイブレータが知られている。
An unstable multivibrator as shown in FIG. 3 or 4 is known as an oscillation circuit.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、第3図の回路では、発振周波数を安定化するに
は、発振周波数を決め手いるコンデンサCaの放電電流
を充電電流の100倍以上にして第5図に示すようにコ
ンデンサCaの放電期間Tbを充電期間Taに対して十
分に短くする必要がある。ところが、このようにすると
、コンデンサCaの放電電流がスパイク波となって大き
なノイズを生じてしまう。
However, in the circuit shown in Figure 3, in order to stabilize the oscillation frequency, the discharge current of the capacitor Ca, which determines the oscillation frequency, must be 100 times or more than the charging current, and the discharge period Tb of the capacitor Ca is set as shown in Figure 5. needs to be sufficiently short compared to the charging period Ta. However, if this is done, the discharge current of the capacitor Ca becomes a spike wave, resulting in large noise.

その点、第4図の回路では、発振周波数を決めるコンデ
ンサcbの端子電圧は第6図に示すようになり、ノイズ
の発生は少ない。
In this respect, in the circuit shown in FIG. 4, the terminal voltage of capacitor cb, which determines the oscillation frequency, is as shown in FIG. 6, and little noise is generated.

しかし、この回路では、温度に対する周波数変化を小さ
くするには、A点の電位を等節約に2XVBI!に安定
化する必要があり、しかも2XVBIEに限定されてい
るので、その安定化のための回路を他の回路と共用する
ことができない。また、発振周波数を決めるコンデンサ
cb及び抵抗器Rhに精度が要求されるので、この回路
をIC化した場合、素子Cb、Rhを外付けとしなけれ
ばならないが、そのためにはこの回路では3f[lil
の端子(ビン)が必要となり、IC化に不利である。
However, in this circuit, in order to reduce the frequency change with respect to temperature, the potential at point A must be reduced to 2XVBI! Since it is necessary to stabilize the voltage at 2XVBIE and is limited to 2XVBIE, the circuit for stabilization cannot be shared with other circuits. Also, precision is required for the capacitor cb and resistor Rh that determine the oscillation frequency, so if this circuit is integrated into an IC, the elements Cb and Rh must be externally connected.
terminals (bins) are required, which is disadvantageous for IC implementation.

この発明は、以上の問題点を解決しようとするものであ
る。
This invention attempts to solve the above problems.

〔問題点を解決するための手段〕[Means for solving problems]

この発明は、非安定マルチパイプレークにおいて、発振
周波数を決める抵抗器の電圧と、発振振幅を決める電圧
比較回路の基準電圧とを同一の電源から供給することに
より、緒特性を改善したものである。
This invention improves the characteristics of an unstable multi-pipe rake by supplying the resistor voltage that determines the oscillation frequency and the reference voltage of the voltage comparator circuit that determines the oscillation amplitude from the same power supply. .

〔作用〕[Effect]

この発明によれば、発振周波数ないし発振周期を与える
式中に電源電圧や温度などが含まれないので、電源電圧
や温度などに対して安定な周波数の発振出力を得ること
ができる。また、発振周波数ないし発振周期を与える式
中の変数は、素子Ro 、Coを外付けすることにより
すべてが精度のよいものにできるので、精度の高い発振
周波数を得ることができる。
According to the present invention, since power supply voltage, temperature, etc. are not included in the equation giving the oscillation frequency or oscillation period, it is possible to obtain an oscillation output with a stable frequency with respect to the power supply voltage, temperature, etc. Further, all variables in the equation giving the oscillation frequency or oscillation period can be made more accurate by externally attaching the elements Ro and Co, so that a highly accurate oscillation frequency can be obtained.

さらに、発振周波数ないし発振周期が電圧の影響を受け
ないので、定電圧回路を用意する必要がなく、それだけ
IC化に有利である。また、素子Ro 、Coを外付け
するのに必要な端子は、端子T3.T4の2個であり、
この点からもIC化のメリットを損なわない。しかも、
コンデンサCOの充放電電流の変化は滑らかであり、ス
パイクノイズを生じることがない。
Furthermore, since the oscillation frequency or oscillation period is not affected by voltage, there is no need to prepare a constant voltage circuit, which is advantageous for IC implementation. Further, the terminals necessary for externally attaching the elements Ro and Co are terminals T3. There are two T4 pieces,
From this point of view as well, the benefits of IC implementation remain intact. Moreover,
Changes in the charging and discharging current of the capacitor CO are smooth and do not generate spike noise.

〔実施例〕〔Example〕

第1図において、電源端子T1と接地端子T2との間に
、抵抗器R1〜R3と、トランジスタQ1のコレクタ・
エミッタ間とが直列接続され、トランジスタQ1のベー
スが抵抗器R2,R3の接続中点に接続されると共に、
抵抗器R1,R2の接続中点及びトランジスタQ1のコ
レクタが電圧比較回路(11,(21の反転入力端に接
続され、それらの出力端子がRSフリップフロップ(3
)のセット端子S及びリセット端子Rに接続される。
In FIG. 1, resistors R1 to R3 and the collector terminal of transistor Q1 are connected between power supply terminal T1 and ground terminal T2.
The emitters are connected in series, and the base of the transistor Q1 is connected to the midpoint between the resistors R2 and R3.
The midpoint of the connection between the resistors R1 and R2 and the collector of the transistor Q1 are connected to the inverting input terminals of the voltage comparison circuits (11, (21), and their output terminals are connected to the RS flip-flop (3).
) is connected to the set terminal S and reset terminal R of the terminal.

また、トランジスタQ+o、Quにより端子T2を基準
電位点とし、かつ、トランジスタQ+oを入力端として
カレントミラー回路(4)が構成され、トランジスタQ
soのコレクタが端子T3に接続される。なお、例えば
トランジスタQllのエミッタ接合面積をトランジスタ
Q+oのエミッタ接合面積のn倍とすることにより、ト
ランジスタQllのコレクタ電流111はトランジスタ
Q+oのコレクタ電流I Ioのn倍とされる。
In addition, a current mirror circuit (4) is configured by transistors Q+o and Qu, with terminal T2 as a reference potential point and transistor Q+o as an input terminal.
The collector of so is connected to terminal T3. For example, by making the emitter junction area of the transistor Qll n times the emitter junction area of the transistor Q+o, the collector current 111 of the transistor Qll is made n times the collector current IIo of the transistor Q+o.

さらに、トランジスタQ 12 、  Q 13のエミ
ッタがトランジスタQ1tのコレクタに共通に接続され
てトランジスタQllを定電流源とした差動アンプ(5
)が構成され、トランジスタQ 121  Q 13の
ベースがフリップフロップ(3)のQ端子及びQ端子に
接続される。
Furthermore, the emitters of transistors Q 12 and Q 13 are commonly connected to the collector of transistor Q1t, and a differential amplifier (5
) is configured, and the bases of the transistors Q 121 Q 13 are connected to the Q terminal and the Q terminal of the flip-flop (3).

また、トランジスタQ14. Q16により端子T1を
基準電位点とし、かつ、トランジスタQ14を入力端と
してカレントミラー回路(6)が構成され、トランジス
タQ 1+のコレクタがトランジスタQ12のコレクタ
に接続され、トランジスタQ15のコレクタがトランジ
スタQIGのコレクタに接続される。
Also, transistor Q14. Q16 constitutes a current mirror circuit (6) with terminal T1 as a reference potential point and transistor Q14 as an input terminal, the collector of transistor Q1+ is connected to the collector of transistor Q12, and the collector of transistor Q15 is connected to transistor QIG. Connected to the collector.

このトランジスタQ1gはトランジスタQ1?と共にカ
レントミラー回路(7)を構成しているものであり、端
子T2が基準電位点、トランジスタQuが入力側である
Is this transistor Q1g transistor Q1? Together with the current mirror circuit (7), the terminal T2 is the reference potential point and the transistor Qu is the input side.

また、トランジスタQ1e、  Qtsにより端子T1
を基準電位点とし、かつ、トランジスタQ1sを入力側
としてカレントミラー回路(8)が構成され、トランジ
スタQl11のコレクタはトランジスタQ□3のコレク
タに接続され、トランジスタQ1sのコレクタはトラン
ジスタQl?のコレクタに接続されると共に、これらコ
レクタは端子T4に接続される。
In addition, the terminal T1 is connected by the transistors Q1e and Qts.
A current mirror circuit (8) is constructed with Q1s as a reference potential point and transistor Q1s as an input side, the collector of transistor Ql11 is connected to the collector of transistor Q□3, and the collector of transistor Q1s is connected to transistor Ql? , and these collectors are connected to terminal T4.

さらに、トランジスタQ1v、  Qtsのコレクタが
比較回路(11,(2)の非反転入力端に接続される。
Further, the collectors of the transistors Q1v and Qts are connected to the non-inverting input terminal of the comparator circuit (11, (2)).

また、例えばフリップフロップ(3)のQ端子から出力
端子T5が取り出される。
Further, for example, the output terminal T5 is taken out from the Q terminal of the flip-flop (3).

そして、上述までの回路が1つのICにIC化され、電
源供給端子Toが端子T1に接続されると共に、抵抗器
Roを通じて端子T3に接続され、端子T2が接地され
、端子T4と接地との間にコンデンサCoが接続される
Then, the circuit described above is integrated into one IC, the power supply terminal To is connected to the terminal T1, the terminal T3 is connected through the resistor Ro, the terminal T2 is grounded, and the terminal T4 is connected to the ground. A capacitor Co is connected between them.

このような構成によれば、端子Toの電源電圧Vccが
素子R1〜R3,Qlにより分圧されて比較回路(11
,(21は所定の基準電圧Emax 、 Eminが供
給される。また、トランジスタQ1oのベース・エミッ
タ間電圧をVIOとすれば、 1 +o= (Vcc  V+o) / R。
According to such a configuration, the power supply voltage Vcc of the terminal To is divided by the elements R1 to R3, Ql, and the comparator circuit (11
, (21 are supplied with predetermined reference voltages Emax and Emin. Also, if the base-emitter voltage of the transistor Q1o is VIO, then 1 +o=(Vcc V+o)/R.

となるので、トランジスタQuのコレクタ電流111は
、 Iu=n11゜ =n (Vcc−Vso) /Ro  −(i>となる
Therefore, the collector current 111 of the transistor Qu is Iu=n11°=n (Vcc-Vso)/Ro-(i>).

そして、今、フリップフロップ(3)がリセットされて
いるとすると、そのQ出力は“L”、Q出力はH”なの
で、トランジスタQ12はオフ、トランジスタQ13は
オンであり、トランジスタQsvのコレクタに実線で示
すように電流111が流れる。
Now, if the flip-flop (3) is reset, its Q output is "L" and its Q output is "H", so transistor Q12 is off and transistor Q13 is on, and a solid line is drawn at the collector of transistor Qsv. A current 111 flows as shown in FIG.

そして、トランジスタQ 1iのコレクタ電流はトラン
ジスタQ1eのコレクタ電流でもあると共に、トランジ
スタQ1e+  Q10はカレントミラー回路(8)を
構成しているので、トランジスタQ19のコレクタに実
線で示すように電流111が流れる。
The collector current of the transistor Q1i is also the collector current of the transistor Q1e, and since the transistor Q1e+Q10 constitutes a current mirror circuit (8), a current 111 flows through the collector of the transistor Q19 as shown by a solid line.

また、このとき、トランジスタQ12がオフなので、ト
ランジスタQ14もオフであり、これによりトランジス
タQ15がオフで、トランジスタQ16゜Q17もオフ
である。
Further, at this time, since the transistor Q12 is off, the transistor Q14 is also off, so the transistor Q15 is off, and the transistors Q16 and Q17 are also off.

従って、フリッププロップ(3)がリセットされている
ときには、トランジスタQ11のコレクタからの電流1
1.1がコンデンサCoを流れてコンデンサCoを充電
することになり、その端子電圧Eoは第2図の期間t1
に示すように次第に上昇していく。
Therefore, when the flip-flop (3) is reset, the current 1 from the collector of transistor Q11 is
1.1 flows through the capacitor Co and charges the capacitor Co, and its terminal voltage Eo is during the period t1 in Fig. 2.
It gradually increases as shown in .

そして、電圧Eoが上昇してEo=Emaxになると、
比較回路fl)の出力が“L”から“H”になり、これ
によりフリップフロップ(3)がセットされる。すると
、そのQ出力は“H”、Q出力は“L″となるので、ト
ランジスタQ12がオン、トランジスタQ13がオフと
なり、トランジスタQ12のコレクタに破線で示すよう
に電流Inが流れる。そして、トランジスタσ12のコ
レクタ電流はトランジスタQ14のコレクタ電流である
と共に、トランジスタQ 14 、  Q 16及びQ
1ε、Q17がカレントミラー回路(6)、 (7)を
構成しているので、トランジスタQ1?のコレクタに破
線で示すように電流111が流れる。
Then, when the voltage Eo increases and becomes Eo=Emax,
The output of the comparison circuit fl) changes from "L" to "H", thereby setting the flip-flop (3). Then, the Q output becomes "H" and the Q output becomes "L", so the transistor Q12 is turned on and the transistor Q13 is turned off, and a current In flows through the collector of the transistor Q12 as shown by the broken line. The collector current of transistor σ12 is the collector current of transistor Q14, and the collector current of transistors Q 14 , Q 16 and Q
1ε and Q17 constitute the current mirror circuits (6) and (7), so the transistor Q1? A current 111 flows through the collector as shown by the broken line.

また、このとき、トランジスタQ13がオフなので、ト
ランジスタQ1.もオフであり、これによりトランジス
タQ19もオフである。
Also, at this time, since transistor Q13 is off, transistor Q1. is also off, so that transistor Q19 is also off.

従って、電圧Eoが電圧Emaxまで上昇すると、以後
、コンデンサCoの充電が停止すると共に、トランジス
タGlttを通じて電流111の割り合いで放電するの
で、その端子電圧Eoは第2図の期間t2に示すように
次第に下降していく。
Therefore, when the voltage Eo rises to the voltage Emax, the charging of the capacitor Co is stopped and the current is discharged through the transistor Gltt at a rate of 111, so that the terminal voltage Eo becomes as shown in period t2 in FIG. It gradually descends.

そして、電圧Eoが下降してEo=Eminになると、
比較回路(2)の出力がL”から°H″になり、これに
よりフリップフロップ(3)がリセットされる。従って
、上述のように端子電圧Eoは上昇していく。
Then, when the voltage Eo decreases and becomes Eo=Emin,
The output of the comparison circuit (2) changes from L'' to H'', thereby resetting the flip-flop (3). Therefore, the terminal voltage Eo increases as described above.

こうして、電圧E maxとE minとの間でコンデ
ンサCoの充放電が繰り返されると共に、このとき、フ
リップフロップ(3)がセットとリセツトとを繰り返し
ているので、端子T5には矩形波状の発振出力が得られ
る。
In this way, the capacitor Co is repeatedly charged and discharged between the voltages E max and E min, and at this time, since the flip-flop (3) is repeatedly set and reset, a rectangular waveform oscillation output is generated at the terminal T5. is obtained.

そして、このとき、トランジスタQ1のベース・エミッ
タ間電圧を■1とすれば、 Emax −Emtn = (R2+R3)  (VC
CVt )/ (R1+R2) ・・・・(11) である。そして、発振周期toは、 to =tt 十t2 = 2 (Emax −Emin ) Co / T 
11・・・・(iii ) であるから(iii )式に(i>、(ii)式を代入
して、 ・・・・(iv ) となる。
At this time, if the voltage between the base and emitter of transistor Q1 is 1, then Emax - Emtn = (R2 + R3) (VC
CVt )/(R1+R2) (11). Then, the oscillation period to is: to = tt + t2 = 2 (Emax - Emin) Co / T
11...(iii) Therefore, by substituting (i>, (ii)) into equation (iii), we obtain...(iv).

そして、トランジスタQ1.Q+oの電流密度が等しい
とすれば、 ■1°V+。
And transistor Q1. If the current density of Q+o is equal, ■1°V+.

なので、(iv)式はさらに となる。Therefore, equation (iv) is further becomes.

すなわち、第1図の発振回路の発振周波数ないし発振周
期は、(v)式に示されるように、素子R1〜R3,C
o、Ra及びカレントミラー回路(4)の電流比nだけ
で決まり、電源電圧Vcc及び温度などには影響されな
い。そして、(v)式において(R2+R3) / (
Rt +R4)は抵抗比であり、これは電流比nと同様
、ICにおいては十分なネn度を得ることできる。
That is, the oscillation frequency or oscillation period of the oscillation circuit in FIG. 1 is determined by the elements R1 to R3, C
It is determined only by o, Ra, and the current ratio n of the current mirror circuit (4), and is not affected by the power supply voltage Vcc, temperature, etc. Then, in equation (v), (R2+R3) / (
Rt + R4) is a resistance ratio, which, like the current ratio n, allows a sufficient degree of resistance to be obtained in the IC.

従って、素子Ro、Coを外付けとすると共に、十分に
精度がよく安定なものとしておけば、希望する発振周波
数で精度よく、かつ、安定な発振出力を得ることができ
る。
Therefore, if the elements Ro and Co are provided externally and are sufficiently accurate and stable, accurate and stable oscillation output can be obtained at the desired oscillation frequency.

こうして、この発明によれば、発振周波数ないし発振周
期を与える式中に電源電圧や温度などが含まれないので
、電源電圧や温度などに対して安定な周波数の発振出力
を得ることができる。また、発振周波数ないし発振周期
を与える式中の変数は、素子Ro 、Coを外付けする
ことによりすべてが精度のよいものにできるので、精度
の高い発振周波数を得ることができる。
Thus, according to the present invention, since the power supply voltage, temperature, etc. are not included in the equation giving the oscillation frequency or oscillation period, it is possible to obtain an oscillation output with a stable frequency with respect to the power supply voltage, temperature, etc. Further, all variables in the equation giving the oscillation frequency or oscillation period can be made more accurate by externally attaching the elements Ro and Co, so that a highly accurate oscillation frequency can be obtained.

さらに、発振周波数ないし発振周期が電圧の影1を受け
ないので、定電圧回路を用意する必要がなく、それだけ
IC化に有利である。また、素子Ro 、Coを外付け
するのに必要な端子は、端子T−3,T→の2(1!で
あり、この点からもIC化のメリットを損なわない。し
かも、コンデンサC。
Furthermore, since the oscillation frequency or oscillation period is not affected by voltage, there is no need to prepare a constant voltage circuit, which is advantageous for IC implementation. In addition, the terminals required to externally connect the elements Ro and Co are 2 (1!) terminals T-3 and T→, and from this point as well, the merits of IC implementation are not impaired.Moreover, the capacitor C.

の充放電電流の変化は滑らかであり、スパイクノイズを
生じることがない。
Changes in charging/discharging current are smooth and do not generate spike noise.

なお、この回路が他の回路と一体にIC化されていて定
電圧回路の出力を利用できるときには、抵抗器Ro、R
tに電圧Vccに代えてその定電圧回路の定電圧出力を
供給してもよく、そのときには、R工=Oとすることも
できる。
Note that when this circuit is integrated with other circuits into an IC and the output of the constant voltage circuit can be used, the resistors Ro and R
Instead of the voltage Vcc, the constant voltage output of the constant voltage circuit may be supplied to t, and in that case, R = O.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、発振周波数ないし発振周期を与える
式中に電源電圧や温度などが含まれないので、電源電圧
や温度などに対して安定な周波数の発振出力を得ること
ができる。また、発振周波数ないし発振周期を与える式
中の変数は、素子Ro 、Coを外付けすることにより
すべてが精度のよいものにできるので、精度の高い発振
周波数を得ることができる。
According to the present invention, since power supply voltage, temperature, etc. are not included in the equation giving the oscillation frequency or oscillation period, it is possible to obtain an oscillation output with a stable frequency with respect to the power supply voltage, temperature, etc. Further, all variables in the equation giving the oscillation frequency or oscillation period can be made more accurate by externally attaching the elements Ro and Co, so that a highly accurate oscillation frequency can be obtained.

さらに、発振周波数ないし発振周期が電圧の影響を受け
ないので、定電圧回路を用意する必要がなく、それだけ
IC化に有利である。また、素子Ro 、Coを外付け
するのに必要な端子は、端子T3.T4の2(llであ
り、この点からもIC化のメリットを損なわない。しか
も、コンデンサC。
Furthermore, since the oscillation frequency or oscillation period is not affected by voltage, there is no need to prepare a constant voltage circuit, which is advantageous for IC implementation. Further, the terminals necessary for externally attaching the elements Ro and Co are terminals T3. It is 2(ll) of T4, and from this point as well, the merits of IC implementation are not lost.Moreover, capacitor C.

の充放電電流の変化は滑らかであり、スパイクノイズを
生じることがない。
Changes in charging/discharging current are smooth and do not generate spike noise.

【図面の簡単な説明】 第1図はこの発明の一例の接続図、第2図〜第6図はそ
の説明のための図である。 (11,(21は電圧比較回路である。 合体11回路j 。 第3図 第4図
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a connection diagram of an example of the present invention, and FIGS. 2 to 6 are diagrams for explaining the same. (11, (21 is a voltage comparison circuit. Combined 11 circuit j. Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 所定の大きさを有する直流電圧を抵抗器及びトランジス
タの直列回路により分圧して第1及び第2の基準電圧を
形成し、 上記直流電圧を発振周波数を決定する抵抗器と、第1の
カレントミラー回路の入力側のトランジスタとの直列回
路に供給して上記カレントミラー回路の出力側のトラン
ジスタから所定の大きさの直流電流を取り出し、 発振周波数を決定するコンデンサにこのコンデンサの充
電を行う第2のカレントミラー回路を接続し、 上記コンデンサにこのコンデンサの放電を行う第3のカ
レントミラー回路を接続し、 上記コンデンサの端子電圧と上記第1及び第2の基準電
圧とを第1及び第2の電圧比較回路においてそれぞれ比
較し、 これら第1及び第2の電圧比較回路の各比較出力をRS
フリップフロップのセット入力及びリセット入力にそれ
ぞれ供給し、 このRSフリップフロップの出力により上記第1のカレ
ントミラー回路の出力電流を、上記第2のカレントミラ
ー回路と上記第3のカレントミラー回路とに交互に供給
して発振出力を取り出すようにした非安定マルチバイブ
レータ。
[Claims] A DC voltage having a predetermined magnitude is divided by a series circuit of a resistor and a transistor to form first and second reference voltages, and the DC voltage is connected to a resistor that determines the oscillation frequency. , a direct current of a predetermined magnitude is supplied to a series circuit with the transistor on the input side of the first current mirror circuit and taken out from the transistor on the output side of the current mirror circuit, and the capacitor is connected to a capacitor that determines the oscillation frequency. A second current mirror circuit for charging is connected, a third current mirror circuit for discharging the capacitor is connected to the capacitor, and the terminal voltage of the capacitor and the first and second reference voltages are set to a second current mirror circuit. The first and second voltage comparator circuits compare each other, and each comparison output of these first and second voltage comparator circuits is
The output current of the first current mirror circuit is supplied to the set input and reset input of the flip-flop respectively, and the output current of the first current mirror circuit is alternately supplied to the second current mirror circuit and the third current mirror circuit. An unstable multivibrator that extracts oscillation output by supplying it to the
JP60064553A 1985-03-28 1985-03-28 Unstable multivibrator Expired - Fee Related JPH0659020B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60064553A JPH0659020B2 (en) 1985-03-28 1985-03-28 Unstable multivibrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60064553A JPH0659020B2 (en) 1985-03-28 1985-03-28 Unstable multivibrator

Publications (2)

Publication Number Publication Date
JPS61224514A true JPS61224514A (en) 1986-10-06
JPH0659020B2 JPH0659020B2 (en) 1994-08-03

Family

ID=13261528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60064553A Expired - Fee Related JPH0659020B2 (en) 1985-03-28 1985-03-28 Unstable multivibrator

Country Status (1)

Country Link
JP (1) JPH0659020B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354264A (en) * 1991-05-31 1992-12-08 Matsushita Electric Ind Co Ltd Horizontal oscillation circuit
JP2009017556A (en) * 2007-07-03 2009-01-22 Samsung Electro-Mechanics Co Ltd Variable-frequency oscillator
JP2009044646A (en) * 2007-08-10 2009-02-26 Sanyo Electric Co Ltd Voltage-controlled oscillation circuit
JP2009159344A (en) * 2007-12-27 2009-07-16 Rohm Co Ltd Oscillation circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55162439U (en) * 1979-05-10 1980-11-21
JPS5834617A (en) * 1981-08-24 1983-03-01 Oki Electric Ind Co Ltd Oscillation circuit
JPS5873221A (en) * 1981-10-27 1983-05-02 Ricoh Co Ltd Oscillator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55162439U (en) * 1979-05-10 1980-11-21
JPS5834617A (en) * 1981-08-24 1983-03-01 Oki Electric Ind Co Ltd Oscillation circuit
JPS5873221A (en) * 1981-10-27 1983-05-02 Ricoh Co Ltd Oscillator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354264A (en) * 1991-05-31 1992-12-08 Matsushita Electric Ind Co Ltd Horizontal oscillation circuit
JP2009017556A (en) * 2007-07-03 2009-01-22 Samsung Electro-Mechanics Co Ltd Variable-frequency oscillator
JP2009044646A (en) * 2007-08-10 2009-02-26 Sanyo Electric Co Ltd Voltage-controlled oscillation circuit
JP2009159344A (en) * 2007-12-27 2009-07-16 Rohm Co Ltd Oscillation circuit

Also Published As

Publication number Publication date
JPH0659020B2 (en) 1994-08-03

Similar Documents

Publication Publication Date Title
JPS63302620A (en) Output circuit
JPS61224514A (en) Astable multivibrator
JPH02215221A (en) Waveform shaping circuit
US4808856A (en) Low voltage phase comparator
JP3607309B2 (en) Oscillator
JPH0124645Y2 (en)
JP2623467B2 (en) Signal wave oscillation circuit
JPS59181802A (en) Current input type amplifier
JP2650108B2 (en) FM modulation circuit
JPH0244174B2 (en)
JPS60113A (en) Voltage control oscillator
JPS6188611A (en) Oscillating circuit
JPH0566048B2 (en)
JPH0718176Y2 (en) Rectifier circuit
JPH01305609A (en) Output circuit
JPS6143014A (en) Comparator with hysteresis
JPH0766303B2 (en) Micro current generation circuit and oscillator circuit using this circuit
JPH02241219A (en) Emitter coupling type multivibrator
JPH09148850A (en) Composite type wide band amplifier
JP2000022542A (en) Charging and discharging circuit
JPH0463013A (en) One-shot multivibrator circuit
JPH0752821B2 (en) Voltage controlled oscillator
JPH053933B2 (en)
JPH05347516A (en) Amplifier
JPS60251712A (en) Volume circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees