JP2009159344A - Oscillation circuit - Google Patents

Oscillation circuit Download PDF

Info

Publication number
JP2009159344A
JP2009159344A JP2007335563A JP2007335563A JP2009159344A JP 2009159344 A JP2009159344 A JP 2009159344A JP 2007335563 A JP2007335563 A JP 2007335563A JP 2007335563 A JP2007335563 A JP 2007335563A JP 2009159344 A JP2009159344 A JP 2009159344A
Authority
JP
Japan
Prior art keywords
voltage
output
capacitor
flop
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007335563A
Other languages
Japanese (ja)
Other versions
JP5193590B2 (en
Inventor
Hideo Hara
英夫 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007335563A priority Critical patent/JP5193590B2/en
Publication of JP2009159344A publication Critical patent/JP2009159344A/en
Application granted granted Critical
Publication of JP5193590B2 publication Critical patent/JP5193590B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an oscillation circuit capable of achieving the reduction of a circuit scale and the reduction of current consumption. <P>SOLUTION: The oscillation circuit includes: amplifiers (11 to 15) for generating a charging/discharging current of a capacitor 16 in accordance with levels of first and second input signals; comparators 21, 22 for respectively comparing a terminal voltage Va of the capacitor 16 with an upper limit voltage Vth1 and a lower limit voltage Vth2; a flip-flop 30 to be reset/set by respective output signals from the comparators 21, 22; and switches 24, 25 for supplying a drive current to either one of the comparators 21, 22 in accordance with a control signal. The amplifiers input an output voltage Vb of the flip-flop 30 as a first input signal and input a terminal voltage Va of the capacitor 16 as a second input signal. The switches 24, 25 use the output voltage Vb of the flip-flop 30 as a control signal. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、矩形波信号ないしは三角波信号を生成する発振回路に関するものである。   The present invention relates to an oscillation circuit that generates a rectangular wave signal or a triangular wave signal.

図３は、発振回路の一従来例を示す回路図である。   FIG. 3 is a circuit diagram showing a conventional example of an oscillation circuit.

本従来例の発振回路は、定電流Ｉ１を生成する定電流源１０１と、定電流Ｉ２（＝２×Ｉ１）を生成する定電流源１０２と、定電流Ｉ１から定電流Ｉ２を差し引いた差分電流Ｉ３（＝Ｉ１−Ｉ２）によって充放電されるコンデンサ１０３と、コンデンサ１０３の一端から引き出される電圧信号Ｖａ（三角波信号）と所定の閾値電圧Ｖｔｈ１、Ｖｔｈ２とを各々比較するコンパレータ１０４、１０５と、コンパレータ１０４、１０５の各出力信号によってセット／リセットされるフリップフロップ１０６と、を有して成り、フリップフロップ１０６から出力される電圧信号Ｖｂ（矩形波信号）に基づいて、定電流源１０２のオン／オフ制御を行う構成とされている。   The conventional oscillation circuit includes a constant current source 101 that generates a constant current I1, a constant current source 102 that generates a constant current I2 (= 2 × I1), and a differential current obtained by subtracting the constant current I2 from the constant current I1. A capacitor 103 charged and discharged by I3 (= I1-I2), comparators 104 and 105 for comparing a voltage signal Va (triangular wave signal) drawn from one end of the capacitor 103 with predetermined threshold voltages Vth1 and Vth2, respectively, and a comparator Flip-flop 106 set / reset by each output signal 104, 105, and based on the voltage signal Vb (rectangular wave signal) output from the flip-flop 106, the constant current source 102 is turned on / off. It is configured to perform off control.

すなわち、上記従来の発振回路では、図中の破線で示したように、定電流源１０１、１０２とコンデンサ１０３によって三角波信号生成部が形成されており、また、コンパレータ１０４、１０５によってウィンドウコンパレータ部が形成されている。   That is, in the above-described conventional oscillation circuit, as indicated by the broken line in the figure, the constant current sources 101 and 102 and the capacitor 103 form a triangular wave signal generation unit, and the comparators 104 and 105 form a window comparator unit. Is formed.

なお、上記に関連する従来技術の一例としては、特許文献１や特許文献２を挙げることができる。
特開平０２−２６４５１１号公報（例えば第３図） 特開平０８−１４８９７８号公報 In addition, Patent Document 1 and Patent Document 2 can be cited as examples of related art related to the above.
Japanese Patent Laid-Open No. 02-264511 (for example, FIG. 3) Japanese Patent Laid-Open No. 08-148978

確かに、上記従来の発振回路であれば、所望の矩形波信号ないしは三角波信号を生成することが可能である。   It is true that the above-described conventional oscillation circuit can generate a desired rectangular wave signal or triangular wave signal.

しかしながら、上記従来の発振回路は、ソース側の定電流Ｉ１からシンク側の定電流Ｉ２（＝２×Ｉ１）を差し引いた差分電流Ｉ３（＝Ｉ１−Ｉ２）によってコンデンサ１０３を充放電することで、所望の三角波信号を生成する構成とされていたため、２つの定電流源１０１、１０２が必要であり、三角波信号生成部の回路規模や消費電流が大きい、という課題があった。   However, the conventional oscillation circuit charges and discharges the capacitor 103 by the differential current I3 (= I1-I2) obtained by subtracting the sink-side constant current I2 (= 2 × I1) from the source-side constant current I1. Since the configuration is such that a desired triangular wave signal is generated, two constant current sources 101 and 102 are required, and there is a problem that the circuit size and current consumption of the triangular wave signal generation unit are large.

また、上記従来の発振回路は、三角波信号の立上がり及び立下がりを検出する際に、コンパレータ１０４、１０５を片方ずつしか利用しないにも関わらず、常に両方に駆動電流を供給する構成とされていたため、ウィンドウコンパレータ部の消費電流が大きい、という課題があった。   In addition, the conventional oscillation circuit is configured to always supply drive current to both of the comparators 104 and 105 when detecting the rising and falling of the triangular wave signal, although only one of the comparators 104 and 105 is used. There is a problem that the current consumption of the window comparator section is large.

本発明は、上記の問題点に鑑み、回路規模の縮小や消費電流の低減を実現することが可能な発振回路を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide an oscillation circuit capable of realizing a reduction in circuit scale and a reduction in current consumption.

上記目的を達成するために、本発明に係る発振回路は、第１入力信号が第２入力信号よりも高いときには、ソース側から出力端に向けて所定の定電流を送り出し、第１入力信号が第２入力信号よりも低いときには、前記出力端からシンク側に向けて前記定電流を引き込むアンプと；前記アンプの出力端に接続され、前記定電流によって充放電されるコンデンサと；前記コンデンサの端子電圧と所定の上限電圧とを比較する第１コンパレータと；前記コンデンサの端子電圧と所定の下限電圧とを比較する第２コンパレータと；第１コンパレータの出力信号によってリセットされ、第２コンパレータの出力信号によってセットされるフリップフロップと；制御信号に応じて第１、第２コンパレータのいずれか一方にのみ駆動電流を供給するスイッチと；を有して成る発振回路であって、前記アンプは、前記フリップフロップの出力電圧を第１入力信号とし、前記コンデンサの端子電圧を第２入力信号とするものであり、前記スイッチは、前記フリップフロップの出力電圧を前記制御信号とするものである構成（第１の構成）とされている。   In order to achieve the above object, when the first input signal is higher than the second input signal, the oscillation circuit according to the present invention sends a predetermined constant current from the source side to the output terminal, and the first input signal is An amplifier that draws the constant current from the output end toward the sink side when lower than the second input signal; a capacitor that is connected to the output end of the amplifier and is charged and discharged by the constant current; and a terminal of the capacitor A first comparator that compares a voltage with a predetermined upper limit voltage; a second comparator that compares a terminal voltage of the capacitor with a predetermined lower limit voltage; and an output signal of the second comparator that is reset by an output signal of the first comparator A flip-flop set by the switch; and a switch for supplying a drive current only to one of the first and second comparators according to the control signal. And the amplifier uses the output voltage of the flip-flop as a first input signal and the terminal voltage of the capacitor as a second input signal, and the switch includes: The output voltage of the flip-flop is the control signal (first configuration).

なお、上記第１の構成から成る発振回路は、前記フリップフロップの出力電圧を矩形波信号として出力する構成（第２の構成）にするとよい。   The oscillation circuit having the first configuration may be configured to output the output voltage of the flip-flop as a rectangular wave signal (second configuration).

また、上記第１または第２の構成から成る発振回路は、前記コンデンサの端子電圧を三角波信号として出力する構成（第３の構成）にするとよい。   The oscillation circuit having the first or second configuration may be configured to output a terminal voltage of the capacitor as a triangular wave signal (third configuration).

本発明に係る発振回路であれば、回路規模の縮小や消費電流の低減を実現することが可能となる。   With the oscillation circuit according to the present invention, it is possible to reduce the circuit scale and the current consumption.

図１は、本発明に係る発振回路の一実施形態を示す回路図である。   FIG. 1 is a circuit diagram showing an embodiment of an oscillation circuit according to the present invention.

図１に示すように、本実施形態の発振回路は、三角波信号生成部１０と、ウィンドウコンパレータ部２０と、ＲＳフリップフロップ３０と、を有して成る。   As shown in FIG. 1, the oscillation circuit according to the present embodiment includes a triangular wave signal generation unit 10, a window comparator unit 20, and an RS flip-flop 30.

三角波信号生成部１０は、ｐｎｐ型バイポーラトランジスタ１１、１２と、ｎｐｎ型バイポーラトランジスタ１３、１４と、定電流源１５と、コンデンサ１６とを有して成る。   The triangular wave signal generation unit 10 includes pnp bipolar transistors 11 and 12, npn bipolar transistors 13 and 14, a constant current source 15, and a capacitor 16.

定電流源１５の一端は、電源端に接続されている。定電流源１５の他端（定電流Ｉの出力端）は、トランジスタ１１、１２のエミッタに接続されている。トランジスタ１１、１２のコレクタは、それぞれトランジスタ１３、１４のコレクタに接続されている。トランジスタ１１のベースは、ＲＳフリップフロップ３０の出力端（Ｑ）に接続されている。トランジスタ１２のベースは、トランジスタ１２のコレクタとトランジスタ１４のコレクタとの接続ノードに接続されている。トランジスタ１３、１４のベースは、トランジスタ１３のコレクタに接続されている。トランジスタ１３、１４のエミッタは、いずれも接地端に接続されている。コンデンサ１６の一端は、トランジスタ１２のコレクタとトランジスタ１４のコレクタとの接続ノードに接続されている。   One end of the constant current source 15 is connected to the power supply end. The other end of the constant current source 15 (the output end of the constant current I) is connected to the emitters of the transistors 11 and 12. The collectors of the transistors 11 and 12 are connected to the collectors of the transistors 13 and 14, respectively. The base of the transistor 11 is connected to the output terminal (Q) of the RS flip-flop 30. The base of the transistor 12 is connected to a connection node between the collector of the transistor 12 and the collector of the transistor 14. The bases of the transistors 13 and 14 are connected to the collector of the transistor 13. The emitters of the transistors 13 and 14 are both connected to the ground terminal. One end of the capacitor 16 is connected to a connection node between the collector of the transistor 12 and the collector of the transistor 14.

ウィンドウコンパレータ部２０は、コンパレータ２１、２２と、定電流源２３と、Ｐチャネル型ＭＯＳ電界効果トランジスタ２４、２５と、インバータ２６と、を有して成る。   The window comparator unit 20 includes comparators 21 and 22, a constant current source 23, P-channel MOS field effect transistors 24 and 25, and an inverter 26.

コンパレータ２１の非反転入力端（＋）、及び、コンパレータ２２の反転入力端（−）は、いずれも、コンデンサ１６の一端に接続されている。コンパレータ２１の反転入力端（−）は、所定の上限電圧Ｖｔｈ１の印加端に接続されている。コンパレータ２２の非反転入力端（＋）は、所定の下限電圧Ｖｔｈ２の印加端に接続されている。コンパレータ２１の出力端は、ＲＳフリップフロップ３０のリセット入力端（Ｒ）に接続されている。コンパレータ２２の出力端は、ＲＳフリップフロップ３０のセット入力端（Ｒ）に接続されている。定電流源２３の一端は、電源端に接続されている。定電流源２３の他端は、トランジスタ２４、２５のソースに接続されている。トランジスタ２４、２５のドレインは、それぞれ、コンパレータ２１、２２の駆動電流供給端に接続されている。トランジスタ２４のゲートは、インバータ２６の出力端に接続されている。トランジスタ２５のゲート、及び、インバータ２６の入力端は、いずれも、ＲＳフリップフロップ３０の出力端（Ｑ）に接続されている。   The non-inverting input terminal (+) of the comparator 21 and the inverting input terminal (−) of the comparator 22 are both connected to one end of the capacitor 16. The inverting input terminal (−) of the comparator 21 is connected to an application terminal for a predetermined upper limit voltage Vth1. The non-inverting input terminal (+) of the comparator 22 is connected to an application terminal for a predetermined lower limit voltage Vth2. The output terminal of the comparator 21 is connected to the reset input terminal (R) of the RS flip-flop 30. The output terminal of the comparator 22 is connected to the set input terminal (R) of the RS flip-flop 30. One end of the constant current source 23 is connected to the power supply end. The other end of the constant current source 23 is connected to the sources of the transistors 24 and 25. The drains of the transistors 24 and 25 are connected to the drive current supply terminals of the comparators 21 and 22, respectively. The gate of the transistor 24 is connected to the output terminal of the inverter 26. The gate of the transistor 25 and the input terminal of the inverter 26 are both connected to the output terminal (Q) of the RS flip-flop 30.

なお、コンパレータ２１の反転入力端（−）に印加される上限電圧Ｖｔｈ１は、出力電圧Ｖｂのハイレベルよりも低い電圧に設定されており、コンパレータ２２の非反転入力端（＋）に印加される下限電圧Ｖｔｈ２は、出力電圧Ｖｂのローレベルよりも高い電圧に設定されている。   The upper limit voltage Vth1 applied to the inverting input terminal (−) of the comparator 21 is set to a voltage lower than the high level of the output voltage Vb, and is applied to the non-inverting input terminal (+) of the comparator 22. The lower limit voltage Vth2 is set to a voltage higher than the low level of the output voltage Vb.

上記構成から成る発振回路では、コンデンサ１６の端子電圧Ｖａが三角波信号として出力され、ＲＳフリップフロップ３０の出力電圧Ｖｂが矩形波信号として出力される。以下では、その発振動作について、図２を参照しながら詳細に説明する。   In the oscillation circuit configured as described above, the terminal voltage Va of the capacitor 16 is output as a triangular wave signal, and the output voltage Vb of the RS flip-flop 30 is output as a rectangular wave signal. Hereinafter, the oscillation operation will be described in detail with reference to FIG.

図２は、本発明に係る発振回路の一動作例を示すタイミングチャートであり、上から順に、コンデンサ１６の端子電圧Ｖａ、ＲＳフリップフロップ３０の出力電圧Ｖｂ、セット信号Ｓ、リセット信号Ｒ、及び、コンパレータ２１、２２の動作状態を示している。   FIG. 2 is a timing chart showing an operation example of the oscillation circuit according to the present invention. From the top, the terminal voltage Va of the capacitor 16, the output voltage Vb of the RS flip-flop 30, the set signal S, the reset signal R, and The operational states of the comparators 21 and 22 are shown.

出力電圧Ｖｂがハイレベルであるとき、トランジスタ１１のベースに印加される出力電圧Ｖｂは、トランジスタ１２のベースに印加される端子電圧Ｖａよりも高くなり、トランジスタ１１〜１４と定電流源１５で形成される電流出力アンプ（電流出力コンパレータ）は、フルオン状態（ソース側から出力端に向けて定電流を送り出す状態）となる。その結果、三角波信号生成部１０では、トランジスタ１２を介する電流経路で、定電流源１５からコンデンサ１６に向けて定電流Ｉが流し込まれ、コンデンサ１６の充電が行われる。   When the output voltage Vb is at a high level, the output voltage Vb applied to the base of the transistor 11 is higher than the terminal voltage Va applied to the base of the transistor 12 and is formed by the transistors 11 to 14 and the constant current source 15. The current output amplifier (current output comparator) is in a full-on state (a state in which a constant current is sent from the source side toward the output end). As a result, in the triangular wave signal generation unit 10, the constant current I flows from the constant current source 15 toward the capacitor 16 through the current path through the transistor 12, and the capacitor 16 is charged.

また、出力電圧Ｖｂがハイレベルであるとき、ウィンドウコンパレータ部２０では、トランジスタ２４がオンされ、トランジスタ２５がオフされる。すなわち、トランジスタ２４、２５は、ＲＳフリップフロップ３０の出力電圧Ｖｂを制御信号とするスイッチとして機能し、出力電圧Ｖｂがハイレベルであるときには、端子電圧Ｖａと上限電圧Ｖｔｈ１とを比較するコンパレータ２１にのみ駆動電流が供給される。その結果、コンパレータ２１はオン状態（駆動状態）となり、コンパレータ２２はオフ状態（非駆動状態）となる。   When the output voltage Vb is at a high level, in the window comparator unit 20, the transistor 24 is turned on and the transistor 25 is turned off. That is, the transistors 24 and 25 function as switches that use the output voltage Vb of the RS flip-flop 30 as a control signal. When the output voltage Vb is at a high level, the transistors 24 and 25 serve as a comparator 21 that compares the terminal voltage Va with the upper limit voltage Vth1. Only the drive current is supplied. As a result, the comparator 21 is turned on (driving state), and the comparator 22 is turned off (non-driving state).

一方、コンデンサ１６の充電が進んで、端子電圧Ｖａが上限電圧Ｖｔｈ１に達すると、コンパレータ２１の出力信号（ＲＳフリップフロップ３０のリセット信号Ｒ）がローレベルからハイレベルに立ち上げられ、ＲＳフリップフロップ３０がリセットされる。その結果、出力電圧Ｖｂはハイレベルからローレベルに立ち下げられる。   On the other hand, when the charging of the capacitor 16 proceeds and the terminal voltage Va reaches the upper limit voltage Vth1, the output signal of the comparator 21 (the reset signal R of the RS flip-flop 30) is raised from the low level to the high level, and the RS flip-flop 30 is reset. As a result, the output voltage Vb falls from the high level to the low level.

出力電圧Ｖｂがローレベルであるとき、トランジスタ１１のベースに印加される出力電圧Ｖｂは、トランジスタ１２のベースに印加される端子電圧Ｖａよりも低くなり、トランジスタ１１〜１４と定電流源１５で形成される電流出力アンプ（電流出力コンパレータ）は、フルオフ状態（出力端からシンク側に向けて定電流を引き込む状態）となる。その結果、三角波信号生成部１０では、トランジスタ１４を介する電流経路で、コンデンサ１６から接地端に向けて定電流Ｉが引き込まれ、コンデンサ１６の放電が行われる。   When the output voltage Vb is at a low level, the output voltage Vb applied to the base of the transistor 11 is lower than the terminal voltage Va applied to the base of the transistor 12 and is formed by the transistors 11 to 14 and the constant current source 15. The current output amplifier (current output comparator) is in a full-off state (a state in which a constant current is drawn from the output end toward the sink side). As a result, in the triangular wave signal generation unit 10, the constant current I is drawn from the capacitor 16 toward the ground terminal through the current path through the transistor 14, and the capacitor 16 is discharged.

また、出力電圧Ｖｂがローレベルであるとき、ウィンドウコンパレータ部２０では、トランジスタ２４がオフされ、トランジスタ２５がオンされる。すなわち、端子電圧Ｖａと下限電圧Ｖｔｈ２とを比較するコンパレータ２２にのみ駆動電流が供給される形となる。その結果、コンパレータ２１はオフ状態（非駆動状態）となり、コンパレータ２２はオン状態（駆動状態）となる。   When the output voltage Vb is at a low level, in the window comparator unit 20, the transistor 24 is turned off and the transistor 25 is turned on. That is, the drive current is supplied only to the comparator 22 that compares the terminal voltage Va and the lower limit voltage Vth2. As a result, the comparator 21 is turned off (non-driving state), and the comparator 22 is turned on (driving state).

一方、コンデンサ１６の放電が進んで、端子電圧Ｖａが下限電圧Ｖｔｈ２に達すると、コンパレータ２２の出力信号（ＲＳフリップフロップ３０のセット信号Ｓ）がローレベルからハイレベルに立ち上げられ、ＲＳフリップフロップ３０がセットされる。その結果、出力電圧Ｖｂはローレベルからハイレベルに立ち上げられる。   On the other hand, when the discharge of the capacitor 16 proceeds and the terminal voltage Va reaches the lower limit voltage Vth2, the output signal of the comparator 22 (the set signal S of the RS flip-flop 30) is raised from the low level to the high level, and the RS flip-flop 30 is set. As a result, the output voltage Vb is raised from the low level to the high level.

上記動作が繰り返されることにより、コンデンサ１６の端子電圧Ｖａが三角波信号として出力され、ＲＳフリップフロップ３０の出力電圧Ｖｂが矩形波信号として出力される。   By repeating the above operation, the terminal voltage Va of the capacitor 16 is output as a triangular wave signal, and the output voltage Vb of the RS flip-flop 30 is output as a rectangular wave signal.

上記のように、本実施形態の発振回路は、コンデンサ１６を充放電する手段として、複数の定電流源を用いた従来構成（図３を参照）ではなく、出力電圧Ｖｂが端子電圧Ｖａよりも高いときには、ソース側からコンデンサ１６に向けて所定の定電流Ｉを送り出し、出力電圧Ｖｂが端子電圧Ｖａよりも低いときには、コンデンサ１６からシンク側に向けて定電流Ｉを引き込む電流出力アンプ（電流出力コンパレータ）を用いた構成とされている。   As described above, the oscillation circuit of this embodiment is not a conventional configuration using a plurality of constant current sources (see FIG. 3) as means for charging and discharging the capacitor 16, but the output voltage Vb is higher than the terminal voltage Va. When the output voltage Vb is lower than the terminal voltage Va, a current output amplifier (current output) that draws the constant current I from the capacitor 16 toward the sink side when the output voltage Vb is lower than the terminal voltage Va. Comparator) is used.

このような構成であれば、単一の定電流源１５を用いて、三角波信号（端子電圧Ｖａ）を生成することができるので、図３の従来構成に比べて、消費電流を５０％削減することが可能となる。   With such a configuration, it is possible to generate a triangular wave signal (terminal voltage Va) using a single constant current source 15, so that the current consumption is reduced by 50% compared to the conventional configuration of FIG. It becomes possible.

また、本実施形態の発振回路は、トランジスタ１２のベースに所定のバイアス電圧を印加するのではなく、トランジスタ１２のベースをコンデンサ１６の一端にショートすることで、コンデンサ１６の端子電圧Ｖａを印加する構成とされている。このような構成とすることにより、別途のバイアス回路（例えば、電源電圧を分圧して所定のバイアス電圧を生成する抵抗分割回路）を設ける必要がなくなるので、不要な電流を浪費せずに済む。   Further, the oscillation circuit of the present embodiment applies the terminal voltage Va of the capacitor 16 by short-circuiting the base of the transistor 12 to one end of the capacitor 16 instead of applying a predetermined bias voltage to the base of the transistor 12. It is configured. With such a configuration, it is not necessary to provide a separate bias circuit (for example, a resistor dividing circuit that divides a power supply voltage to generate a predetermined bias voltage), so that unnecessary current is not wasted.

なお、先にも述べた通り、コンパレータ２１の反転入力端（−）に印加される上限電圧Ｖｔｈ１は、出力電圧Ｖｂのハイレベルよりも低い電圧に設定されており、コンパレータ２２の非反転入力端（＋）に印加される下限電圧Ｖｔｈ２は、出力電圧Ｖｂのローレベルよりも高い電圧に設定されている。従って、トランジスタ１２のベースにコンデンサ１６の端子電圧Ｖａを印加しても、コンデンサ１６の充放電動作に支障が生じることはない。   As described above, the upper limit voltage Vth1 applied to the inverting input terminal (−) of the comparator 21 is set to a voltage lower than the high level of the output voltage Vb, and the non-inverting input terminal of the comparator 22 is set. The lower limit voltage Vth2 applied to (+) is set to a voltage higher than the low level of the output voltage Vb. Therefore, even if the terminal voltage Va of the capacitor 16 is applied to the base of the transistor 12, the charging / discharging operation of the capacitor 16 is not hindered.

また、本実施形態の発振回路は、ＲＳフリップフロップ３０の出力電圧Ｖｂがハイレベルであるかローレベルであるかに応じて、コンパレータ２１、２２に対する駆動電流の供給制御を行う構成とされている。このような構成とすることにより、ウィンドウコンパレータ部２０では、コンデンサ１６の端子電圧Ｖａを監視すべきコンパレータのみがオン状態（駆動状態）となり、他方のコンパレータはオフ状態（非駆動状態）となるので、図３の従来構成に比べて、消費電流をさらに５０％削減することが可能となる。   In addition, the oscillation circuit of the present embodiment is configured to control the supply of drive current to the comparators 21 and 22 depending on whether the output voltage Vb of the RS flip-flop 30 is high level or low level. . With this configuration, in the window comparator unit 20, only the comparator that should monitor the terminal voltage Va of the capacitor 16 is turned on (driving state), and the other comparator is turned off (non-driving state). Compared with the conventional configuration of FIG. 3, the current consumption can be further reduced by 50%.

なお、上記の実施形態では、三角波信号と矩形波信号の両方を出力する構成を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、三角波信号と矩形波信号のいずれか一方のみを出力する発振回路にも広く適用することが可能である。   In the above embodiment, the configuration for outputting both the triangular wave signal and the rectangular wave signal has been described as an example. However, the configuration of the present invention is not limited to this, and the triangular wave signal and the rectangular wave signal are output. The present invention can be widely applied to an oscillation circuit that outputs only one of these.

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。   The configuration of the present invention can be variously modified within the scope of the present invention in addition to the above embodiment.

本発明は、自励式の発振回路を備えた半導体装置全般に好適な技術であり、特に、回路規模の縮小や消費電流の低減を図る上で有用な技術である。   The present invention is a technique suitable for all semiconductor devices provided with a self-excited oscillation circuit, and is particularly a useful technique for reducing the circuit scale and current consumption.

は、本発明に係る発振回路の一実施形態を示す回路図である。These are the circuit diagrams which show one Embodiment of the oscillation circuit which concerns on this invention. は、本発明に係る発振回路の一動作例を示すタイミングチャートである。These are timing charts showing an operation example of the oscillation circuit according to the present invention. は、発振回路の一従来例を示す回路図である。These are circuit diagrams showing a conventional example of an oscillation circuit.

符号の説明Explanation of symbols

１０ 三角波信号生成部
１１、１２ ｐｎｐ型バイポーラトランジスタ
１３、１４ ｎｐｎ型バイポーラトランジスタ
１５ 定電流源
１６ コンデンサ
２０ ウィンドウコンパレータ部
２１、２２ コンパレータ
２３ 定電流源
２４、２５ スイッチ（Ｐチャネル型ＭＯＳ電界効果トランジスタ）
２６ インバータ
３０ ＲＳフリップフロップ DESCRIPTION OF SYMBOLS 10 Triangular wave signal generation part 11, 12 pnp type bipolar transistor 13, 14 npn type bipolar transistor 15 Constant current source 16 Capacitor 20 Window comparator part 21, 22 Comparator 23 Constant current source 24, 25 Switch (P channel type MOS field effect transistor)
26 Inverter 30 RS flip-flop

Claims (3)

第１入力信号が第２入力信号よりも高いときには、ソース側から出力端に向けて所定の定電流を送り出し、第１入力信号が第２入力信号よりも低いときには、前記出力端からシンク側に向けて前記定電流を引き込むアンプと；
前記アンプの出力端に接続され、前記定電流によって充放電されるコンデンサと；
前記コンデンサの端子電圧と所定の上限電圧とを比較する第１コンパレータと；
前記コンデンサの端子電圧と所定の下限電圧とを比較する第２コンパレータと；
第１コンパレータの出力信号によってリセットされ、第２コンパレータの出力信号によってセットされるフリップフロップと；
制御信号に応じて第１、第２コンパレータのいずれか一方にのみ駆動電流を供給するスイッチと；
を有して成る発振回路であって、
前記アンプは、前記フリップフロップの出力電圧を第１入力信号とし、前記コンデンサの端子電圧を第２入力信号とするものであり、
前記スイッチは、前記フリップフロップの出力電圧を前記制御信号とするものであることを特徴とする発振回路。 When the first input signal is higher than the second input signal, a predetermined constant current is sent from the source side toward the output terminal, and when the first input signal is lower than the second input signal, the output terminal is shifted to the sink side. An amplifier that draws the constant current toward;
A capacitor connected to the output terminal of the amplifier and charged and discharged by the constant current;
A first comparator for comparing a terminal voltage of the capacitor with a predetermined upper limit voltage;
A second comparator for comparing the terminal voltage of the capacitor with a predetermined lower limit voltage;
A flip-flop that is reset by the output signal of the first comparator and set by the output signal of the second comparator;
A switch for supplying a drive current only to one of the first and second comparators in response to the control signal;
An oscillation circuit comprising:
The amplifier uses the output voltage of the flip-flop as a first input signal and the terminal voltage of the capacitor as a second input signal.
The oscillation circuit characterized in that the switch uses the output voltage of the flip-flop as the control signal. 前記フリップフロップの出力電圧を矩形波信号として出力することを特徴とする請求項１に記載の発振回路。   2. The oscillation circuit according to claim 1, wherein the output voltage of the flip-flop is output as a rectangular wave signal. 前記コンデンサの端子電圧を三角波信号として出力することを特徴とする請求項１または請求項２に記載の発振回路。   The oscillation circuit according to claim 1, wherein the terminal voltage of the capacitor is output as a triangular wave signal.
JP2007335563A 2007-12-27 2007-12-27 Oscillator circuit Expired - Fee Related JP5193590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007335563A JP5193590B2 (en) 2007-12-27 2007-12-27 Oscillator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335563A JP5193590B2 (en) 2007-12-27 2007-12-27 Oscillator circuit

Publications (2)

Publication Number Publication Date
JP2009159344A true JP2009159344A (en) 2009-07-16
JP5193590B2 JP5193590B2 (en) 2013-05-08

Family

ID=40962846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335563A Expired - Fee Related JP5193590B2 (en) 2007-12-27 2007-12-27 Oscillator circuit

Country Status (1)

Country Link
JP (1) JP5193590B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004872A (en) * 2010-06-17 2012-01-05 Mitsumi Electric Co Ltd Oscillator and method for controlling its operating current
WO2012036014A1 (en) * 2010-09-15 2012-03-22 ミツミ電機株式会社 Differential circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671326A (en) * 1979-11-15 1981-06-13 Matsushita Electric Works Ltd Cmos oscillating circuit
JPS61224514A (en) * 1985-03-28 1986-10-06 Sony Corp Astable multivibrator
JPH11103239A (en) * 1997-05-30 1999-04-13 St Microelectron Inc Precise oscillator circuit having controllable duty cycle and related method
JP2002217687A (en) * 2001-01-19 2002-08-02 Fuji Electric Co Ltd Oscillation circuit
JP2004349831A (en) * 2003-05-20 2004-12-09 Fuji Electric Device Technology Co Ltd Oscillation circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671326A (en) * 1979-11-15 1981-06-13 Matsushita Electric Works Ltd Cmos oscillating circuit
JPS61224514A (en) * 1985-03-28 1986-10-06 Sony Corp Astable multivibrator
JPH11103239A (en) * 1997-05-30 1999-04-13 St Microelectron Inc Precise oscillator circuit having controllable duty cycle and related method
JP2002217687A (en) * 2001-01-19 2002-08-02 Fuji Electric Co Ltd Oscillation circuit
JP2004349831A (en) * 2003-05-20 2004-12-09 Fuji Electric Device Technology Co Ltd Oscillation circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004872A (en) * 2010-06-17 2012-01-05 Mitsumi Electric Co Ltd Oscillator and method for controlling its operating current
CN102948074A (en) * 2010-06-17 2013-02-27 三美电机株式会社 Oscillation circuit and operating current control method of same
US9007137B2 (en) 2010-06-17 2015-04-14 Mitsumi Electric Co., Ltd. Oscillation circuit and operating current control method thereof
CN102948074B (en) * 2010-06-17 2017-03-08 三美电机株式会社 Oscillating circuit and its operating current control method
WO2012036014A1 (en) * 2010-09-15 2012-03-22 ミツミ電機株式会社 Differential circuit
US8749275B2 (en) 2010-09-15 2014-06-10 Mitsumi Electric Co., Ltd. Differential circuit

Also Published As

Publication number Publication date
JP5193590B2 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
JP4921106B2 (en) Buffer circuit
US8575986B2 (en) Level shift circuit and switching regulator using the same
JP5394968B2 (en) Differential amplifier circuit
JP2016119700A (en) Semiconductor device
JP2010136001A (en) Oscillator
US20120139583A1 (en) Driving circuit with zero current shutdown and a driving method thereof
US20050168284A1 (en) Operational amplifier with self control circuit for realizing high slew rate throughout full operating range
JP5193590B2 (en) Oscillator circuit
TWI788574B (en) Comparator and oscillator circuit
JP2007006254A (en) Delay circuit
JP4724575B2 (en) Level conversion circuit
JP2007036653A (en) Operational amplifier and constant current generating circuit using it
KR20030072527A (en) Generator of dc-dc converter
TW201735539A (en) Output circuit
JP2010028496A (en) Oscillation detection circuit
JP2006108778A (en) Output circuit
JP2006229501A (en) Amplitude setting circuit
JP5294690B2 (en) Withstand voltage protection circuit and control circuit for inverting charge pump using the same
JP2012156826A (en) Comparator
JP5520192B2 (en) Voltage-current converter
JP2009094584A (en) Triangular wave generation circuit
JP2018042028A (en) Oscillator circuit using comparator
CN107317570B (en) Common mode level generating circuit
JP2006254164A (en) Amplifier circuit with current limiter
JP4924654B2 (en) Switching amplifier and level shift circuit of the switching amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees