JPH09148850A - Composite wide band amplifier - Google Patents

Composite wide band amplifier

Info

Publication number
JPH09148850A
JPH09148850A JP7323863A JP32386395A JPH09148850A JP H09148850 A JPH09148850 A JP H09148850A JP 7323863 A JP7323863 A JP 7323863A JP 32386395 A JP32386395 A JP 32386395A JP H09148850 A JPH09148850 A JP H09148850A
Authority
JP
Japan
Prior art keywords
voltage
amplifier
transistor
current
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7323863A
Other languages
Japanese (ja)
Other versions
JP3595398B2 (en
Inventor
Hiroshi Yamazaki
浩 山嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP32386395A priority Critical patent/JP3595398B2/en
Publication of JPH09148850A publication Critical patent/JPH09148850A/en
Application granted granted Critical
Publication of JP3595398B2 publication Critical patent/JP3595398B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 直流高精度増幅器、差動増幅器、電圧増幅
器、及び電流増幅器でなる複合型広帯域増幅器の動作上
限周波数は、従来差動増幅器の帯域幅によって制限され
ていた。この発明は差動増幅器の帯域幅による制約を受
けないようにした広帯域増幅器の提供を目的とする。 【解決手段】 差動増幅器、電圧増幅器、電流増幅器を
それぞれ個別部品で構成し、無信号時のゼロ電位に対し
て正側と負側へ対称的に対をなして2系統配設され、か
つ差動増幅器の電圧利得が1となる周波数より高い周波
数の入力信号は、同差動増幅器をバイパスして電圧増幅
器へ加わるようにしたハイパスフィルタが設けられてい
る。
(57) An upper limit frequency of operation of a composite wide-band amplifier including a DC high-precision amplifier, a differential amplifier, a voltage amplifier, and a current amplifier is conventionally limited by the bandwidth of the differential amplifier. An object of the present invention is to provide a wide band amplifier which is not restricted by the bandwidth of the differential amplifier. SOLUTION: A differential amplifier, a voltage amplifier, and a current amplifier are each constituted by individual parts, and two systems are symmetrically paired with respect to a zero potential when there is no signal, and are arranged in two systems. A high-pass filter is provided so that an input signal having a frequency higher than the frequency at which the voltage gain of the differential amplifier becomes 1 is bypassed to the differential amplifier and added to the voltage amplifier.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、直流信号から比
較的高い周波数の交流信号まで対応可能な複合型の広帯
域増幅器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite wide band amplifier capable of handling DC signals as well as AC signals having a relatively high frequency.

【0002】[0002]

【従来の技術】直流信号や比較的低周波の交流信号を入
力とする増幅器については、一般に装置自体の雑音電圧
が低いこと、オフセット電圧やその温度ドリフトが小さ
いこと、大きい同相除去比(CMRR)を有することな
どが必要とされている。また、比較的高周波の信号を入
力とする装置については、速いスルーレートと大きなG
B積(利得×帯域幅)を有することが望まれている。
2. Description of the Related Art For an amplifier that receives a DC signal or an AC signal of a relatively low frequency, generally, the noise voltage of the device itself is low, the offset voltage and its temperature drift are small, and a large common mode rejection ratio (CMRR). Are needed. Further, for a device that inputs a relatively high frequency signal, a fast slew rate and a large G
It is desired to have a B product (gain x bandwidth).

【0003】この場合、望ましいとされる上記の各特性
を1つの増幅器で満足させることは困難なので、一般に
は直流と比較的低周波の交流信号領域において高精度の
動作を行なう増幅器と、それより高い周波数領域で高速
動作が可能な増幅器とを組み合わせて装置を構成するよ
うにしている。
In this case, since it is difficult to satisfy the above-mentioned desired characteristics with one amplifier, generally, an amplifier that operates with high precision in an AC signal region of DC and relatively low frequency, The device is configured by combining with an amplifier capable of high-speed operation in a high frequency region.

【0004】図5(A)にその一例が示されているが、
例えばIC素子を用いた直流高精度増幅器(以下、「高
精度増幅器」という。)A1と、同様にそれぞれIC素
子を用いた高速の差動増幅器A2、電圧増幅器A3、及
び電流増幅器A4が設けられており、電流増幅器A4は
図示しない後段のユニットを駆動するようになってい
る。ここでR1、R2は入力抵抗、R3は帰還抵抗、C
1は結合コンデンサ、Viは入力信号、Voは出力信号
である。
An example of this is shown in FIG.
For example, a DC high-precision amplifier (hereinafter, referred to as “high-precision amplifier”) A1 using an IC element, a high-speed differential amplifier A2, a voltage amplifier A3, and a current amplifier A4, which similarly each use an IC element, are provided. Therefore, the current amplifier A4 drives a unit in the subsequent stage (not shown). Here, R1 and R2 are input resistances, R3 is a feedback resistance, and C
1 is a coupling capacitor, Vi is an input signal, and Vo is an output signal.

【0005】上記の装置において、入力信号電圧(以
下、「入力電圧」という。)Viが直流及び比較的低周
波の交流信号である場合は、A2ないしA4の各増幅器
はそれぞれ前段増幅器からの出力信号を受けて縦続的に
動作する。すなわち、入力電圧Viが抵抗R1とR2を
経て高精度増幅器A1に加わると、その反転出力は例え
ば差動増幅器A2の+入力端子に加えられる。また、入
力電圧Viは抵抗R1を経て同差動増幅器A2の−入力
端子に加えられる。差動増幅器A2はこれらの信号を受
け、その差の電圧信号を電圧増幅器A3へ出力する。電
圧増幅器A3はこの信号電圧を増幅して電流増幅器A4
に加え、同電流増幅器A4は入力する電圧信号を電流信
号に変換、増幅して出力するようになっている。
In the above apparatus, when the input signal voltage (hereinafter referred to as "input voltage") Vi is a direct current and a relatively low frequency alternating current signal, each of the amplifiers A2 to A4 outputs the output from the pre-stage amplifier. It receives signals and operates in cascade. That is, when the input voltage Vi is applied to the high precision amplifier A1 via the resistors R1 and R2, the inverted output thereof is applied to, for example, the + input terminal of the differential amplifier A2. Further, the input voltage Vi is applied to the-input terminal of the differential amplifier A2 via the resistor R1. The differential amplifier A2 receives these signals and outputs the voltage signal of the difference to the voltage amplifier A3. The voltage amplifier A3 amplifies this signal voltage and current amplifier A4.
In addition, the current amplifier A4 is adapted to convert an input voltage signal into a current signal, amplify it, and output it.

【0006】入力電圧Viの周波数が高くなると高精度
増幅器A1の利得が周波数に逆比例して低下し、それに
伴って出力電圧が低下する。また、コンデンサC1のリ
アクタンスも周波数が高くなるとそれに逆比例して小さ
くなるから、ある周波数を超えると高精度増幅器A1の
−入力端子と差動増幅器A2の+入力端子は直通状態に
なる。したがって、装置への入力電圧Viは一方では抵
抗R1を通って差動増幅器A2の−入力端子へ加わり、
他方では抵抗R1とR2を通った入力電圧Viが利得の
低下した高精度増幅器A1をコンデンサC1によりバイ
パスして差動増幅器A2の+入力端子へ加わるようにな
る。
When the frequency of the input voltage Vi increases, the gain of the high precision amplifier A1 decreases in inverse proportion to the frequency, and the output voltage decreases accordingly. Further, the reactance of the capacitor C1 also decreases in inverse proportion to it as the frequency increases, so that if the frequency exceeds a certain frequency, the − input terminal of the high precision amplifier A1 and the + input terminal of the differential amplifier A2 are in a direct communication state. Therefore, the input voltage Vi to the device is, on the one hand, applied through the resistor R1 to the negative input terminal of the differential amplifier A2,
On the other hand, the input voltage Vi passing through the resistors R1 and R2 bypasses the high-precision amplifier A1 whose gain has been lowered by the capacitor C1 and is applied to the + input terminal of the differential amplifier A2.

【0007】すなわち、ある周波数より高い帯域では高
精度増幅器A1が装置の動作に寄与しなくなり、差動増
幅器A2、電圧増幅器A3、電流増幅器A4の継続動作
となる。解決課題を明らかにするため、入力電圧の周波
数と高精度増幅器A1及び差動増幅器A2の動作につい
てさらに説明する。
That is, in the band higher than a certain frequency, the high precision amplifier A1 does not contribute to the operation of the device, and the differential amplifier A2, the voltage amplifier A3 and the current amplifier A4 continue to operate. In order to clarify the problem to be solved, the frequency of the input voltage and the operations of the precision amplifier A1 and the differential amplifier A2 will be further described.

【0008】イ.入力信号が直流の場合 上記図5(A)から高精度増幅器A1と差動増幅器A2
の箇所を転記した同図(B)において、例えば信号源か
ら装置へ一定レベルの正の電圧+Viが加わったものと
する。ここで、高精度増幅器A1は正常に動作してお
り、その−入力端子が+入力端子にイマジナリショート
でアース電位になっているとすると、信号源から抵抗R
1とR2を通って高精度増幅器A1の−入力端子方向へ I=Vi/(R1+R2) なる一定の直流電流Iが流れる。
[0008] b. When the input signal is direct current From FIG. 5A, the high precision amplifier A1 and the differential amplifier A2
It is assumed that, in FIG. 2B, which is a transcription of the above portion, for example, a positive voltage + Vi of a certain level is applied from the signal source to the device. Here, assuming that the high-precision amplifier A1 is operating normally and its − input terminal is grounded to the + input terminal by an imaginary short circuit, the resistance R from the signal source is
A constant direct current I of I = Vi / (R1 + R2) flows through 1 and R2 toward the −input terminal of the high precision amplifier A1.

【0009】しかしながら、高精度増幅器A1において
は−入力端子が直接的に+入力端子へ接続されているわ
けではないので、電流IはコンデンサC1へ流れ込んで
同コンデンサを充電する。この充電電圧を+Vcとす
る。ここでコンデンサC1の静電容量をC1、上記電流
Iにより同コンデンサに流入する電荷をQとすると、こ
の電荷にてコンデンサに充電される電圧Vcは Vc=Q/C1 となる。高精度増幅器A1はその出力端子から上記充電
電圧の極性を反転した直流電圧−Vcを発してコンデン
サC1に流入する充電電荷と等量の電荷を同コンデンサ
から吸い込み、−入力端子側の電圧上昇を抑えてアース
電位に保持する。
However, in the high-precision amplifier A1, the − input terminal is not directly connected to the + input terminal, so that the current I flows into the capacitor C1 and charges the same. This charging voltage is + Vc. Assuming that the capacitance of the capacitor C1 is C1 and the charge flowing into the capacitor by the current I is Q, the voltage Vc charged in the capacitor by this charge is Vc = Q / C1. The high-precision amplifier A1 emits a DC voltage −Vc from the output terminal of which the polarity of the charging voltage is inverted, and absorbs the same amount of charge as that flowing into the capacitor C1 from the same capacitor to increase the voltage on the −input terminal side. Hold down to ground potential.

【0010】したがって、信号源Viから抵抗R1とR
2を通ってコンデンサC1に流れた電流Iは、見かけ上
同コンデンサを経て高精度増幅器A1の出力端子からそ
の内部に流れ込むことになる。この場合,高精度増幅器
A1は上記のように通常の反転増幅器として動作し、そ
の利得をG1とすると G1=Vc/Vi となる。上記極性反転電圧−Vcは差動増幅器A1の+
入力端子に加えられる。また、入力電圧Viを抵抗R1
とR2により分圧したときのR2両端間の電圧をVR2
とすると、この分圧電圧は差動増幅器A2の−入力端子
に加えられる。ここで差動増幅器A1の利得をG2とす
ると、同差動増幅器はこれら2つの端子に入力した信号
電圧の差の電圧をG2倍し、出力電圧V2として電圧増
幅器A3に送出する。すなわち、 V2={−Vc−(+VR2)}G2 となる。このように入力信号が直流の場合は、差動増幅
器A2は高精度増幅器A1に対して縦続的に動作する。
Therefore, from the signal source Vi to the resistors R1 and R
The current I flowing through the capacitor C1 through 2 apparently flows into the inside from the output terminal of the high precision amplifier A1 through the same capacitor. In this case, the high-precision amplifier A1 operates as a normal inverting amplifier as described above, and when its gain is G1, G1 = Vc / Vi. The polarity reversal voltage −Vc is + of the differential amplifier A1.
Added to the input terminal. In addition, the input voltage Vi is applied to the resistor R1.
And the voltage across R2 when divided by R2
Then, this divided voltage is applied to the-input terminal of the differential amplifier A2. Here, assuming that the gain of the differential amplifier A1 is G2, the differential amplifier multiplies the voltage of the difference between the signal voltages input to these two terminals by G2 and sends it as the output voltage V2 to the voltage amplifier A3. That is, V2 = {-Vc-(+ VR2 )} G2. Thus, when the input signal is DC, the differential amplifier A2 operates in cascade with respect to the high precision amplifier A1.

【0011】なお、信号源の電圧が図示の例と逆極性の
−Viであった場合は、高精度増幅器A1からその反転
直流電圧+Vcを発し、上記と逆方向の電流を吐き出し
てコンデンサへ電荷を流入させる。これにより−入力端
子側の電圧低下が抑えられてアース電位が保持される。
この場合、差動増幅器A2の出力V2は V2={Vc−(−VR2)}G2 となる。
If the voltage of the signal source is -Vi, which has the opposite polarity to that of the example shown in the figure, the high-precision amplifier A1 outputs its inverted DC voltage + Vc, discharges a current in the direction opposite to the above, and charges the capacitor. Inflow. As a result, the voltage drop on the negative input terminal side is suppressed and the ground potential is maintained.
In this case, the output V2 of the differential amplifier A2 is V2 = {Vc-(- VR2 )} G2.

【0012】ロ.入力信号が交流の場合 上記図5(A)から高精度増幅器A1と差動増幅器A2
の箇所を転記した図6(A)において、高精度増幅器A
1は正常に動作しており、その−入力端子は+入力端子
とイマジナリショートでアース電位になっているものと
する。いま、信号源から周波数fの交流入力電圧±Vi
が装置に加わり、電流Iが図示の点線のように流れたと
すると、 ±I=±Vi/(R1+R2) =±Vi/R である。ただし、 R=R1+R2 とする。
B. When the input signal is an alternating current From FIG. 5A, the high-precision amplifier A1 and the differential amplifier A2
In FIG. 6 (A) in which the part of FIG.
1 is operating normally, and its-input terminal is assumed to be at ground potential due to an imaginary short circuit with the + input terminal. Now, the AC input voltage ± Vi of frequency f from the signal source
Is added to the device and a current I flows as shown by the dotted line in the figure, ± I = ± Vi / (R1 + R2) = ± Vi / R. However, R = R1 + R2.

【0013】コンデンサC1のリアクタンスをXcとす
ると、上記電流が流れることによってコンデンサに発生
する電圧Vcは ±Vc=±I・Xc である。高精度増幅器A1はこのコンデンサに発生した
電圧±Vcと逆極性の電圧(−,+)Vcを出力して入
力側へ帰還し、その−入力端子をアース電位に保持す
る。ここで入力電圧Viの角周波数をωとすると、上記
コンデンサのリアクタンスXcは、 Xc=1/ωC1 =1/2πfC1 ただし、ω=2πfであるから、リアクタンスの大小は
周波数fの高低に逆比例して変化する。いま、コンデン
サのリアクタンスXcが入力抵抗Rの値と等しくなる周
波数をfcとすると、 R=Xc =1/2πfcC1 より fc=1/2πC1R となる。周波数fに対するリアクタンスXcの値の変化
を同図6(B)に示す。ここで、入力電圧Viが交流の
場合における高精度増幅器A1の利得をG1とすると、 G1=Xc/R であるから、信号周波数がfcのときはXc=Rとな
り、その利得G1は同図6(C)に示すように1すなわ
ち0dBである。また、周波数がfcの1/10のとき
は利得G1が10倍(20dB)となり、周波数がfc
の10倍のときはG1が1/10(−20dB)とな
る。
Assuming that the reactance of the capacitor C1 is Xc, the voltage Vc generated in the capacitor due to the flow of the above current is ± Vc = ± I · Xc. The high-precision amplifier A1 outputs a voltage (-, +) Vc having a polarity opposite to the voltage ± Vc generated in this capacitor and feeds it back to the input side, and holds its-input terminal at the ground potential. Here, when the angular frequency of the input voltage Vi is ω, the reactance Xc of the capacitor is Xc = 1 / ωC1 = 1 / 2πfC1 However, since ω = 2πf, the magnitude of the reactance is inversely proportional to the height of the frequency f. Change. Now, if the frequency at which the reactance Xc of the capacitor is equal to the value of the input resistance R is fc, then R = Xc = 1 / 2πfcC1 and fc = 1 / 2πC1R. The change in the value of the reactance Xc with respect to the frequency f is shown in FIG. Here, assuming that the gain of the high-precision amplifier A1 when the input voltage Vi is an alternating current is G1, G1 = Xc / R. Therefore, when the signal frequency is fc, Xc = R, and the gain G1 is shown in FIG. As shown in (C), it is 1 or 0 dB. When the frequency is 1/10 of fc, the gain G1 is 10 times (20 dB), and the frequency is fc.
10 times, G1 becomes 1/10 (−20 dB).

【0014】ところで高精度増幅器A1の素子自体の利
得すなわち開ループ利得G1は、図7にその一例を示す
ように例えば直流領域では100dBという大きい値で
あるが、交流領域ではある周波数から利得が周波数に逆
比例して低下する特性になっている。この利得低下が始
まる周波数をf1とすると、f1の値は素子の種類によ
って異なるが、一般には1桁台ないし2桁台の周波数に
なっている。
By the way, the gain of the element itself of the high precision amplifier A1, that is, the open loop gain G1 has a large value of 100 dB in the direct current region as shown in FIG. It has a characteristic of decreasing in inverse proportion to. Assuming that the frequency at which this gain reduction starts is f1, the value of f1 varies depending on the type of element, but is generally in the order of one or two digits.

【0015】この周波数f1より10倍高い周波数の信
号が入ると、利得G1は周波数がf1のときの1/10
(−20dB)に低下し、周波数が100倍高い信号が
入ると利得G1が1/100(−40dB)に低下す
る。つまり、周波数に対する利得低下の割合は−20d
B/decになっている。
When a signal having a frequency 10 times higher than the frequency f1 enters, the gain G1 is 1/10 of that when the frequency is f1.
The gain G1 drops to 1/100 (-40 dB) when a signal whose frequency is 100 times higher is input. That is, the rate of gain decrease with respect to frequency is -20d.
It is B / dec.

【0016】差動増幅器A2の開ループ利得と周波数と
の関係も素子の種類によって異なるが、その一例を同図
7に示す。図示の例では直流領域における開ループ利得
G2は80dB、同利得G2が交流領域で低下し始める
周波数はf2となっている。これを高精度増幅器A1の
特性と比較すると、一般には直流領域における開ループ
利得については、 G1>G2 で、開ループ利得が交流領域で低下し始める周波数は、 f1<f2 となっている。
The relationship between the open loop gain of the differential amplifier A2 and the frequency also differs depending on the type of element, but an example thereof is shown in FIG. In the illustrated example, the open loop gain G2 in the DC region is 80 dB, and the frequency at which the gain G2 starts to decrease in the AC region is f2. Comparing this with the characteristic of the high-precision amplifier A1, generally, the open loop gain in the DC region is G1> G2, and the frequency at which the open loop gain starts to decrease in the AC region is f1 <f2.

【0017】いま、高精度増幅器A1の−入力端子と+
入力端子間ではイマジナリショートが成立し、同高精度
増幅器A1に対して差動増幅器A2が縦続動作をしてい
るとすると、直流から交流領域の周波数f1までにおけ
る両増幅器の開ループ総合利得G1+G2は、図7の一
点鎖線で示すように180dBとなる。
Now, the − input terminal of the high precision amplifier A1 and +
If an imaginary short circuit is established between the input terminals and the differential amplifier A2 is in cascade with respect to the high-precision amplifier A1, the open loop total gain G1 + G2 of both amplifiers from DC to AC frequency f1 is , 180 dB as shown by the alternate long and short dash line in FIG.

【0018】ここで、上記図6(C)における高精度増
幅器A1の利得G1が1、すなわち0dBである周波数
fcを例えば図7の周波数f1とほぼ一致するようにR
とC1の値を設定すると、図6(C)のfcより低い周
波数帯域における+利得は、図7においては直流領域か
ら延びている開ループ利得G1の100dBという一定
値に抑えられる。
Here, R is set so that the frequency fc at which the gain G1 of the high precision amplifier A1 in FIG. 6 (C) is 1 or 0 dB is substantially equal to the frequency f1 in FIG. 7, for example.
When the values of C1 and C1 are set, the + gain in the frequency band lower than fc of FIG. 6C is suppressed to a constant value of 100 dB of the open loop gain G1 extending from the DC region in FIG.

【0019】また、図6(C)のfcより高い周波数帯
域における−20dB/decの利得低下特性は、図7
においてはそれに開ループ利得G1の−20dB/de
cが加わる。よって周波数がf1より高い帯域における
高精度増幅器A1の開ループ利得G1は、破線で示すよ
うに−40dB/decの割合で低下する。したがっ
て、周波数がf1からf2までの帯域における開ループ
総合利得G1+G2も−40dB/decの低下特性と
なる。
Further, the gain reduction characteristic of −20 dB / dec in the frequency band higher than fc of FIG. 6C is shown in FIG.
, The open loop gain G1 is -20 dB / de
c is added. Therefore, the open loop gain G1 of the high precision amplifier A1 in the frequency band higher than f1 decreases at a rate of −40 dB / dec as shown by the broken line. Therefore, the open-loop total gain G1 + G2 in the frequency band from f1 to f2 also has the characteristic of decreasing -40 dB / dec.

【0020】ここで、上記高精度増幅器A1の利得G1
が−40dB/decの割合で低下し、利得1すなわち
0dBラインに達したときの周波数を例えばf3とする
と、周波数f2を超えて周波数f3までの帯域における
高精度増幅器A1と差動増幅器A2の開ループ総合利得
は、差動増幅器A2の−20dB/decが加わるため
−60dB/decの低下特性となる。
Here, the gain G1 of the high precision amplifier A1.
Is reduced at a rate of −40 dB / dec and the frequency when the gain reaches 1, that is, 0 dB line is set to, for example, f3, the high-precision amplifier A1 and the differential amplifier A2 are opened in a band exceeding the frequency f2 to the frequency f3. The total loop gain has a characteristic of -60 dB / dec because -20 dB / dec of the differential amplifier A2 is added.

【0021】この周波数f3における高精度増幅器A1
の入力電圧Viとその極性反転出力電圧−Vcの大きさ
(絶対値)との関係は、 Vc=Vi であり、f3より低い周波数帯域ではG1>1であるか
ら、 Vc>Vi となる。
High-precision amplifier A1 at this frequency f3
The relationship between the input voltage Vi and the magnitude (absolute value) of the polarity inversion output voltage −Vc is Vc = Vi, and G1> 1 in the frequency band lower than f3, and thus Vc> Vi.

【0022】したがって、入力電圧Viの周波数がf3
以下の低い帯域では、コンデンサC1を介してこの反転
出力電圧−Vcを入力側へ負帰還することにより、その
−入力端子を+入力端子へイマジナリショート(アー
ス)とすることができる。この反転出力電圧−Vcは次
段の差動増幅器A2の+入力端子に加えられる。
Therefore, the frequency of the input voltage Vi is f3.
In the following low band, by negatively feeding back the inverted output voltage −Vc to the input side via the capacitor C1, the − input terminal can be imaginarily shorted (grounded) to the + input terminal. This inverted output voltage -Vc is applied to the + input terminal of the differential amplifier A2 at the next stage.

【0023】しかしながら、入力電圧Viの周波数がf
3より高い帯域では高精度増幅器A1の利得G1が1よ
り小さくなるので、 Vc<Vi となる。ちなみに、図8に示すように入力電圧Viのレ
ベルを基準化して一定値の1にすると、Viの周波数が
f3より高い帯域における反転出力電圧Vcの大きさ
(絶対値)は破線のようになる。
However, the frequency of the input voltage Vi is f
In the band higher than 3, the gain G1 of the high precision amplifier A1 becomes smaller than 1, so that Vc <Vi. Incidentally, when the level of the input voltage Vi is standardized to a constant value of 1 as shown in FIG. 8, the magnitude (absolute value) of the inverted output voltage Vc in the band where the frequency of Vi is higher than f3 becomes as shown by the broken line. .

【0024】同図8において、例えば入力電圧Viの周
波数がf3の1.4倍の場合は出力電圧Vcの大きさが
0.5となり、Viの周波数がf3の2倍になるとVc
の大きさは約0.25となる。また、Viの周波数がf
3の3倍の場合はVcの大きさが約0.1となり、更に
Viの周波数が高くなるとVcの大きさは限りなくゼロ
に近づく。
In FIG. 8, for example, when the frequency of the input voltage Vi is 1.4 times f3, the magnitude of the output voltage Vc becomes 0.5, and when the frequency of Vi becomes twice the f3, Vc.
Is about 0.25. Also, the frequency of Vi is f
When it is three times as large as 3, the magnitude of Vc becomes about 0.1, and when the frequency of Vi further increases, the magnitude of Vc approaches zero without limit.

【0025】したがって、入力電圧Viの周波数がf3
より高い帯域においては、高精度増幅器A1がコンデン
サC1を介してその反転出力−Vcを入力側へ負帰還し
ても帰還電圧が小さいので−入力端子をイマジナリアー
スにすることができない。そのため−入力端子には入力
電圧と帰還電圧の差の電圧Vi−Vcが発生し、低イン
ピーダンスになったコンデンサC1を通過して差動増幅
器A2の+入力端子へ加わるようになる。
Therefore, the frequency of the input voltage Vi is f3.
In the higher band, even if the high-precision amplifier A1 negatively feeds back its inverted output −Vc via the capacitor C1 to the input side, the feedback voltage is small, and the −input terminal cannot be made imaginary ground. Therefore, a voltage Vi-Vc, which is the difference between the input voltage and the feedback voltage, is generated at the-input terminal, passes through the low impedance capacitor C1, and is applied to the + input terminal of the differential amplifier A2.

【0026】すなわち、周波数がf3より高い帯域では
高精度増幅器A1が装置の増幅動作に寄与しなくなるた
め高精度増幅器と差動増幅器の縦続動作はなくなり、入
力電圧Viに対して差動増幅器A2が先頭の動作ユニッ
トとなる。ここで、入力電圧Viの周波数がf3より数
倍高かった場合は、高精度増幅器A1の帰還電圧−Vc
が入力電圧Viに比べて極めて小さくなるので、差動増
幅器A2の+入力端子に加わる差電圧Vi−Vcは、図
8から実質的にViとみなすことができる。
That is, in the band where the frequency is higher than f3, the high-precision amplifier A1 does not contribute to the amplifying operation of the device, and the cascade operation of the high-precision amplifier and the differential amplifier disappears, and the differential amplifier A2 with respect to the input voltage Vi. It is the first operation unit. Here, when the frequency of the input voltage Vi is several times higher than f3, the feedback voltage -Vc of the high precision amplifier A1.
Is much smaller than the input voltage Vi, the difference voltage Vi-Vc applied to the + input terminal of the differential amplifier A2 can be regarded as substantially Vi from FIG.

【0027】よって、図7における高精度増幅器A1と
差動増幅器A2との開ループ総合利得G1+G2は、周
波数がf3より高くなると−60dB/decの低下特
性から外れて差動増幅器A2の開ループ特性G2に漸近
する。いま、例えばf3より数倍高い周波数をf4とす
ると、上記−60dB/decの低下特性から外れた開
ループ総合利得G1+G2は、周波数f4において差動
増幅器A2の開ループ利得G2と一致し、f4より高い
周波数帯域における開ループ総合利得はG2そのものと
なる。
Therefore, the open loop total gain G1 + G2 of the high precision amplifier A1 and the differential amplifier A2 in FIG. 7 deviates from the lowering characteristic of −60 dB / dec when the frequency becomes higher than f3, and the open loop characteristic of the differential amplifier A2. Asymptotic to G2. Now, assuming that a frequency several times higher than f3 is f4, the open-loop total gain G1 + G2 that deviates from the above-mentioned -60 dB / dec lowering characteristic coincides with the open-loop gain G2 of the differential amplifier A2 at the frequency f4, and is higher than f4. The open loop total gain in the high frequency band is G2 itself.

【0028】差動増幅器A2の後段には上記図5(A)
に示すように電圧増幅器A3と電流増幅器A4が設けら
れ、入力電圧の周波数が例えばf3以上の帯域ではこれ
ら3つの増幅器が縦続的に動作するようになっている。
この場合、電流増幅器A4の出力側から装置の入力側へ
例えば帰還抵抗R3が接続されているので、装置全体の
閉ループ利得をGとすると、 G=R3/R1 となる。
In the subsequent stage of the differential amplifier A2, as shown in FIG.
As shown in FIG. 3, a voltage amplifier A3 and a current amplifier A4 are provided, and these three amplifiers operate in cascade in a band where the frequency of the input voltage is f3 or higher.
In this case, for example, the feedback resistor R3 is connected from the output side of the current amplifier A4 to the input side of the device, so that G = R3 / R1 when the closed loop gain of the entire device is G.

【0029】いま、この閉ループ利得Gを例えば10d
Bに設定したとして図7に破線で示すと、先頭ユニット
である差動増幅器A2の開ループ利得G2が−20dB
/decの割合で低下する直線と上記10dBラインと
の交点における周波数f5がこの装置の帯域幅となる。
Now, this closed loop gain G is set to, for example, 10d.
If it is set to B and is shown by a broken line in FIG. 7, the open loop gain G2 of the differential amplifier A2, which is the head unit, is -20 dB.
The frequency f5 at the intersection of the straight line that decreases at the rate of / dec and the 10 dB line is the bandwidth of this device.

【0030】[0030]

【発明が解決しようとする課題】この従来装置による
と、直流信号に対する高精度応答と高周波信号に対する
高速応答が可能となる。しかしその上限周波数は差動増
幅器A2の帯域幅によって制限され、それ以上に帯域を
延ばすことは難しい。そのため、後段の電圧増幅器や電
流増幅器の速度、帯域幅に余裕があってもそれらを生か
しきれないという難点がある。
According to this conventional device, a highly accurate response to a DC signal and a high speed response to a high frequency signal are possible. However, the upper limit frequency is limited by the bandwidth of the differential amplifier A2, and it is difficult to extend the bandwidth beyond that. Therefore, there is a problem that even if there is a margin in speed and bandwidth of the voltage amplifier and the current amplifier in the subsequent stage, they cannot be fully utilized.

【0031】この発明は上記の事情を考慮してなされた
もので、その目的は、入力信号の周波数が差動増幅器の
帯域幅上限周波数より高い場合は、その信号が差動増幅
器をバイパスして電圧増幅器へ加わるようにした複合型
の広帯域増幅器を提供することにある。
The present invention has been made in consideration of the above circumstances, and its object is to bypass the differential amplifier when the frequency of the input signal is higher than the upper limit frequency of the bandwidth of the differential amplifier. Another object of the present invention is to provide a composite wide band amplifier adapted to be added to a voltage amplifier.

【0032】[0032]

【課題を解決するための手段】したがって、この発明に
おいては、その課題解決手段として例えば差動増幅器の
入力側と電圧増幅器の入力側との間にハイパスフィルタ
を設け、差動増幅器の高周波帯における利得低下特性を
勘案してハイパスフィルタのカットオフ周波数を定める
ようにするしている。
Therefore, in the present invention, as a means for solving the problem, for example, a high-pass filter is provided between the input side of the differential amplifier and the input side of the voltage amplifier, and the high-pass filter in the high frequency band of the differential amplifier is provided. The cutoff frequency of the high-pass filter is determined in consideration of the gain reduction characteristic.

【0033】[0033]

【発明の実施の形態】図1にこの発明の原理的な構成を
示す。図中、高精度増幅器A1は従来装置と同様のIC
素子が用いられ、高精度増幅器A1を含む信号入力部も
従来装置と同様の構成になっている。高精度増幅器A1
の後段には例えば個別部品で構成された2つの差動増幅
器A2aとA2bが設けられており、従来装置における
IC差動増幅器の+入力端子に対応する本装置の入力端
子についてはその共通配線に(+)印を付し、従来の−
入力端子に対応する本装置の入力端子についてはその共
通配線に(−)印を付してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the basic configuration of the present invention. In the figure, the high precision amplifier A1 is an IC similar to the conventional device.
An element is used, and the signal input unit including the high precision amplifier A1 has the same configuration as that of the conventional device. High precision amplifier A1
For example, two differential amplifiers A2a and A2b composed of individual parts are provided in the subsequent stage, and the input terminal of this device corresponding to the + input terminal of the IC differential amplifier in the conventional device is connected to the common wiring. A (+) mark is added to the
For the input terminals of this device corresponding to the input terminals, the common wiring is marked with (-).

【0034】この(−)印を付した共通配線側の入力端
子には、例えば入力電圧Viの分圧電圧VR2が加えら
れ、(+)印を付した共通配線側の入力端子には高精度
増幅器A1から上記Viと極性が反対の帰還電圧−Vc
が加えられるようになっている。これにより差動増幅器
A2aとA2bは入力電圧に対して並列的に動作し、そ
の出力はそれぞれ電圧増幅器A3aとA3bの各一方の
端子に加えられる。
[0034] The (-) to the input terminal of the common wiring side marked with indicia, for example, the input voltage divided voltage V R2 of Vi applied, (+) high to the input terminals of the common wiring side with marked Feedback voltage -Vc from the precision amplifier A1 having the opposite polarity to Vi described above.
Is added. As a result, the differential amplifiers A2a and A2b operate in parallel with the input voltage, and their outputs are applied to the terminals of the voltage amplifiers A3a and A3b, respectively.

【0035】電圧増幅器A3a,A3bはともに個別部
品で構成され、各他方の入力端子と上記差動増幅器の入
力側における(−)印を付した共通配線との間には、例
えばコンデンサC2と抵抗R8及びコンデンサC3と抵
抗R10からなる2つのハイパスフィルタFLa,FL
bがそれぞれ設けられ、両フィルタのカットオフ周波数
は等しい値に設定されている。
The voltage amplifiers A3a and A3b are both composed of individual components, and for example, a capacitor C2 and a resistor are provided between the other input terminal and the common wiring marked with (-) on the input side of the differential amplifier. Two high-pass filters FLa and FL composed of R8, capacitor C3, and resistor R10
b are provided respectively, and the cutoff frequencies of both filters are set to the same value.

【0036】この電圧増幅器A3a,A3bは上記差動
増幅器A2a,A2bからの出力を受けて並列的に動作
し、その出力は個別部品で構成された電流増幅器A4a
とA4bにそれぞれ加えられる。電流増幅器A4a,A
4bも並列的に動作し、電圧増幅器から加わる電圧を電
流に変換して出力する。
The voltage amplifiers A3a and A3b receive outputs from the differential amplifiers A2a and A2b and operate in parallel, and the outputs thereof are current amplifiers A4a composed of individual parts.
And A4b, respectively. Current amplifier A4a, A
4b also operates in parallel and converts the voltage applied from the voltage amplifier into a current and outputs it.

【0037】図1のブロック図を等価回路で表した一例
が図2に示されている。同図2において、差動増幅器A
2aは例えば特性がそろったNPN形トランジスタQ1
とQ2の差動対で構成され、無信号時すなわち両トラン
ジスタのベースがゼロ電位のときにはエミッタ側の共通
抵抗R4に一定のアイドリング電流が流れている。した
がってそのエミッタ電圧は一定になっている。
An example of the block diagram of FIG. 1 represented by an equivalent circuit is shown in FIG. In FIG. 2, the differential amplifier A
2a is, for example, an NPN transistor Q1 with uniform characteristics
When there is no signal, that is, when the bases of both transistors are at zero potential, a constant idling current flows through the common resistor R4 on the emitter side. Therefore, its emitter voltage is constant.

【0038】ここで、両トランジスタのベース電流は各
コレクタ電流に比べると極めて小さいので無視すると、
無信号時におけるトランジスタQ1のコレクタ電流とエ
ミッタ電流は相等しく、同様にトランジスタQ2のコレ
クタ電流とエミッタ電流も等しくなり、それぞれ共通抵
抗R4を流れる一定電流の1/2の大きさとなる。な
お、この場合、トランジスタQ2の負荷抵抗R5には正
の一定電圧降下が発生している。
Here, since the base currents of both transistors are extremely small compared to the collector currents, ignoring them,
When there is no signal, the collector current and the emitter current of the transistor Q1 are equal to each other, and similarly, the collector current and the emitter current of the transistor Q2 are also equal to each other, which is half the constant current flowing through the common resistor R4. In this case, a positive constant voltage drop occurs in the load resistor R5 of the transistor Q2.

【0039】差動増幅器A2bも上記と同様に例えば特
性がそろったPNP形トランジスタQ3とQ4の差動対
で構成され、エミッタ側の共通抵抗R6は上記R4と等
しい抵抗値にされている。無信号時にはR4に流れる電
流と大きさが等しい一定のアイドリング電流がR6に流
れ、両トランジスタのエミッタ電圧は一定になってい
る。
Similarly to the above, the differential amplifier A2b is also composed of a differential pair of PNP transistors Q3 and Q4 having uniform characteristics, for example, and the common resistance R6 on the emitter side has the same resistance value as R4. When there is no signal, a constant idling current having the same magnitude as the current flowing in R4 flows in R6, and the emitter voltages of both transistors are constant.

【0040】また、トランジスタQ3,Q4のベース電
流を無視すると、無信号時におけるトランジスタQ3の
エミッタ電流とコレクタ電流は相等しく、同様にトラン
ジスタQ4のエミッタ電流とコレクタ電流も等しくな
り、それぞれ共通抵抗R6に流れる一定電流の1/2の
大きさとなる。なお、トランジスタQ4の負荷抵抗R7
は上記トランジスタQ2の負荷抵抗R5と抵抗値が等し
くされているので、抵抗R7には抵抗R5の電圧降下と
絶対値が等しい負の一定電圧降下が発生する。
When the base currents of the transistors Q3 and Q4 are ignored, the emitter current and the collector current of the transistor Q3 are equal to each other when there is no signal, and the emitter current and the collector current of the transistor Q4 are also equal to each other. It is half the magnitude of the constant current flowing in the. The load resistance R7 of the transistor Q4
Has a resistance value equal to that of the load resistance R5 of the transistor Q2, a negative constant voltage drop is generated in the resistance R7 whose absolute value is equal to the voltage drop of the resistance R5.

【0041】この2つの差動増幅器A2aとA2bは共
に少ない数の個別部品で構成され、正の電源+Vccと
負の電源−Vccの間へそのゼロ電位に対して対称的に
配設されている。したがって多数のトランジスタなどの
集積回路でなる従来のIC差動増幅器に比べると、利得
は低いがひずみが少なく、かつ高速で広帯域である。こ
こで、例えば正の入力電圧Viが装置に加わると高精度
増幅器A1からは負の反転出力−Vcが送出され、
(+)印の共通配線を介してトランジスタQ1とQ3の
ベースに加えられる。
The two differential amplifiers A2a and A2b are both composed of a small number of individual components, and are symmetrically arranged with respect to the zero potential between the positive power source + Vcc and the negative power source -Vcc. . Therefore, compared with the conventional IC differential amplifier composed of integrated circuits such as a large number of transistors, the gain is low, but the distortion is small, the speed is high and the band is wide. Here, for example, when a positive input voltage Vi is applied to the device, a negative inverting output −Vc is sent from the high precision amplifier A1.
It is added to the bases of the transistors Q1 and Q3 via the common wiring marked with (+).

【0042】これによりトランジスタQ1ではベース電
圧が下がるためベースとエミッタ間の電圧が小さくな
り、ベース電流が減ってコレクタ電流が減少する。ま
た、トランジスタQで3はベース電圧が下がるとベース
とエミッタ間の電圧が大きくなり、ベース電流が増えて
コレクタ電流が増加する。
As a result, the base voltage of the transistor Q1 is lowered, the voltage between the base and the emitter is reduced, the base current is reduced, and the collector current is reduced. Further, in the transistor Q 3, when the base voltage decreases, the voltage between the base and the emitter increases, the base current increases, and the collector current increases.

【0043】この場合、共通抵抗R4とR6には大きさ
が等しい一定電流が流れるようになっているから、トラ
ンジスタQ1のコレクタ電流が減少すると対をなすトラ
ンジタQ2ではその分だけコレクタ電流が増加する。こ
のことはトランジスタQ2のベースに上記電圧−Vcの
極性を反転した正の電圧Vcが加わり、そのベース・エ
ミッタ間電圧が大きくなったことと等価である。
In this case, since constant currents of equal magnitude flow in the common resistors R4 and R6, when the collector current of the transistor Q1 decreases, the collector current of the paired transistor Q2 increases accordingly. . This is equivalent to the fact that the positive voltage Vc, which is the reverse of the polarity of the voltage -Vc, is applied to the base of the transistor Q2, and the base-emitter voltage thereof increases.

【0044】また、トランジスタQ3のコレクタ電流が
増加すると対をなすトランジスタQ4ではその分だけコ
レクタ電流が減少する。このことはトランジスタQ4の
ベースに上記電圧−Vcの極性を反転した正の電圧Vc
が加わり、そのベース、エミッタ間電圧が小さくなった
ことと等価である。
When the collector current of the transistor Q3 increases, the collector current of the paired transistor Q4 decreases accordingly. This means that the base of the transistor Q4 has a positive voltage Vc obtained by inverting the polarity of the voltage -Vc.
Is added, and the voltage between the base and the emitter is reduced.

【0045】すなわち、トランジスタQ1のコレクタ電
流減少とトランジスタQ3のコレクタ電流増加は、トラ
ンジスタQ2のコレクタ電流増加とトランジスタQ4の
コレクタ電流減少に対応するから、(+)印の共通配線
を介してトランジスタQ1とQ3のベース側に加わった
負の電圧−Vcは、(−)印の共通配線を介して正の電
圧VcがトランジスタQ2とQ4のベース側に加わった
ことに置き換えることができる。
That is, the decrease of the collector current of the transistor Q1 and the increase of the collector current of the transistor Q3 correspond to the increase of the collector current of the transistor Q2 and the decrease of the collector current of the transistor Q4, so that the transistor Q1 is connected via the common wiring (+). The negative voltage −Vc applied to the base side of Q3 and Q3 can be replaced with the positive voltage Vc applied to the base side of the transistors Q2 and Q4 via the common wiring marked with (−).

【0046】この場合、トランジスタQ2とQ4のベー
ス側には入力電圧Viの分圧電圧VR2が(−)印の共
通配線を介して加わるが、同ベースに加わる上記正の電
圧Vcより小さいのでトランジスタQ2とQ4に流れる
コレクタ電流は電圧Vcによって支配される。なお、誘
導などにより同相の外乱雑音+Vnが(+)印の共通配
線と(−)印の共通配線からそれぞれトランジスタQ
1,Q3のベースとQ2,Q4のベースに加わると、Q
1とQ3のベースに加わった外乱雑音+VnはQ2とQ
4のベースへその極性が反転した−Vnが加わったこと
と作用上等価である。しかしQ2とQ4のベースには+
Vnの外乱雑音が加わっており、互いに打ち消し合うの
でその影響は極めて小さくなる。
In this case, the divided voltage VR2 of the input voltage Vi is applied to the base side of the transistors Q2 and Q4 via the common wiring (-), but is smaller than the positive voltage Vc applied to the bases, so The collector current flowing through Q2 and Q4 is dominated by the voltage Vc. Note that the in-phase disturbance noise + Vn due to induction or the like is transmitted from the common wiring marked with (+) and the common wiring marked with (−) respectively to the transistor Q.
When added to the base of 1, Q3 and the base of Q2, Q4, Q
The disturbance noise + Vn added to the base of 1 and Q3 is Q2 and Q
It is functionally equivalent to the addition of -Vn whose polarity is inverted to the base of No. 4. However, the base of Q2 and Q4 is +
The disturbance noise of Vn is added and cancels each other, so that the influence is extremely small.

【0047】電圧増幅器A3a,A3bは例えばPNP
形トランジスタQ5とNPN形トランジスタQ6がダイ
オードD1ないしD4を介してコンプリメンタルに接続
され、トランジスタQ5のエミッタは上記第1の差動増
幅器A2aのトランジスタQ2のコレクタ側に接続され
ている。また、トランジスタQ6のエミッタは上記第2
の差動増幅器A2bのトランジスタQ4のコレクタ側に
接続されている。上記トランジスタQ5とQ6へベース
電圧を供給するため、例えば+Vcc電源と−Vcc電
源間の電圧を分圧する3つの抵抗R8,R9,R10が
設けられており、抵抗R8とR10は等しい抵抗値にさ
れている。
The voltage amplifiers A3a and A3b are, for example, PNPs.
-Type transistor Q5 and NPN-type transistor Q6 are connected complementarily via diodes D1 to D4, and the emitter of transistor Q5 is connected to the collector side of transistor Q2 of the first differential amplifier A2a. The emitter of the transistor Q6 is the second
Is connected to the collector side of the transistor Q4 of the differential amplifier A2b. In order to supply the base voltage to the transistors Q5 and Q6, for example, three resistors R8, R9 and R10 for dividing the voltage between the + Vcc power source and the −Vcc power source are provided, and the resistors R8 and R10 have the same resistance value. ing.

【0048】無信号時において、トランジスタQ5とQ
6にベース電圧が供給されると、+Vcc電源から抵抗
R5、トランジスタQ5、ダイオードD1ないしD4、
トランジスタQ6、抵抗R7を経て−Vcc電源へ一定
のアイドリング電流が流れ、上記各抵抗とダイオードに
それぞれ電圧降下が発生する。
When there is no signal, transistors Q5 and Q
When the base voltage is supplied to 6, the + Vcc power source supplies the resistor R5, the transistor Q5, the diodes D1 to D4,
A constant idling current flows to the -Vcc power supply through the transistor Q6 and the resistor R7, and a voltage drop occurs in each of the resistors and the diode.

【0049】この場合、トランジスタQ5のエミッタ電
圧とコレクタ電圧は正の値となり、トランジスタQ6の
エミッタ電圧とコレクタ電圧はそれぞれトランジスタQ
5のエミッタ電圧及びコレクタ電圧と絶対値が等しい負
の値となる。上記2つのトランジスタQ5とQ6のコレ
クタ電圧は、例えば次段に設けられた電流増幅器A4
a,A4bの前置ドライバトランジスタQ7とQ8にベ
ース電圧として供給されるようになっている。
In this case, the emitter voltage and the collector voltage of the transistor Q5 have positive values, and the emitter voltage and the collector voltage of the transistor Q6 are respectively the transistor Q5.
5 has a negative value whose absolute value is equal to the emitter voltage and the collector voltage of No. 5. The collector voltage of the two transistors Q5 and Q6 is, for example, the current amplifier A4 provided in the next stage.
It is adapted to be supplied as a base voltage to the front driver transistors Q7 and Q8 of a and A4b.

【0050】トランジスタQ7とQ8にベース電流が供
給されると、+Vcc電源からトランジスタQ7と共通
エミッタ抵抗R11及びトランジスタQ8を通って−V
cc電源へ一定のアイドリング電流が流れ、トランジス
タQ7のエミッタには正の電圧が発生する。また、トラ
ンジスタQ8のエミッタには上記トランジスタQ7のエ
ミッタ電圧と絶対値が等しい負の電圧が発生する。
When the base current is supplied to the transistors Q7 and Q8, -V is supplied from the + Vcc power source through the transistor Q7, the common emitter resistor R11 and the transistor Q8.
A constant idling current flows to the cc power supply, and a positive voltage is generated at the emitter of the transistor Q7. A negative voltage whose absolute value is equal to the emitter voltage of the transistor Q7 is generated at the emitter of the transistor Q8.

【0051】この両トランジスタQ7とQ8のエミッタ
電圧は、例えば電流増幅トランジスタQ9とQ10へそ
れぞれベース電圧として供給されるようになっている。
これにより、+Vcc電源からトランジスタQ9と抵抗
値の等しい2つのエミッタ抵抗R12,R13,及びト
ランジスタQ10を通って−Vcc電源へ一定のアイド
リング電流が流れる。
The emitter voltages of the transistors Q7 and Q8 are supplied to the current amplifying transistors Q9 and Q10 as base voltages, respectively.
As a result, a constant idling current flows from the + Vcc power supply to the -Vcc power supply through the two emitter resistors R12 and R13 having the same resistance as the transistor Q9 and the transistor Q10.

【0052】このように無信号時にアイドリング電流を
流しておくと、信号が入力した場合は各段の対をなすト
ランジスタがアイドリング電流による電位から動作を開
始するので、入力信号に対して不感時間が無くなり高速
である。また、各段の出力が負のレベルから正のレベル
へ変化し、あるいは正のレベルから負のレベルへ変化す
る際のゼロクロスひずみなど振幅ひずみが発生しないの
で直線性もよい。
Thus, if the idling current is made to flow when there is no signal, the transistors forming a pair in each stage start operating from the potential due to the idling current when a signal is input, so the dead time for the input signal is reduced. It disappears and is fast. Further, since the output of each stage changes from a negative level to a positive level, or when the output changes from a positive level to a negative level, amplitude distortion such as zero-cross distortion does not occur, so that linearity is also good.

【0053】ここで、上記電圧増幅器A3a,A3bに
おいては、トランジスタQ5とQ6のベースが例えば静
電容量値の等しいコンデンサC2とC3を介してそれぞ
れ(−)印の共通配線に接続され、このコンデンサC2
と分圧抵抗R8及びコンデンサC3と分圧抵抗R10に
よりカットオフ周波数が等しい2つのハイパスフィルタ
FLa,FLbが形成されている。
Here, in the voltage amplifiers A3a and A3b, the bases of the transistors Q5 and Q6 are connected to a common wiring (-), respectively, via capacitors C2 and C3 having the same capacitance value, respectively. C2
The voltage dividing resistor R8, the capacitor C3, and the voltage dividing resistor R10 form two high-pass filters FLa and FLb having the same cutoff frequency.

【0054】図2のハイパスフィルタFLaとFLbの
箇所を抜粋して図3に示し、その入力電圧(分圧電圧)
R2に対するフィルタの出力電圧VR2´のレベルを
同図3(B)に示す。このハイパスフィルタのカットオ
フ周波数をfcとすると、 fc=1/2πC2R8 =1/2πC3R10 となる。
The portions of the high-pass filters FLa and FLb in FIG. 2 are extracted and shown in FIG. 3, and the input voltage (divided voltage) thereof is shown.
The level of the output voltage V R2' Filters for V R2 shown in FIG. 3 (B). When the cutoff frequency of this high-pass filter is fc, fc = 1 / 2πC2R8 = 1 / 2πC3R10.

【0055】図3によると、入力電圧Viの周波数がカ
ットオフ周波数fcより低い帯域ではフィルタの出力電
圧VR2´が分圧電圧VR2より小さく、その大きさは
周波数により−20dB/decの割合で傾斜する特性
線のいずれかの点上にある。したがって分圧電圧VR2
はトランジスタQ2とQ4のベースに加わり、そのフィ
ルタ出力VR2´はトランジスタQ5とQ6のベースに
加わるが、同トランジスタQ5,Q6に対しては実質的
に影響を与えないとみなすことができる。よって電圧増
幅器A3a,A3bは差動増幅器A2a,A2bからの
出力をトランジスタQ5とQ6のエミッタ側に受けて同
差動増幅器に対し縦続的に動作し、電流増幅器A4aと
A4bは電圧増幅器A3aとA3bに追随して動作す
る。
According to FIG. 3, in the band where the frequency of the input voltage Vi is lower than the cut-off frequency fc, the output voltage V R2 ′ of the filter is smaller than the divided voltage V R2 , and the magnitude thereof is -20 dB / dec depending on the frequency. It is on any point of the characteristic line that slopes at. Therefore, the divided voltage V R2
Is added to the bases of the transistors Q2 and Q4, and its filter output VR2 ' is added to the bases of the transistors Q5 and Q6, but it can be regarded that the transistors Q5 and Q6 are not substantially affected. Therefore, the voltage amplifiers A3a and A3b receive the outputs from the differential amplifiers A2a and A2b on the emitter sides of the transistors Q5 and Q6, and operate in cascade with respect to the differential amplifiers A4a and A4b. Operates following.

【0056】入力電圧Viの周波数がハイパスフィルタ
のカットオフ周波数fcより高い帯域では、分圧電圧V
R2とフィルタの出力電圧VR2´の大きさは等しくな
り、分圧電圧VR2は差動増幅器A2a,A2bと電圧
増幅器A3a,A3bの両方に加わる。
In the band where the frequency of the input voltage Vi is higher than the cutoff frequency fc of the high pass filter, the divided voltage V
The magnitude of R2 and the output voltage V R2 ' of the filter become equal, and the divided voltage V R2 is applied to both the differential amplifiers A2a and A2b and the voltage amplifiers A3a and A3b.

【0057】この場合、差動増幅器A2a,A2bの電
圧利得が1(0dB)以上であれば、シランジスタQ5
とQ6におていは直接ベースに加わる分圧電圧VR2
りも差動増幅器からエミッタ側に加わる電圧が大きいか
ら、その動作はエミッタ側の入力電圧によって支配され
る。したがって上記と同様に電圧増幅器A3a,A3b
は差動増幅器A2a,A2bに対して縦続的に動作し、
電流増幅器A4a,A4bは電圧増幅器A3a,A3b
に追随して動作する。
In this case, if the voltage gain of the differential amplifiers A2a and A2b is 1 (0 dB) or more, the silane transistor Q5
In Q6 and Q6, the voltage applied from the differential amplifier to the emitter side is larger than the divided voltage V R2 directly applied to the base, so that the operation is governed by the input voltage on the emitter side. Therefore, similar to the above, the voltage amplifiers A3a and A3b are
Operates in cascade with respect to the differential amplifiers A2a and A2b,
The current amplifiers A4a and A4b are voltage amplifiers A3a and A3b.
Operates following.

【0058】しかしながら、差動増幅器A2a,A2b
の電圧利得が1より小さくなると、トランジスタQ5と
Q6においては直接ベースに加わる電圧VR2に対して
差動増幅器からエミッタ側に加わる電圧が小さくなり、
その動作はベース側の入力電圧VR2によって支配され
る。すなわち、この場合は入力電圧ViがコンデンサC
1を介して(+)印の共通配線から差動増幅器に加わ
り、分圧電圧VR2が(−)印の共通配線から差動増幅
器と電圧増幅器に加わるが、差動増幅器は装置の増幅動
作に寄与しないから見掛け上は分圧電圧VR2が差動増
幅器をバイパスして電圧増幅器に加わったことと同様に
なる。したがって先頭の動作ユニットは電圧増幅器A3
a,A3bとなり、電流増幅器A4a,A4bが電圧増
幅器に追随して動作する。
However, the differential amplifiers A2a and A2b
When the voltage gain of is smaller than 1, the voltage applied from the differential amplifier to the emitter side becomes smaller than the voltage V R2 applied directly to the base in the transistors Q5 and Q6.
The operation is dominated by the input voltage V R2 on the base side. That is, in this case, the input voltage Vi is the capacitor C
1 is applied to the differential amplifier from the common wiring (+) and the divided voltage V R2 is applied to the differential amplifier and the voltage amplifier from the common wiring (-). It is apparent that the divided voltage V R2 bypasses the differential amplifier and is applied to the voltage amplifier since it does not contribute to the voltage amplifier. Therefore, the first operation unit is the voltage amplifier A3.
a, A3b, and the current amplifiers A4a, A4b operate following the voltage amplifier.

【0059】ところで、トランジスタの電圧利得や電流
利得は直流から交流領域のある周波数まで一定の値を有
し、その周波数を超えると素子自体の分布容量などによ
り一般に−20dB/decの割合で低下し始め、更に
周波数が高くなるとその低下はやがて利得1すなわち0
dBに達する。この利得0dBにおける周波数はGB積
あるいはトランジション周波数(f)などと称され、
高周波用トランジスタでは一般に汎用IC増幅器のそれ
より高く、例えば数10MHzないし数100MHzと
いう値になっている。
By the way, the voltage gain and the current gain of the transistor have a constant value from a direct current to a certain frequency in the alternating current region, and when the frequency is exceeded, it generally decreases at a rate of -20 dB / dec due to the distributed capacitance of the element itself. At the beginning, when the frequency becomes higher, the decrease will be gain 1 or 0.
reaches dB. The frequency at the gain of 0 dB is called the GB product or the transition frequency (f T ),
In the case of a high frequency transistor, it is generally higher than that of a general-purpose IC amplifier, and has a value of, for example, several 10 MHz to several 100 MHz.

【0060】図2の各ユニットの電圧利得と周波数の関
係を図4に示す。同図を併せて参照すると、高精度増幅
器A1は従来装置と同じIC素子を使用するので、その
開ループ利得G1は図7の特性をそのまま図示してあ
る。ここで、この実際の開ループ利得G1が0dBとな
る周波数をf2とすると、上記ハイパスフィルタFL
a,FLbのカットオフ周波数fcは例えばこのf2と
ほぼ等しい周波数に設定されている。
The relationship between the voltage gain and frequency of each unit shown in FIG. 2 is shown in FIG. Referring also to the figure, since the high-precision amplifier A1 uses the same IC element as the conventional device, the open-loop gain G1 thereof shows the characteristic of FIG. 7 as it is. Here, assuming that the frequency at which the actual open loop gain G1 becomes 0 dB is f2, the high pass filter FL
The cut-off frequency fc of a and FLb is set to a frequency substantially equal to f2, for example.

【0061】いま、装置に入力した電圧Viが直流電圧
または周波数がf2以下の低周波交流電圧とすると、高
精度増幅器A1の出力電圧−Vcは(+)印の共通配線
を介して差動増幅器A2a,A2bのトランジスタQ1
とQ3のベースに加わり、入力電圧Viの分圧電圧V
R2は(−)印の共通配線を開して上記差動増幅器のト
ランジスタQ2とQ4のベースに加わる。
Now, assuming that the voltage Vi input to the device is a DC voltage or a low-frequency AC voltage whose frequency is f2 or less, the output voltage -Vc of the high precision amplifier A1 is a differential amplifier via the common wiring (+). Transistor Q1 of A2a and A2b
And the base of Q3, the divided voltage V of the input voltage Vi
R2 opens the common wiring (-) and is added to the bases of the transistors Q2 and Q4 of the differential amplifier.

【0062】この場合、上記高精度増幅器A1の出力電
圧−Vcの絶対値は入力電圧Viの分圧電圧VR2より
大きいから、トランジスタQ2のコレクタには−Vcの
反転電圧Vcに対応する電流がアイドリング電流に加わ
って+Vcc電源から流入し、抵抗R5には電流増加に
よる電圧変化が生じる。また、トランジスタQ4におい
ては上記−Vcの反転電圧Vcに対応する電流だけアイ
ドリング電流から減少した電流がそのコレクタから−V
cc電源へ流出し、抵抗R7には電流減少による電圧変
化が生じる。
[0062] In this case, the absolute value of the output voltage -Vc of the high-precision amplifier A1 from the frequency greater than the voltage V R2 of the input voltage Vi, the collector of the transistor Q2 is current corresponding to the inversion voltage Vc of -Vc In addition to the idling current, the current flows from the + Vcc power supply, and a voltage change occurs due to the current increase in the resistor R5. In the transistor Q4, a current reduced from the idling current by a current corresponding to the inversion voltage Vc of -Vc is -V from the collector.
It flows out to the cc power supply, and a voltage change occurs in the resistor R7 due to a decrease in current.

【0063】ここで、例えば抵抗R5に発生する電圧変
化と上記トランジスタQ2における反転電圧Vc(絶対
値)との比、すなわち 抵抗R5の電圧変化/Vc を差動増幅器A2aの電圧利得とする。同様に、抵抗R
7に発生する電圧変化と上記トランジスタQ4における
反転電圧Vc(絶対値)との比、すなわち 抵抗R7の電圧変化/Vc を差動増幅器A2bの電圧利得とすると、2つの電圧利
得は等しい値になる。いま、差動増幅器A2aとA2b
の全体利得をG2とし、この利得G2が例えば直流から
交流領域の周波数f3までは30dB一定で、f3より
高い周波数帯域ではG2が−20dB/decの割合で
低下し、周波数f5においてG2が0dBすなわち利得
1となる例を同図4に示す。
Here, for example, the ratio of the voltage change generated in the resistor R5 and the inversion voltage Vc (absolute value) in the transistor Q2, that is, the voltage change / Vc of the resistor R5 is taken as the voltage gain of the differential amplifier A2a. Similarly, the resistance R
If the ratio of the voltage change occurring in the transistor 7 and the inversion voltage Vc (absolute value) in the transistor Q4, that is, the voltage change / Vc of the resistor R7 is taken as the voltage gain of the differential amplifier A2b, the two voltage gains become equal. . Now, the differential amplifiers A2a and A2b
G2 is a constant gain of 30 dB from DC to frequency f3 in the AC region, and G2 decreases at a rate of −20 dB / dec in a frequency band higher than f3, and G2 is 0 dB at frequency f5, that is, An example where the gain is 1 is shown in FIG.

【0064】ところで、差動増幅器A2a,A2bのト
ランジスタQ2,Q4に流れる電流が変化して抵抗R5
とR7に電圧変化が生じると、電圧増幅器A3aとA3
bにおいてはトランジスタQ5からダイオードD1ない
しD4を経てトランジスタQ6に流れる電流にも変化が
生じる。ここで、入力電圧Viの周波数が上記ハイパス
フィルタFLa,FLbのカットオフ周波数fcより低
い場合は、トランジスタQ5とQ6はベース接地形の動
作をするとみなすことができる。
By the way, the currents flowing in the transistors Q2 and Q4 of the differential amplifiers A2a and A2b are changed to change the resistance R5.
When a voltage change occurs between R7 and R7, voltage amplifiers A3a and A3
In b, the current flowing from the transistor Q5 to the transistor Q6 via the diodes D1 to D4 also changes. Here, when the frequency of the input voltage Vi is lower than the cutoff frequency fc of the high pass filters FLa and FLb, it can be considered that the transistors Q5 and Q6 operate in the grounded base type.

【0065】この場合、トランジスタQ5及びQ6の電
圧利得は、それぞれエミッタ側の入力電圧変化に対する
コレクタ側の出力電圧変化の比とすると、トランジスタ
Q5の入力電圧変化は Q5の入力インピーダンス×エミッタ電流変化分 であり、そのコレクタ側の出力電圧変化は ダイオードD1とD2のオン抵抗×コレクタ電流変化分 となる。この場合、トランジスタQ5のベース電流は極
めて小さいから無視して エミッタ電流変化分=コレクタ電流変化分 とすると、トランジスタQ5の電圧利得は ダイオードD1とD2のオン抵抗/Q5の入力インピー
ダンス となる。
In this case, assuming that the voltage gain of the transistors Q5 and Q6 is the ratio of the output voltage change on the collector side to the input voltage change on the emitter side, the input voltage change of the transistor Q5 is the input impedance of Q5 × the emitter current change amount. The output voltage change on the collector side is the ON resistance of the diodes D1 and D2 times the collector current change. In this case, since the base current of the transistor Q5 is extremely small and the change in the emitter current = the change in the collector current is ignored, the voltage gain of the transistor Q5 becomes the ON resistance of the diodes D1 and D2 / the input impedance of Q5.

【0066】トランジスタQ6についてもトランジスタ
Q5と同様であるから、その電圧利得は、 ダイオードD3とD4のオン抵抗/Q6の入力インピー
ダンス とおくことができる。よって電圧増幅器A3aとA3b
の全体利得をG3とすると、 G3=D1とD2のオン抵抗/Q5の入力インピーダン
ス+D3とD4のオン抵抗/Q6のインピーダンス となる。
Since the transistor Q6 is similar to the transistor Q5, its voltage gain can be set to ON resistance of the diodes D3 and D4 / input impedance of Q6. Therefore, the voltage amplifiers A3a and A3b
Let G3 be the overall gain of G3: G3 = ON resistance of D1 and D2 / input impedance of Q5 + ON resistance of D3 and D4 / impedance of Q6.

【0067】いま、各ダイオードD1ないしD4のオン
抵抗は等しく、トランジスタQ5とQ6の入力インピー
ダンスも相等しいとすると、全体利得G3はG3=4×
ダイオードのオン抵抗/Q5(Q6)の入力インピーダ
ンスとなる。ここで、ベース接地形トランジスタの入力
インピーダンスは一般に低く数10Ω程度であり、ダイ
オードのオン抵抗はアイドリング電流の大きさにもよる
が、電流の立上がり近傍の小電流では数100Ωないし
その数倍程度である。
Now, assuming that the on resistances of the diodes D1 to D4 are equal and the input impedances of the transistors Q5 and Q6 are also equal, the overall gain G3 is G3 = 4 ×.
It becomes the ON resistance of the diode / the input impedance of Q5 (Q6). Here, the input impedance of the grounded base transistor is generally low, about several tens of Ω, and the on-resistance of the diode depends on the magnitude of the idling current, but in the small current near the rise of the current, it is about several hundred Ω or several times thereof. is there.

【0068】そこで、電圧増幅器A3aとA3bの全体
利得G3が例えば直流から交流領域の周波数f4までは
40dB一定で、f4より高い帯域ではG3が−20d
B/decの割合で低下し、周波数f7においてG3が
0dBすなわち利得1となる例を上記図4に示す。な
お、電流増幅器A4a,A4bは電圧増幅器A3a,A
3bに対して縦続的に動作するが、回路がコレクタ接地
形で電圧利得が1(0dB)であるため図示は省略して
ある。
Therefore, the overall gain G3 of the voltage amplifiers A3a and A3b is constant at 40 dB from the DC to the frequency f4 in the AC region, and G3 is -20 d in the band higher than f4.
FIG. 4 shows an example in which G3 becomes 0 dB, that is, gain 1 at the frequency f7, which decreases at the ratio of B / dec. The current amplifiers A4a and A4b are voltage amplifiers A3a and A4a.
Although the circuit operates in a cascaded manner with respect to 3b, it is not shown because the circuit is a collector grounded type and the voltage gain is 1 (0 dB).

【0069】上記図2と図4において、入力電圧Viが
直流から交流領域の周波数f1までは高精度増幅器A1
に対して差動増幅器A2a,A2bと電圧増幅器A3
a,A3bが縦続的に動作し、その開ループ総合利得G
1+G2+G3は一点鎖線で示すように例えば170d
B一定である。ここで、f1は従来装置と同様にIC素
子でなる高精度増幅器A1の利得G1が低下し始める周
波数である。
2 and 4, the high-precision amplifier A1 is used when the input voltage Vi is from DC to frequency f1 in the AC region.
The differential amplifiers A2a and A2b and the voltage amplifier A3
a and A3b operate in cascade, and their open loop total gain G
1 + G2 + G3 is, for example, 170d as shown by the chain line.
B is constant. Here, f1 is the frequency at which the gain G1 of the high-precision amplifier A1 made of an IC element begins to decrease as in the conventional device.

【0070】周波数がf1を超えてf2までの帯域では
上記3つのユニットは縦続的に動作するが、高精度増幅
器A1の開ループ利得G1は−40dB/decの割合
で低下し、周波数f2においては利得が1(0dB)に
達する。したがって開ループ総合利得G1+G2+G3
も同じ割合で低下し、周波数f2における総合利得はG
2+G3でその値は例えば70dBとなる。
In the frequency band from f1 to f2, the above three units operate in cascade, but the open loop gain G1 of the precision amplifier A1 decreases at a rate of -40 dB / dec, and at the frequency f2. The gain reaches 1 (0 dB). Therefore, the open loop total gain G1 + G2 + G3
Also decreases at the same rate, and the total gain at frequency f2 is G
At 2 + G3, the value is 70 dB, for example.

【0071】ここで、上記ハイパスフィルタFLa,F
Lbのカットオフ周波数fcを例えば高精度増幅器A1
の開ループ利得G1が0dBとなる周波数f2とほぼ等
しい周波数に設定すると、入力電圧Viの周波数がf2
より高い帯域では、(−)印の共通配線を介して差動増
幅器A2a,A2bのトランジスタQ2とQ4のベース
に加わった分圧電圧VR2が電圧増幅器A3a,A3b
のトランジスタQ5とQ6のベースにも加わるようにな
る。ただし、周波数がf2より高い帯域では高精度増幅
器A1の利得が1より小さくなるので、その−入力端子
が+入力端子とイマジナリショートにはならない。よっ
て入力電圧Viは抵抗R1とR2で分圧されないから、
分圧電圧VR2は入力電圧Viと同じ大きさになるとみ
なすことができる。
Here, the high-pass filters FLa and F
The cut-off frequency fc of Lb is set to, for example, the high precision amplifier A1.
If the frequency is set to be approximately equal to the frequency f2 at which the open-loop gain G1 of 0 is 0 dB, the frequency of the input voltage Vi becomes f2.
In the higher band, the divided voltage V R2 applied to the bases of the transistors Q2 and Q4 of the differential amplifiers A2a and A2b via the common wiring (-) is applied to the voltage amplifiers A3a and A3b.
Will also be added to the bases of the transistors Q5 and Q6. However, in the band where the frequency is higher than f2, the gain of the high-precision amplifier A1 becomes smaller than 1, so that the-input terminal does not become an imaginary short circuit with the + input terminal. Therefore, the input voltage Vi is not divided by the resistors R1 and R2,
It can be considered that the divided voltage V R2 has the same magnitude as the input voltage Vi.

【0072】さて、上記電圧増幅器A3a,A3bのト
ランジスタQ5とQ6においては、ベース側に加わる分
圧電圧VR2に対してエミッタ側にはそれよりG2倍
(例えば30dB)高い差動出力電圧が差動増幅器A2
aとA2bから加えられる。よってトランジスタQ5と
Q6の動作はこのエミッタ側入力電圧に支配され、周波
数がf2より高い帯域では差動増幅器A2a,A2bが
先頭の動作ユニットとなり、電圧増幅器A3aとA3b
が差動増幅器へ継続的に動作する。
In the transistors Q5 and Q6 of the voltage amplifiers A3a and A3b, a differential output voltage higher than the divided voltage V R2 applied to the base side by G2 times (for example, 30 dB) is higher than that on the emitter side. Motion amplifier A2
a and A2b. Therefore, the operations of the transistors Q5 and Q6 are controlled by the input voltage on the emitter side, and in the band where the frequency is higher than f2, the differential amplifiers A2a and A2b are the leading operation units, and the voltage amplifiers A3a and A3b.
Operates continuously to the differential amplifier.

【0073】電圧増幅器が差動増幅器に縦続動作する範
囲は、周波数f2から差動増幅器の利得G2が0dBに
達する周波数f5までの帯域となる。この範囲における
両増幅器の開ループ総合利得G2+G3は、一点鎖線で
示すように周波数f2から差動増幅器の利得G2が低下
し始める周波数f3までは例えば70dB一定であり、
f3を超え電圧増幅器の利得G3が低下し始める周波数
f4までの帯域では総合利得が−20dB/decの割
合で低下する。
The range in which the voltage amplifier cascades with the differential amplifier is the band from the frequency f2 to the frequency f5 at which the gain G2 of the differential amplifier reaches 0 dB. The open loop total gain G2 + G3 of both amplifiers in this range is constant at, for example, 70 dB from the frequency f2 to the frequency f3 at which the gain G2 of the differential amplifier begins to decrease as shown by the alternate long and short dash line.
In the band up to the frequency f4 where the gain G3 of the voltage amplifier begins to decrease beyond f3, the total gain decreases at a rate of -20 dB / dec.

【0074】周波数がf4を超えてf5までの帯域では
電圧増幅器の利得G3が−20dB/decの低下特性
を有しているので、差動増幅器と電圧増幅器の開ループ
総合利得G2+G3は−40dB/decの割合で低下
する。更に、周波数がf5を超える帯域では差動増幅器
の利得G2が1以下となって信号の増幅に寄与しないか
ら、入力電圧に対して電圧増幅器が先頭の動作ユニット
となり、電流増幅器が電圧増幅器に追随して動作する。
この場合開ループの総合電圧利得は電圧増幅器の利得そ
のものとなり、G3に沿い−20dB/decの割合で
低下する。
In the frequency band from f4 to f5, the gain G3 of the voltage amplifier has a decrease characteristic of -20 dB / dec, so that the open loop total gain G2 + G3 of the differential amplifier and the voltage amplifier is -40 dB / It decreases at the rate of dec. Further, in the band where the frequency exceeds f5, the gain G2 of the differential amplifier is 1 or less and does not contribute to the amplification of the signal. Therefore, the voltage amplifier becomes the first operation unit for the input voltage, and the current amplifier follows the voltage amplifier. And work.
In this case, the total voltage gain of the open loop becomes the gain of the voltage amplifier itself and decreases along G3 at a rate of -20 dB / dec.

【0075】なお、入力電圧の周波数が上記のようにf
5より高い帯域においては、電圧増幅器A3a,A3b
のトランジスタQ5とQ6はエミッタ接地形の動作とな
るが、その利得G3についてはベース接地形の場合と同
程度の値が得られる。電流増幅器A4a,A4bは上記
したように個別部品で構成され、かつその電流は数10
Ω以下の低インピーダンスにされているので、電流利得
×帯域幅の値を電圧増幅器A3a,A3bのGB積と同
程度にすることは十分可能である。
The frequency of the input voltage is f
In the band higher than 5, the voltage amplifiers A3a, A3b
Although the transistors Q5 and Q6 of the above-mentioned operate in a grounded-emitter type, the gain G3 thereof is about the same as that in the case of grounded-base type. The current amplifiers A4a and A4b are composed of individual components as described above, and their currents are several tens.
Since the impedance is set to a low impedance of Ω or less, it is sufficiently possible to make the value of current gain × bandwidth approximately equal to the GB product of the voltage amplifiers A3a and A3b.

【0076】ここで、装置全体の閉ループ利得Gを例え
ば前記図7の従来例と同様に10dBとして図4に破線
で示すと、電圧増幅器A3a,A3bの開ループ利得G
3が−20dB/decの割合で低下する直線と上記1
0dBラインとの交点における周波数f6がこの装置の
帯域幅となる。この例においては帯域幅の上限周波が従
来例より1桁以上高くなっていることがわかる。
Here, when the closed loop gain G of the entire device is set to 10 dB as in the conventional example of FIG. 7 and shown by a broken line in FIG. 4, the open loop gain G of the voltage amplifiers A3a and A3b is shown.
3 is a line that decreases at a rate of -20 dB / dec and the above 1
The frequency f6 at the intersection with the 0 dB line is the bandwidth of this device. In this example, it can be seen that the upper limit frequency of the bandwidth is higher than the conventional example by one digit or more.

【0077】[0077]

【発明の効果】以上説明したように、この発明において
は高精度増幅器に対して縦続的に動作する差動増幅器、
電圧増幅器、及び電流増幅器等をそれぞれ個別部品で構
成し、無信号時のゼロ電位に対して正側と負側へ対称的
に対をなして2系統配設し、広帯域化と低ひずみ化を図
るとともに、上記個別部品で構成した3つのユニットの
うち、比較的低速である差動増幅器の電圧利得が1とな
る周波数より高い周波数の入力信号は、ハイパスフィル
タにより差動増幅器をバイパスして電圧増幅に加わり、
同電圧増幅器と電流増幅器が縦続的に動作するようにな
っている。したがってこの発明によると、装置が動作可
能とする周波数範囲の上限値は電圧増幅器の帯域幅まで
拡大することができ、かつ振幅ひずみが少ないので直線
性もよい。
As described above, according to the present invention, a differential amplifier operating in cascade with respect to a high precision amplifier,
The voltage amplifier, current amplifier, etc. are each composed of individual parts, and two systems are symmetrically paired to the positive and negative sides with respect to the zero potential when there is no signal, and a wide band and low distortion are achieved. In addition to the above, an input signal having a frequency higher than the frequency at which the voltage gain of the differential amplifier, which is a relatively low speed, among the three units configured by the above-mentioned individual components is higher than 1 is bypassed by the high-pass filter and the voltage is input. Join the amplification,
The voltage amplifier and the current amplifier operate in cascade. Therefore, according to the present invention, the upper limit value of the frequency range in which the device can operate can be expanded to the bandwidth of the voltage amplifier, and the amplitude distortion is small, so that the linearity is also good.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の原理的な電気的構成を示すブロック
線図。
FIG. 1 is a block diagram showing a basic electrical configuration of the present invention.

【図2】この発明に係る電気的構成の要部等価回路図。FIG. 2 is an equivalent circuit diagram of a main part of an electrical configuration according to the present invention.

【図3】この発明におけるハイパスフィルタの構成図お
よび同ハイパスフィルタの特性説明図。
FIG. 3 is a configuration diagram of a high-pass filter according to the present invention and a characteristic explanatory diagram of the high-pass filter.

【図4】この発明における各部ユニットの利得特性説明
図。
FIG. 4 is an explanatory diagram of a gain characteristic of each unit according to the present invention.

【図5】従来装置の電気的構成を示すブロック線図およ
びその動作説明図。
FIG. 5 is a block diagram showing an electrical configuration of a conventional device and an operation explanatory diagram thereof.

【図6】従来装置の動作説明図。FIG. 6 is an operation explanatory diagram of a conventional device.

【図7】従来装置における各部ユニットの利得特性説明
図。
FIG. 7 is an explanatory diagram of a gain characteristic of each unit in the conventional device.

【図8】従来装置の動作説明図。FIG. 8 is an operation explanatory diagram of a conventional device.

【符号の説明】[Explanation of symbols]

A1 直流高精度増幅器 A2a,A2b 差動増幅器 A3a,A3b 電圧増幅器 A4a,A4b 電流増幅器 C1 帰還コンデンサ C2,C3 ハイパスフィルタ用コンデンサ D1〜D4 ダイオード FLa,FLb ハイパスフィルタ Q1〜Q6 トランジスタ R4〜R10 抵抗 Vi 入力信号 −Vc 負帰還電圧 A1 DC high-precision amplifier A2a, A2b Differential amplifier A3a, A3b Voltage amplifier A4a, A4b Current amplifier C1 Feedback capacitor C2, C3 High-pass filter capacitor D1-D4 Diode FLa, FLb High-pass filter Q1-Q6 Transistor R4-R10 Resistor Vi input Signal-Vc Negative feedback voltage

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 2つの入力端子を有する直流高精度増幅
器の一方の端子を接地して他方の端子に入力信号を加
え、同直流高精度増幅器の出力端子からコンデンサを含
む帰還回路を経て上記他方の端子へ負帰還電圧を送出す
るとともに、この帰還電圧と上記入力信号とを差動増幅
器に加え、その差の出力電圧を電圧増幅器により増幅し
たのち電流増幅器にて電流に変換し負荷駆動用の出力を
得る複合型の広帯域増幅器において、上記直流高精度増
幅器から送出される帰還電圧をそれぞれ各一方の入力端
子に受けるとともに、上記入力信号を各他方の入力端子
に受けてその差の電圧を増幅する第1及び第2の差動増
幅器と、上記第1の差動増幅器の出力を一方の入力端子
に受けるとともに上記入力信号を第1のハイパスフィル
タを介して他方の入力端子に受け、かつ、上記第2の差
動増幅器の出力を別の一方の入力端子に受けるとともに
上記入力信号を第2のハイパスフィルタを介して別の他
方の入力端子に受け、上記ハイパスフィルタのカットオ
フ周波数に対する入力信号周波数の高低により上記差動
増幅器の出力もしくは上記ハイパスフィルタを通過した
入力信号をそれぞれ増幅する第1及び第2の電圧増幅器
と、上記第1及び第2の電圧増幅器の出力をそれぞれ受
けて電流に変換し出力する第1及び第2の電流増幅器と
を備えていることを特徴とする複合型広帯域増幅器。
1. A DC high-precision amplifier having two input terminals, one terminal of which is grounded, an input signal is applied to the other terminal, and the other terminal of the DC high-precision amplifier is passed through a feedback circuit including a capacitor from the output terminal of the same. While sending a negative feedback voltage to the terminal of, the feedback voltage and the input signal are applied to the differential amplifier, the output voltage of the difference is amplified by the voltage amplifier, and then converted into the current by the current amplifier to drive the load. In a composite wide-band amplifier that obtains an output, the feedback voltage sent from the DC high-precision amplifier is received at each one input terminal, and the input signal is received at each other input terminal and the difference voltage is amplified. And a second differential amplifier for receiving the output of the first differential amplifier at one input terminal and the other input of the input signal through the first high-pass filter. The input of the second differential amplifier to another input terminal and the input signal to the other input terminal via the second high-pass filter. First and second voltage amplifiers that amplify the output of the differential amplifier or the input signal that has passed through the high-pass filter depending on the level of the input signal frequency with respect to the cutoff frequency, and the outputs of the first and second voltage amplifiers. And a first current amplifier and a second current amplifier which respectively receive and convert the current into a current, and output the current.
【請求項2】 上記第1の差動増幅器は2つのNPN形
トランジスタを対となし、両トランジスタのエミッタは
共通抵抗を介して負の電源電圧路に接続されるとともに
一方のトランジスタのコレクタは正の電源電圧路に接続
され、そのベース側は上記帰還電圧の受入れ端子として
上記直流高精度増幅器の出力端子側に接続され、他方の
トランジスタはそのコレクタが差電圧発生用の負荷抵抗
を介して上記正の電源電圧路へ接続されるとともに、同
トランジスタのベース側は上記入力信号の受入れ端子と
して上記直流高精度増幅器の他方の入力端子側に接続さ
れてなり、無信号時には上記2つのトランジスタにほぼ
等しい一定のコレクタ電流がアイドリング電流として流
されることを特徴とする請求項1に記載の複合型広帯域
増幅器。
2. The first differential amplifier forms a pair of two NPN type transistors, the emitters of both transistors are connected to a negative power supply voltage path through a common resistor, and the collector of one transistor is positive. Is connected to the output voltage side of the DC high-precision amplifier as a receiving terminal for the feedback voltage, and the collector of the other transistor has the collector through a load resistor for generating a differential voltage. In addition to being connected to the positive power supply voltage path, the base side of the transistor is connected to the other input terminal side of the DC high-precision amplifier as a receiving terminal for the input signal. 2. The hybrid broadband amplifier according to claim 1, wherein an equal constant collector current is passed as an idling current.
【請求項3】 上記第2の差動増幅器は2つのPNP形
トランジスタを対となし、両トランジスタのエミッタは
共通抵抗を介して上記正の電源電圧路に接続されるとと
もに一方のトランジスタのコレクタは上記負の電源電圧
路に接続され、そのベース側は上記帰還電圧の受入れ端
子として上記直流高精度増幅器の出力端子側に接続さ
れ、他方のトランジスタはそのコレクタが差電圧発生用
の負荷抵抗を介して上記負の電源電圧路へ接続されると
もとに、同トランジスタのベース側は上記入力信号の受
入れ端子として上記直流高精度増幅器の他方の入力端子
に接続されてなり、無信号時には上記2つのトランジス
タにほぼ等しい一定のコレクタ電流がアイドリング電流
として流されることを特徴とする請求項1に記載の複合
型広帯域増幅器。
3. The second differential amplifier forms a pair of two PNP type transistors, the emitters of both transistors are connected to the positive power supply voltage path through a common resistor, and the collector of one transistor is It is connected to the negative power supply voltage path, its base side is connected to the output terminal side of the DC precision amplifier as a receiving terminal of the feedback voltage, and the collector of the other transistor is through a load resistor for generating a differential voltage. Is connected to the negative power supply voltage path and the base side of the transistor is connected to the other input terminal of the DC high precision amplifier as a receiving terminal for the input signal. 2. The hybrid wide band amplifier according to claim 1, wherein a constant collector current substantially equal to that of the transistor is passed as an idling current.
【請求項4】 上記第1の電圧増幅器はPNP形トラン
ジスタと複数のダイオードとを含み、同トランジスタの
エミッタは上記第1の差動増幅器の他方のトランジスタ
のコレクタ側に接続されて同コレクタ電圧と同電位とさ
れ、上記PNP形トランジスタのコレクタ側には上記複
数のダイオードが順方向に直列的に接続されるととも
に、同トランジスタのベースには正のベース電圧が加え
られ、上記第2の電圧増幅器はNPN形トランジスタと
複数のダイオードとを含み、同トランジスタのエミッタ
は上記第2の差動増幅器の他方のトランジスタのコレク
タ側に接続されて同コレクタ電圧と同電位とされ、上記
NPN形トランジスタのコレクタ側には上記複数のダイ
オードが上記第1の電圧増幅器のダイオードと直列でか
つ順方向に接続されるとともに、同NPN形トランジス
タのベースには上記第1の電圧増幅器のPNP形トラン
ジスタに与えられたベース電圧と絶対値が等しい負の電
圧が与えられ、無信号時には上記第1の電圧増幅器のト
ランジスタから上記直列接続されたダイオード群を通っ
て第2の電圧増幅器のトランジスタへ一定のコレクタ電
流がアイドリング電流として流されることを特徴とする
請求項1に記載の複合型広帯域増幅器。
4. The first voltage amplifier includes a PNP transistor and a plurality of diodes, the emitter of the transistor being connected to the collector side of the other transistor of the first differential amplifier to have the same collector voltage. At the same potential, the plurality of diodes are connected in series in the forward direction on the collector side of the PNP transistor, and a positive base voltage is applied to the base of the transistor, so that the second voltage amplifier is provided. Includes an NPN type transistor and a plurality of diodes, the emitter of the transistor is connected to the collector side of the other transistor of the second differential amplifier to have the same potential as the collector voltage, and the collector of the NPN type transistor is connected. On the side, the plurality of diodes are connected in series and in the forward direction with the diodes of the first voltage amplifier. At the same time, a negative voltage whose absolute value is equal to the base voltage applied to the PNP transistor of the first voltage amplifier is applied to the base of the NPN transistor, and when there is no signal, the transistor of the first voltage amplifier operates. 2. The composite wide band amplifier according to claim 1, wherein a constant collector current is made to flow as an idling current to the transistor of the second voltage amplifier through the group of diodes connected in series.
【請求項5】 上記正の電源電圧路と負の電源電圧路と
の間には両電路間の電圧を3分割する第1,第2の抵抗
及び上記第1の抵抗と抵抗値が等しい第3の抵抗の3つ
が直列に接続され、第1と第2の抵抗の共通接続箇所は
上記第1の電圧増幅器を構成するトランジスタのベース
に接続されて同トランジスタへ正のベース電圧を供給す
るとともに、上記共通接続箇所がコンデンサを介して上
記直流高精度増幅器の他方の入力端子に接続され、同コ
ンデンサと上記第1の抵抗とで入力信号に対する第1の
ハイパスフィルタが形成されていることを特徴とする請
求項1に記載の複合型広帯域増幅器。
5. A first resistance, a second resistance for dividing the voltage between the two power supply paths into three, and a first resistance having the same resistance value as the first resistance, between the positive power supply voltage path and the negative power supply voltage path. Three of the three resistors are connected in series, and the common connection point of the first and second resistors is connected to the base of the transistor constituting the first voltage amplifier to supply a positive base voltage to the transistor. The common connection point is connected to the other input terminal of the DC high-precision amplifier via a capacitor, and the capacitor and the first resistor form a first high-pass filter for an input signal. The composite wide band amplifier according to claim 1.
【請求項6】 上記正の電源電圧路と負の電源電圧路間
の電圧を3分割する3つの抵抗中の第2と第3の抵抗の
共通接続箇所は、上記第2の電圧増幅器を構成するトラ
ンジスタのベースに接続されて同トランジスタへ負のベ
ース電圧を供給するとともに、上記共通接続箇所が上記
第1のハイパスフィルタを構成するコンデンサと等しい
静電容量のコンデンサを介して上記直流高精度増幅器の
他方の入力端子に接続され、同コンデンサと上記第3の
抵抗とで入力信号に対する第2のハイパスフィルタが形
成されていることを特徴とする請求項1に記載の複合型
広帯域増幅器。
6. The common connection point of the second and third resistors among the three resistors that divide the voltage between the positive power source voltage path and the negative power source voltage path into three parts constitutes the second voltage amplifier. Is connected to the base of the transistor to supply a negative base voltage to the transistor, and the common connection point has the same capacitance as the capacitor forming the first high-pass filter, and the DC high-precision amplifier 2. The composite wide band amplifier according to claim 1, further comprising a second high-pass filter connected to the other input terminal of the capacitor, the capacitor and the third resistor forming a second high-pass filter for an input signal.
JP32386395A 1995-11-17 1995-11-17 Combined broadband amplifier Expired - Fee Related JP3595398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32386395A JP3595398B2 (en) 1995-11-17 1995-11-17 Combined broadband amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32386395A JP3595398B2 (en) 1995-11-17 1995-11-17 Combined broadband amplifier

Publications (2)

Publication Number Publication Date
JPH09148850A true JPH09148850A (en) 1997-06-06
JP3595398B2 JP3595398B2 (en) 2004-12-02

Family

ID=18159436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32386395A Expired - Fee Related JP3595398B2 (en) 1995-11-17 1995-11-17 Combined broadband amplifier

Country Status (1)

Country Link
JP (1) JP3595398B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304206B1 (en) 1997-09-04 2001-10-16 Sanyo Electric Co., Ltd. Voltage comparator, operational amplifier and analog-to-digital conversion circuit employing the same
JP2005260287A (en) * 2004-03-09 2005-09-22 Fujitsu Ltd amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304206B1 (en) 1997-09-04 2001-10-16 Sanyo Electric Co., Ltd. Voltage comparator, operational amplifier and analog-to-digital conversion circuit employing the same
JP2005260287A (en) * 2004-03-09 2005-09-22 Fujitsu Ltd amplifier

Also Published As

Publication number Publication date
JP3595398B2 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
JPH08237054A (en) Gain variable circuit
JPS6212692B2 (en)
JPS5880930A (en) Frequency dividing circuit
JPS6212691B2 (en)
JP2573666B2 (en) Unbalanced / balanced conversion circuit
US4283683A (en) Audio bridge circuit
JPH09148850A (en) Composite wide band amplifier
US4719430A (en) Low voltage class B amplifier with low value decoupling capacitors
JPH02889B2 (en)
JPH03154508A (en) Amplifier circuit and bias circuit thereof
JP2665072B2 (en) Amplifier circuit
JPH0124645Y2 (en)
JPH0527282B2 (en)
JPS61140210A (en) Signal processing circuit
JPS5831768B2 (en) transistor warmer
JPH08222968A (en) Amplifier
JP2548419B2 (en) Amplifier circuit
JP2538013Y2 (en) High pass filter circuit
JPH0442846B2 (en)
JPS6117409B2 (en)
JPS5827539Y2 (en) audio amplifier
JP2577946B2 (en) Amplifier circuit
JP3146088B2 (en) Variable reactance circuit
JP2693861B2 (en) Amplifier circuit
JPS6223133Y2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040903

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees