JP2538013Y2 - High pass filter circuit - Google Patents
High pass filter circuitInfo
- Publication number
- JP2538013Y2 JP2538013Y2 JP1990401581U JP40158190U JP2538013Y2 JP 2538013 Y2 JP2538013 Y2 JP 2538013Y2 JP 1990401581 U JP1990401581 U JP 1990401581U JP 40158190 U JP40158190 U JP 40158190U JP 2538013 Y2 JP2538013 Y2 JP 2538013Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- buffer circuit
- input
- sub
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【0001】[0001]
【産業上の利用分野】本考案は、バイポーラトランジス
タプロセスによって作られるモノシリック集積回路のハ
イパスフィルタ回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monolithic integrated circuit high-pass filter circuit made by a bipolar transistor process.
【0002】[0002]
【従来の技術】従来、この種の分野の技術としては、例
えば図2及び図3に示されたものが知られている。図2
はハイパスフィルタ回路であって、増幅回路6とその入
力側に接続された入力コンデンサC及び入力抵抗Rによ
り構成されている。この入力抵抗Rは入力インピーダン
ス及び中点電位を決定すると共にバイアス電流を流すた
めのものである。2. Description of the Related Art Conventionally, as a technique in this kind of field, for example, those shown in FIGS. 2 and 3 are known. FIG.
Is a high-pass filter circuit, which comprises an amplifier circuit 6 and an input capacitor C and an input resistor R connected to the input side thereof. The input resistor R is for determining the input impedance and the midpoint potential and for flowing a bias current.
【0003】このように、モノリシック・バイポーラ型
の集積回路に配設されるハイパスフィルタ回路には、入
力側にコンデンサ及び抵抗が接続されたコンデンサ結合
回路が設けられているが、集積回路の内部には大容量の
コンデンサ、抵抗値の大きい抵抗を形成することが困難
であるため、通常、入力コンデンサCを集積回路に外付
けしている。As described above, a high-pass filter circuit provided in a monolithic bipolar type integrated circuit is provided with a capacitor coupling circuit in which a capacitor and a resistor are connected on the input side. Since it is difficult to form a large-capacity capacitor and a resistor having a large resistance value, the input capacitor C is usually provided externally to the integrated circuit.
【0004】図3は集積回路に入力コンデンサを外付け
したハイパスフィルタ回路であり、増幅回路6,7、及
び外部端子8において集積回路9に接続されたコンデン
サにより構成されている。このハイパスフィルタ回路の
カットオフ周波数fC は、fC =1/2πRCになるか
ら、入力コンデンサCを集積回路の内部に形成すること
ができる容量にするには、入力抵抗Rを大きな値のもの
にすればよいが、前記したように集積回路の内部に抵抗
値の大きい抵抗を形成することは困難である。そこで、
増幅回路6の入力インピーダンスを高くすることが考え
られている。FIG. 3 shows a high-pass filter circuit in which an input capacitor is externally connected to an integrated circuit. The high-pass filter circuit includes amplifier circuits 6 and 7 and a capacitor connected to an integrated circuit 9 at an external terminal 8. Since the cutoff frequency f C of this high-pass filter circuit is f C = 1 / 2πRC, in order to make the input capacitor C a capacity that can be formed inside the integrated circuit, the input resistance R must be large. However, as described above, it is difficult to form a resistor having a large resistance value inside the integrated circuit. Therefore,
It is considered that the input impedance of the amplifier circuit 6 is increased.
【0005】図4は入力インピーダンスを高くした増幅
回路を示す回路図で、トランジスタQ1 ,Q3 が直列に
接続されてトランジスタQ9 を介して電源VCCに接続さ
れ、またトランジスタQ2 ,Q4 が直列に接続されてト
ランジスタQ10を介して電源VCCに接続されている。そ
して、上記トランジスタQ1 のベースに入力端子及び入
力抵抗R1 が接続されている。また、トランジスタ
Q5 ,Q6 及びトランジスタQ7 ,Q8 はカレントミラ
ー回路を構成し、トランジスタQ3 ,Q4 にベース電流
IB を流す。そして、出力はトランジスタQ10,Q4 間
から取り出す。FIG. 4 is a circuit diagram showing an amplifier circuit having a high input impedance. Transistors Q 1 and Q 3 are connected in series, connected to a power supply V CC via a transistor Q 9 , and connected to transistors Q 2 and Q 3. 4 is connected to the power supply V CC through a transistor Q 10 are connected in series. Then, the transistor input terminal and an input resistor R 1 to the base of Q 1 is connected. Further, the transistor Q 5, Q 6 and the transistor Q 7, Q 8 constitute a current mirror circuit to flow the base current I B in the transistor Q 3, Q 4. The output is taken out between the transistors Q 10 and Q 4 .
【0006】この増幅回路において、トランジスタ
Q3 ,Q4 の直流電流増幅率をhFEとすると、上記ベー
ス電流IB は、トランジスタQ1 ,Q2 に流れるコレク
タ電流IC の1/hFEである。そして、トランジスタQ
5 ,Q6 及びトランジスタQ7 ,Q8 で構成されるカレ
ントミラー回路により発生されるバイアス電流IB ′が
トランジスタQ1 ,Q2 のベース電流を供給しているた
め、入力抵抗R1 ,R2 を流れるバイアス電流は微小な
ものとなる。[0006] In this amplifying circuit, the DC current amplification factor of the transistor Q 3, Q 4 When h FE, the base current I B is a 1 / h FE of the collector current I C flowing through the transistor Q 1, Q 2 is there. And the transistor Q
Since the bias current I B ′ generated by the current mirror circuit composed of the transistors Q 7 and Q 6 and the transistors Q 7 and Q 8 supplies the base current of the transistors Q 1 and Q 2 , the input resistors R 1 and R 2 The bias current flowing through 2 becomes very small.
【0007】図5は入力インピーダンスを高くした増幅
回路の他の例で、ダイアモンド回路と呼ばれるものであ
る。図5において、PNP型のトランジスタQ11とNP
N型のトランジスタQ12が並列に電源VCCに接続され、
またNPN型のトランジスタQ13とPNP型のトランジ
スタQ14が直列に電源VCCに接続されている。そして、
上記トランジスタQ13のベースがトランジスタQ11の、
トランジスタQ14のベースがトランジスタQ12のエミッ
タに接続されている。また、トランジスタQ11,Q12の
ベースに入力端子及び入力抵抗Rが接続されている。そ
して、出力はトランジスタQ13,Q14間から取り出す。FIG. 5 shows another example of an amplifier circuit having a high input impedance, which is called a diamond circuit. In FIG. 5, PNP-type transistor Q 11 and NP
N-type transistor Q 12 is connected to the power source V CC in parallel,
The transistor Q 13 and a PNP transistor Q 14 of NPN type is connected to the power supply V CC in series. And
The base of the transistor Q 13 is of the transistor Q 11,
The base of the transistor Q 14 is connected to the emitter of the transistor Q 12. Further, the transistor Q 11, the input to the base of Q 12 terminal and an input resistor R is connected. The output is taken out between the transistors Q 13 and Q 14 .
【0008】この増幅回路においては、トランジスタQ
11,Q12のエミッタフォロワが上下対称に組み合わせら
れ、高い入力インピーダンスを得ると共に、入力の中点
電位の固定を行っている。In this amplifier circuit, the transistor Q
The emitter followers 11 and 12 are vertically symmetrically combined to obtain a high input impedance and to fix the midpoint potential of the input.
【0009】[0009]
【考案が解決しようとする課題】しかしながら、上記従
来のハイパスフィルタ回路においては、図4に示す回路
の場合、トランジスタQ1 ,Q2 のベース電位を決定す
るためには入力抵抗R1,R2 を使用して入力を中点電
位に固定する必要があり、図5に示す回路の場合には、
トランジスタQ11,Q12が完全にコンプリメンタリであ
ることはないため、実際には入力抵抗Rを使用して入力
を中点電位に固定している。An invention is, however, the in the conventional high-pass filter circuit, the circuit shown in FIG. 4, the input resistor to determine the base potential of the transistor Q 1, Q 2 is R 1, R 2 Must be used to fix the input to the midpoint potential. In the case of the circuit shown in FIG.
Since the transistors Q 11 and Q 12 are not completely complementary, the input is actually fixed to the midpoint potential using the input resistor R.
【0010】そして、これら入力抵抗R1 ,R2 ,Rを
集積回路9の内部に設けようとすると、カットオフ周波
数を一定とした場合、抵抗値の上限(通常数100KΩ
程度)により、入力コンデンサCは集積回路9の内部に
形成することが困難な値となり、外付けにせざるを得な
くなる。すなわち、従来のハイパスフィルタ回路にはバ
イアス抵抗として抵抗R1 ,R2 ,Rが必要であるが、
集積回路の内部の抵抗及びコンデンサ(通常数10pF
が上限)では、カットオフ周波数を音声帯域の高域の周
波数帯まで下げることは困難であるため、例えばステレ
オMPX信号に用いるハイパスフィルタにおいても外付
けコンデンサが必要であるという問題点があった。When the input resistors R 1 , R 2 , and R are to be provided inside the integrated circuit 9, the upper limit of the resistance value (usually several hundred kilohms) is obtained when the cutoff frequency is fixed.
Due to this, the input capacitor C has a value that is difficult to form inside the integrated circuit 9 and must be externally attached. That is, the conventional high-pass filter circuit requires resistors R 1 , R 2 , and R as bias resistors,
Internal resistors and capacitors (typically tens of pF
(Upper limit), it is difficult to reduce the cutoff frequency to the higher frequency band of the audio band, and thus there is a problem that an external capacitor is required even in a high-pass filter used for a stereo MPX signal, for example.
【0011】本考案は、上記従来の問題点を解決し、モ
ノリシック・バイポーラ型の集積回路内に作られ、外付
けコンデンサが不要で、小型、かつ低価格のハイパスフ
ィルタ回路を提供することを目的とする。An object of the present invention is to solve the above-mentioned conventional problems and to provide a small-sized and low-cost high-pass filter circuit which is formed in a monolithic bipolar type integrated circuit, does not require an external capacitor. And
【0012】[0012]
【課題を解決するための手段】前記問題点を解決するた
めに、本考案は、集積回路の内部に構成されるコンデン
サ結合型ハイパスフィルタ回路において、ベースが共通
に接続された極性の異なる2つのエミッタフォロワから
なる副バッファ回路と、入力が副バッファ回路のベース
に接続され、この副バッファ回路よりも入力インピーダ
ンスが十分に高い主バッファ回路と、前記副バッファ回
路のエミッタ間に接続され、前記副バッファ回路に所定
のベース電流を供給する第1のバイアス回路と、前記副
バッファ回路のベースに接続された入力コンデンサと、
前記副バッファ回路と主バッファ回路と第1のバイアス
回路を上記のとおりに構成したダミー回路である第2の
バイアス回路とを備え、前記第2のバイアス回路におけ
る主バッファ回路の出力電位と中点電位を表す基準電位
とを比較し、その比較出力電圧を前記第1のバイアス回
路、および第2のバイアス回路における、第1のバイア
ス回路にフィードバックして前記主バッファ回路の出力
電位が基準電位と等しくなるように制御するものであ
る。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a capacitor-coupled high-pass filter circuit formed inside an integrated circuit. A sub-buffer circuit comprising an emitter follower, an input connected to the base of the sub-buffer circuit, and a main buffer circuit having an input impedance sufficiently higher than the sub-buffer circuit; A first bias circuit for supplying a predetermined base current to the buffer circuit, an input capacitor connected to a base of the sub-buffer circuit,
A sub-buffer circuit, a main buffer circuit, and a second bias circuit, which is a dummy circuit in which the first bias circuit is configured as described above, wherein the output potential of the main buffer circuit in the second bias circuit and the midpoint A comparison is made with a reference potential representing a potential, and the comparison output voltage is fed back to the first bias circuit in the first bias circuit and the second bias circuit, so that the output potential of the main buffer circuit is equal to the reference potential. It is controlled to be equal.
【0013】[0013]
【作用】本考案によれば、以上のようにハイパスフィル
タ回路を構成したので、入力コンデンサから入力された
信号は、そのコンデンサの容量と副バッファ回路及び主
バッファ回路の合成インピーダンスによって決定される
カットオフ周波数特性により高域を濾波されて出力され
る。According to the present invention, since the high-pass filter circuit is constructed as described above, the signal input from the input capacitor is cut by the capacitance of the capacitor and the combined impedance of the sub-buffer circuit and the main buffer circuit. The high frequency is filtered by the off-frequency characteristic and output.
【0014】この合成インピーダンスは、ほぼエミッタ
フォロワ回路のエミッタ抵抗値にトランジスタの電流増
幅率(100〜数100)を乗算した値になるので、エ
ミッタ抵抗値が小さくとも高い入力インピーダンスにな
る。したがって、小さな抵抗、小さな容量の入力コンデ
ンサで同じカットオフ周波数を得ることができる。ま
た、ダミー回路である第2のバイアス回路は主バッファ
回路の出力電位と中点電位となる基準電位とを比較し、
その比較出力電圧を第1のバイアス回路、およびダミー
回路における第1のバイアス回路にフィードバックする
ことにより出力電位を中点電位となる基準電位に固定す
る。Since the combined impedance is substantially a value obtained by multiplying the emitter resistance value of the emitter follower circuit by the current amplification factor (100 to several hundreds) of the transistor, the input impedance becomes high even if the emitter resistance value is small. Therefore, the same cutoff frequency can be obtained with a small resistor and a small input capacitor. The second bias circuit, which is a dummy circuit, compares the output potential of the main buffer circuit with a reference potential serving as a midpoint potential,
By feeding back the comparison output voltage to the first bias circuit and the first bias circuit in the dummy circuit, the output potential is fixed to the reference potential which is the midpoint potential.
【0015】[0015]
【実施例】以下、本考案の実施例について図面を参照し
ながら詳細に説明する。図1は本考案の実施例のハイパ
スフィルタ回路を示す回路図である。このハイパスフィ
ルタ回路は、NPNトランジスタQ1 、抵抗R1 からな
るエミッタフォロワ回路と、PNPトランジスタQ2 、
抵抗R2 からなるエミッタフォロワ回路とから構成され
る副バッファ回路1と、トランジスタQ5 ,Q6 、抵抗
R4 からなるインピーダンスを高くしたエミッタフォロ
ワ回路から構成される主バッファ回路2を、それぞれの
トランジスタのベースを共通に接続し、ここに入力コン
デンサ4を接続する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a circuit diagram showing a high-pass filter circuit according to an embodiment of the present invention. This high-pass filter circuit includes an emitter follower circuit including an NPN transistor Q 1 and a resistor R 1 , a PNP transistor Q 2 ,
A sub-buffer circuit 1 composed of an emitter follower circuit including a resistor R 2, the transistors Q 5, Q 6, the configured main buffer circuit second impedance from the raised emitter follower circuit consisting of the resistor R 4, respectively The bases of the transistors are commonly connected, and the input capacitor 4 is connected here.
【0016】トランジスタQ1 ,Q2 のエミッタは、エ
ミッタ抵抗R1 ,R2 を介してバイアス用トランジスタ
Q3 ,Q4 により構成される第1のバイアス回路3に接
続され、トランジスタQ7 、抵抗R3 で構成されるエミ
ッタフォロワの中に挿入される。トランジスタQ1 ,Q
2 のベース・エミッタ間に必要な電圧は、バイアス用ト
ランジスタQ3 ,Q4 により作られ、R1 →Q1 のエミ
ッタ→Q1 のベース→Q2 のベース→Q2 のエミッタ→
R2 を通して供給される。ここで、各トランジスタのベ
ース〜エミッタ間の電圧をVBEとすると、2つのトラン
ジスタQ1 ,Q2に必要な電圧は2VBEであり、2つの
トランジスタQ3 ,Q4 の発生する電圧2VBEによりバ
イアスされる。これにより、トランジスタQ1 ,Q2 が
非活性にならず、かつ過剰とならない程度のベース電流
が供給される。The emitters of the transistors Q 1, Q 2 are connected to a first bias circuit 3 constituted by the emitter resistors R 1, bias via R 2 transistors Q 3, Q 4, transistors Q 7, resistors It is inserted into the formed emitter follower in R 3. Transistors Q 1 and Q
The voltage required between two base-emitter, made by biasing transistor Q 3, Q 4, the R 1 → Q 1 emitter → Q 1 base → Q 2 of the base → Q 2 emitter →
Supplied through R 2. Here, when the voltage between the base-emitter of each transistor and V BE, 2 two transistors Q 1, the voltage required for Q 2 are 2V BE, 2 two transistors Q 3, the voltage generated by the Q 4 2V BE Biased by As a result, a base current is supplied to such an extent that the transistors Q 1 and Q 2 do not become inactive and do not become excessive.
【0017】トランジスタQ1 ,Q2 のベース電位は、
トランジスタQ7のベース電位により決定される。トラ
ンジスタQ7のベース・エミッタ間電圧をQ7VBE、トラ
ンジスタQ2のベース・エミッタ間電圧をQ2VBEとする
と、前述のようにトランジスタQ7はエミッタフォロア
を構成しているため、第2のバイアス回路よりトランジ
スタQ7のベースに供給される電圧をQ7VBとすると、
トランジスタQ2 のベースの電位≒Q7VB+Q7VBEー
Q2VBEとなる。この電圧は、トランジスタQ5 ,Q6の
エミッタフォロアからなる主バッファ回路のトランジス
タQ5のベースに印加され、主バッファ回路の出力の中
点電位を決定する。トランジスタQ5 ,Q6のベース・
エミッタ間電圧をそれぞれQ5VBE,Q6VBEとすると、
出力OUTの中点電位≒Q7VB+Q7VBE−Q2VBE−Q
5VBE−Q6VBE となる。The base potentials of the transistors Q 1 and Q 2 are:
It is determined by the base potential of the transistor Q 7. Assuming that the base-emitter voltage of the transistor Q 7 is Q 7 V BE and the base-emitter voltage of the transistor Q 2 is Q 2 V BE , the transistor Q 7 constitutes an emitter follower as described above. When the voltage supplied to the base of the transistor Q 7 than the second bias circuit and Q 7 V B,
The transistor Q 2 of the base potential ≒ Q 7 V B + Q 7 V BE over Q 2 V BE. This voltage is applied to the base of the transistor Q 5 of the main buffer circuit consisting of the emitter follower transistors Q 5, Q 6, to determine the midpoint voltage of the output of the main buffer circuit. The bases of the transistors Q 5 and Q 6
If the emitter-to-emitter voltages are Q 5 V BE and Q 6 V BE respectively,
Midpoint potential of the output OUT ≒ Q 7 V B + Q 7 V BE -Q 2 V BE -Q
5 V BE -Q 6 V BE
【0018】トランジスタQ1 ,Q2 ,Q5 ,Q6 の電
流増幅率をhFE、R1 =R2 =R4とすると、Q1 ,R
1 によるエミッタフォロワ回路の入力インピーダンス
は、ほぼhFE・R1 であり、Q2 ,R2 によるエミッタ
フォロワ回路の入力インピーダンスは、ほぼhFE・R2
=hFE・R1 であり、Q5 ,Q6 ,R4 によるエミッタ
フォロワ回路の入力インピーダンスは、ほぼ(hFE)2
・R4 =(hFE)2 ・R1 である。これら3つのエミッ
タフォロワ回路は並列に接続されており、かつhFEは通
常100〜数100であるから、合計の入力インピーダ
ンスは、ほぼ、低い入力インピーダンスをもつ2つのエ
ミッタフォロワ回路の入力インピーダンスの合計と考え
てよく、(1/2)hFE・R1 と近似される。そして、
この入力インピーダンスはコンデンサC1 に接続された
抵抗として作用する。すなわち、入力端子INから入力
された信号は、カットオフ周波数1/(πC1 ・hFE・
R1)のCRフィルタを通過したのと同じ作用を受け、
出力端子OUTより出力される。Assuming that the current amplification factors of the transistors Q 1 , Q 2 , Q 5 and Q 6 are h FE and R 1 = R 2 = R 4 , Q 1 , R
The input impedance of the emitter follower circuit according to 1 is substantially h FE · R 1, the input impedance of the emitter follower circuit according to Q 2, R 2 is approximately h FE · R 2
= H FE · R 1 , and the input impedance of the emitter follower circuit by Q 5 , Q 6 , and R 4 is approximately (h FE ) 2
R 4 = (h FE ) 2 · R 1 Since these three emitter follower circuits are connected in parallel and h FE is usually 100 to several hundreds, the total input impedance is approximately the sum of the input impedances of the two emitter follower circuits having low input impedance. And it is approximated as (1/2) h FE · R 1 . And
The input impedance acts as a resistor connected to the capacitor C 1. That is, the signal input from the input terminal IN has a cutoff frequency of 1 / (πC1 · h FE ·
R 1 ) has the same effect as passed through the CR filter,
Output from the output terminal OUT.
【0019】また、トランジスタQ11〜Q16、抵抗R5
〜R8 は、上記と同様の回路、すなわち、副バッファ回
路、第1のバイアス回路、主バッファ回路よりなる第2
のバイアス回路5を構成している。これはハイパスフィ
ルタ回路の出力の中点電位を決定するダミー回路で、出
力がオペアンプA1 の(−)入力端子に接続されてい
る。そして、オペアンプA1 の(+)入力端子には、電
源電圧VCCを抵抗R9 とR10で分圧した基準電圧Vr が
入力され、オペアンプA1 の出力はトランジスタQ17の
ベースに入力されている。これにより、負のフィードバ
ックがかかるため、ダミー回路の出力はVr と等しくな
り、無入力時の中点電位が決定される。例えばR9 =R
10の場合、中点電位は(1/2)VCCとなる。The transistors Q 11 to Q 16 and the resistor R 5
To R 8 is a circuit similar to that described above, i.e., the sub-buffer circuit, a first bias circuit, the second consisting of the main buffer circuit
Of the bias circuit 5 of FIG. This is a dummy circuit for determining the mid-point potential of the output of the high-pass filter circuit, the output of the operational amplifier A 1 - is connected to an input terminal (). Then, the (+) input terminal of the operational amplifier A 1, is input divided by the reference voltage V r by the power supply voltage V CC and resistor R 9 and R 10, the output of the operational amplifier A 1 is input to the base of the transistor Q 17 Have been. As a result, since negative feedback is applied, the output of the dummy circuit becomes equal to Vr, and the midpoint potential at the time of no input is determined. For example, R 9 = R
In the case of 10 , the midpoint potential is (1/2) V CC .
【0020】オペアンプA1 の出力はハイパスフィルタ
回路のトランジスタQ7 のベースにも同様に入力され
る。Q7 はR3 と共にエミッタフォロワ回路を構成し、
バッファとして作用する。これにより、ハイパスフィル
タ回路の無入力時の中点電位を決定している。オペアン
プA1 の出力を複数のハイパスフィルタ回路に共通に用
いれば、1つのダミー回路で複数のハイパスフィルタ回
路の中点電位を決定することができる。The output of the operational amplifier A 1 is similarly input to the base of the transistor Q 7 of the high-pass filter circuit. Q 7 constitutes an emitter follower circuit together with R 3,
Act as a buffer. This determines the midpoint potential of the high-pass filter circuit when there is no input. By using a common output of the operational amplifier A 1 to a plurality of high-pass filter circuit, it is possible to determine the mid-point potential of a plurality of high-pass filter circuit with a single dummy circuit.
【0021】この様に、第2のバイアス回路は、前述の
副バッファ回路、主バッファ回路および第1のバイアス
回路と全く同じ回路構成を有する。主バッファ回路の出
力の中点電位を常に所望の値に保つには、前述のトラン
ジスタQ7のベースに供給される電圧Q7VBを調整し、
各トランジスタの温度特性や特性ばらつきによるドリフ
ト(変動)要素を補正し続けなくてはならない。トラン
ジスタQ16のエミッタ電位は、前述のように基準電圧V
r と等しく制御されているが、この時のトランジスタQ
7のベースに供給される電圧Q7VBは出力端子OUTを
基準電圧Vrと等しくする電圧にほぼ等しい。これは、
これらの回路が同一チップ上に構成され、熱的に結合
し、かつ、各素子の相対的な特性が近いという集積回路
の特徴によるものである。従って、第2のバイアス回路
のドリフト特性とハイパスフィルタのドリフト特性は、
ほぼ等しい為、トランジスタQ16のエミッタ電位を基準
電圧Vr に等しく制御することにより、出力電位OUT
を中点電位に等しくすることが可能となる。As described above, the second bias circuit has exactly the same circuit configuration as the sub-buffer circuit, the main buffer circuit, and the first bias circuit. In order to always keep the midpoint potential of the output of the main buffer circuit at a desired value, the voltage Q 7 V B supplied to the base of the transistor Q 7 is adjusted,
Drift (fluctuation) factors due to temperature characteristics and characteristic variations of each transistor must be continuously corrected. The emitter potential of the transistor Q 16 is the reference voltage V, as described above
r , but the transistor Q
The voltage Q 7 V B supplied to the base of 7 is substantially equal to the voltage that makes the output terminal OUT equal to the reference voltage Vr. this is,
This is due to the feature of the integrated circuit that these circuits are formed on the same chip, are thermally coupled, and the relative characteristics of each element are close. Therefore, the drift characteristic of the second bias circuit and the drift characteristic of the high-pass filter are:
Approximately equal because, by controlling equal emitter potential of the transistor Q 16 to the reference voltage V r, the output potential OUT
Can be made equal to the midpoint potential.
【0022】なお、上記実施例においては、主バッファ
回路をトランジスタQ5 ,Q6 ,R4 からなるエミッタ
フォロワにより構成したが、これをFET又は高入力イ
ンピーダンスのオペアンプ等で構成してもよい。その場
合、ダミー回路も同様の構成にする。また、基準電圧V
r は、ツェナーダイオード等で発生させてもよい。その
他、本考案の趣旨に基づき種々の変形が可能であり、そ
れらを本考案の範囲から排除するものではない。In the above embodiment, the main buffer circuit is constituted by the emitter follower including the transistors Q 5 , Q 6 and R 4 , but this may be constituted by an FET or an operational amplifier having a high input impedance. In that case, the dummy circuit has the same configuration. Also, the reference voltage V
r may be generated by a Zener diode or the like. In addition, various modifications are possible based on the gist of the present invention, and they are not excluded from the scope of the present invention.
【0023】[0023]
【考案の効果】以上詳細に説明したように、本考案によ
れば、互いに極性の異なる2つのエミッタフォロワ回路
と、インピーダンスの高いエミッタフォロワ回路とをベ
ースで接続し、ここにコンデンサを接続し、かつ出力の
電位が一定となるような中点電位バイアス回路を設けた
ので、入力抵抗が不要となり、入力インピーダンスが高
くとれ〔(1/2)hFE倍〕、同じカットオフ周波数で
あればそれだけ入力コンデンサの容量を小さくすること
ができる。したがって、入力コンデンサを集積回路の内
部に形成することが可能になる。As described above in detail, according to the present invention, two emitter follower circuits having different polarities from each other and an emitter follower circuit having a high impedance are connected at a base, and a capacitor is connected thereto. In addition, since a midpoint potential bias circuit is provided so that the output potential is constant, the input resistance is not required, and the input impedance can be increased [(1/2) hFE times]. The capacity of the input capacitor can be reduced. Therefore, the input capacitor can be formed inside the integrated circuit.
【0024】また、中点電位を任意にとれるため、安価
な単電源構成とすることができる。したがって、外付け
部品の少ない、小型で低価格のハイパスフィルタ回路を
得ることができる。また、ダミー回路を用いているの
で、中点電位への入力信号の影響を排除できる。Further, since the midpoint potential can be arbitrarily set, an inexpensive single power supply configuration can be realized. Therefore, a small and low-cost high-pass filter circuit with few external components can be obtained. Further, since the dummy circuit is used, the influence of the input signal on the midpoint potential can be eliminated.
【図1】本考案の実施例のハイパスフィルタ回路を示す
回路図である。FIG. 1 is a circuit diagram showing a high-pass filter circuit according to an embodiment of the present invention.
【図2】従来のハイパスフィルタ回路を示す回路図であ
る。FIG. 2 is a circuit diagram showing a conventional high-pass filter circuit.
【図3】入力コンデンサを外付けしたハイパスフィルタ
回路を示す回路図である。FIG. 3 is a circuit diagram showing a high-pass filter circuit with an externally connected input capacitor.
【図4】入力インピーダンスを高くしたハイパスフィル
タ回路を示す回路図である。FIG. 4 is a circuit diagram showing a high-pass filter circuit having a high input impedance.
【図5】ダイアモンド回路を用いたハイパスフィルタ回
路を示す回路図である。FIG. 5 is a circuit diagram showing a high-pass filter circuit using a diamond circuit.
1 副バッファ回路 2 主バッファ回路 3 第1のバイアス回路 4 入力コンデンサ 5 第2のバイアス回路 DESCRIPTION OF SYMBOLS 1 Sub buffer circuit 2 Main buffer circuit 3 First bias circuit 4 Input capacitor 5 Second bias circuit
Claims (1)
結合型ハイパスフィルタ回路において、 (a)ベースが共通に接続された極性の異なる2つのエ
ミッタフォロワからなる副バッファ回路と、 (b)入力が該副バッファ回路のベースに接続され、該
副バッファ回路よりも入力インピーダンスが十分に高い
主バッファ回路と、 (c)前記副バッファ回路のエミッタ間に接続され、前
記副バッファ回路に所定のベース電流を供給する第1の
バイアス回路と、 (d)前記副バッファ回路のベースに接続された入力コ
ンデンサと、 (e)前記副バッファ回路、前記主バッファ回路および
前記第1のバイアス回路を前記(a)、(b)及び
(c)のとおりに構成したダミー回路である第2のバイ
アス回路とを備え、 (f)前記第2のバイアス回路における主バッファ回路
の出力電位と中点電位を表す基準電位とを比較し、その
比較出力電圧を前記第1のバイアス回路、および第2の
バイアス回路における前記第1のバイアス回路にフィー
ドバックして前記主バッファ回路の出力電位を基準電位
と等しくなるように制御することを特徴とするハイパス
フィルタ回路。1. A capacitor-coupled high-pass filter circuit formed inside an integrated circuit, comprising: (a) a sub-buffer circuit composed of two emitter followers having different bases and connected in common; A main buffer circuit connected to the base of the sub-buffer circuit and having sufficiently higher input impedance than the sub-buffer circuit; and (c) a predetermined base current connected between the emitters of the sub-buffer circuit and connected to the sub-buffer circuit. (D) an input capacitor connected to the base of the sub-buffer circuit, and (e) the sub-buffer circuit, the main buffer circuit,
The first bias circuit is connected to the (a), (b) and
The second bypass, which is a dummy circuit configured as shown in FIG.
And (f) a main buffer circuit in the second bias circuit.
Is compared with the reference potential representing the midpoint potential.
The comparison output voltage is supplied to the first bias circuit and the second bias circuit.
Feed the first bias circuit in the bias circuit.
The output potential of the main buffer circuit to the reference potential.
A high-pass filter circuit characterized by controlling so as to be equal to
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990401581U JP2538013Y2 (en) | 1990-12-25 | 1990-12-25 | High pass filter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990401581U JP2538013Y2 (en) | 1990-12-25 | 1990-12-25 | High pass filter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0491421U JPH0491421U (en) | 1992-08-10 |
JP2538013Y2 true JP2538013Y2 (en) | 1997-06-04 |
Family
ID=31879648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1990401581U Expired - Lifetime JP2538013Y2 (en) | 1990-12-25 | 1990-12-25 | High pass filter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2538013Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5622120B2 (en) * | 2012-09-27 | 2014-11-12 | セイコーエプソン株式会社 | Buffer circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5428543A (en) * | 1977-08-05 | 1979-03-03 | Toshiba Corp | Variable impedance circuit |
-
1990
- 1990-12-25 JP JP1990401581U patent/JP2538013Y2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5428543A (en) * | 1977-08-05 | 1979-03-03 | Toshiba Corp | Variable impedance circuit |
Also Published As
Publication number | Publication date |
---|---|
JPH0491421U (en) | 1992-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3887879A (en) | Current mirror | |
US4024462A (en) | Darlington configuration high frequency differential amplifier with zero offset current | |
US4074205A (en) | Input stage for fast-slewing amplifier | |
JPS6039220A (en) | Current stabilizing circuit | |
US4692711A (en) | Current mirror circuit | |
JP2538013Y2 (en) | High pass filter circuit | |
JPS6184913A (en) | High-pass circuit device | |
US4504794A (en) | Integrable differential amplifier | |
US4017749A (en) | Transistor circuit including source voltage ripple removal | |
JPS61214605A (en) | Amplification circuit | |
JPS6011913A (en) | Current source circuit | |
US4045745A (en) | Low-frequency power amplifier | |
JP2765257B2 (en) | Amplifier circuit | |
JPH0527282B2 (en) | ||
JP3414454B2 (en) | Amplifier bias circuit | |
JPS646583Y2 (en) | ||
JPH0716138B2 (en) | Amplifier circuit device | |
JPH0345568B2 (en) | ||
JPH0161247B2 (en) | ||
JP3000737B2 (en) | Output buffer circuit | |
JP3439252B2 (en) | Recording drive circuit and magnetic recording device | |
JPH05206759A (en) | Base current compensation circuit | |
JPS5827539Y2 (en) | audio amplifier | |
JPS6043682B2 (en) | signal amplifier | |
JP2693861B2 (en) | Amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970204 |
|
EXPY | Cancellation because of completion of term |