JPS61224019A - Resetting circuit of microprocessor - Google Patents

Resetting circuit of microprocessor

Info

Publication number
JPS61224019A
JPS61224019A JP60065396A JP6539685A JPS61224019A JP S61224019 A JPS61224019 A JP S61224019A JP 60065396 A JP60065396 A JP 60065396A JP 6539685 A JP6539685 A JP 6539685A JP S61224019 A JPS61224019 A JP S61224019A
Authority
JP
Japan
Prior art keywords
circuit
microprocessor
signal
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60065396A
Other languages
Japanese (ja)
Inventor
Masayuki Taguchi
雅之 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60065396A priority Critical patent/JPS61224019A/en
Publication of JPS61224019A publication Critical patent/JPS61224019A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the malfunctions of a device and a system in which a microprocessor is used by continuing a resetting signal covering the period when power source voltage becomes lower temporarily than specified voltage. CONSTITUTION:A power source voltage monitoring circuit 110 supervises power source voltage 1 of a microprocessor 200 and an alarm signal 2 is sent out from the circuit 110 to a resetting signal generating circuit 120. When power source voltage is lower than a specified value, the signal 2 becomes low level. Clock signals 3 having continuous specified time interval are sent out from a clock circuit 120a of the circuit 120. A resetting signal 4 is generated in the circuit 120b making the signal 3 a base and sent to the microprocessor 200. The signal 4 is sent while the signal 2 is low level and for a specified time from the point of time when the signal 2 changes from low level to high level.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサに印加される電圧の過渡
変化時に生ずるマイクロプロセッサの誤動作を防止する
リセット回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a reset circuit that prevents malfunctions of a microprocessor that occur during transient changes in the voltage applied to the microprocessor.

〔概要〕〔overview〕

マイクロプロセッサの電源が立ち上がり時に、このマイ
クロプロセッサが動作できる所定の電圧になってから、
このマイクロプロセッサの動作が安定するまでの時間に
わたり、このマイクロプロセッサにリセット信号を継続
して供給する回路において、 このマイクロプロセッサの動作中に電源電圧が上記所定
の電圧より一時的に下回ったときに、この所定の電圧を
下回っている期間にわたり上記リセット信号を継続させ
ることにより、 電源電圧が所定の電圧より下回っている期間に行われた
動作が有効にならないようにしたものである。
When the power supply to the microprocessor is turned on, after the voltage reaches a predetermined level that allows the microprocessor to operate,
In a circuit that continuously supplies a reset signal to this microprocessor until the operation of this microprocessor stabilizes, when the power supply voltage temporarily falls below the predetermined voltage while this microprocessor is operating, By continuing the reset signal during the period when the power supply voltage is below the predetermined voltage, operations performed during the period when the power supply voltage is below the predetermined voltage will not become effective.

〔従来の技術〕[Conventional technology]

マイクロプロセッサのリセットに用いられる従来例回路
を第4図および第5図に示す。まず、第4図に示す回路
では、抵抗素子101とコンデンサ102とにより定ま
る時定数によりマイクロプロセッサに必要な時間幅のリ
フト信号を得る方法が採られている。すなわち、電源が
投入された当初にはコンデンサ102に電荷が蓄積され
ていないので、シュミット入力のバッファ104の出力
はローレベルになりマイクロプロセッサ200はリセッ
トされる。時間の経過に従い抵抗素子101を介してコ
ンデンサ102が充電され、バッファ104の入力スレ
ッショルド電圧Vいを越えた時点で出力がハイレベルに
なり、マイクロプロセッサ200のリセットが解除され
る。また、ダイオード103により電源遮断あるいは瞬
断時にコンデンサ102の放電が急速に行われる。この
従来例回路では、電源電圧が第5゛図(a)に示すよう
に急速に立ち上がる場合には、抵抗素子101 とコン
デンサ102の時定数により所望のリセット信号を得る
ことができる。しかし、第5図世)に示すように電源電
圧の立ち上がりが緩慢な場合には、電源電圧がマイクロ
プロセッサの動作保証電圧に到達する以前にコンデンサ
102の電圧がバッファ104の入力スレッショルド電
圧Vthを越えてリセットが解除される。このリセット
の解除は電源電圧が確定してから所定の時間が経過した
後に行われるべきである。さらに、第5図(C)に示す
ように電源が瞬断の場合すなわち電源電圧が一旦Ovに
まで降下し直ちに回復する場合にも、マイクロプロセッ
サ200の動作保証電圧以下になった時間以後の動作が
保証されないので、電源電圧が回復した時点でマイクロ
プロセッサ200をリセットさせる必要がある。しかし
、瞬断時間が短いとコンデンサ102の電圧はバッファ
104の入力スレッシッルド電圧Vいまで降下しないの
でリセット信号が出力されない。
Conventional circuits used to reset microprocessors are shown in FIGS. 4 and 5. First, in the circuit shown in FIG. 4, a method is adopted in which a lift signal having a time width necessary for the microprocessor is obtained using a time constant determined by a resistive element 101 and a capacitor 102. That is, since no charge is accumulated in the capacitor 102 when the power is first turned on, the output of the Schmitt input buffer 104 becomes low level and the microprocessor 200 is reset. As time passes, the capacitor 102 is charged via the resistive element 101, and when the input threshold voltage V of the buffer 104 is exceeded, the output becomes high level and the reset of the microprocessor 200 is released. Furthermore, the diode 103 causes the capacitor 102 to rapidly discharge when the power is cut off or momentarily interrupted. In this conventional circuit, when the power supply voltage rises rapidly as shown in FIG. However, if the power supply voltage rises slowly as shown in Figure 5), the voltage of the capacitor 102 will exceed the input threshold voltage Vth of the buffer 104 before the power supply voltage reaches the guaranteed operation voltage of the microprocessor. The reset will be canceled. This reset should be released after a predetermined time has elapsed after the power supply voltage was determined. Furthermore, even in the case of a momentary power interruption as shown in FIG. 5(C), that is, when the power supply voltage once drops to Ov and immediately recovers, the operation of the microprocessor 200 after the time when the voltage drops below the guaranteed operating voltage is Since this is not guaranteed, it is necessary to reset the microprocessor 200 when the power supply voltage is restored. However, if the instantaneous interruption time is short, the voltage of the capacitor 102 will not drop until the input threshold voltage V of the buffer 104, so no reset signal will be output.

このような電源投入時および電源瞬断時の問題を解決す
る回路として、第6図に示、す従来例回路が公知である
。この回路では比較回路108で基準電圧源107と抵
抗素子105および106で分圧された電源電圧とが比
較され、規定値以下のときにトランジスタ109がオン
状態になるので、電源投入時に電源電圧の立ち上がりが
遅い場合でも、規定電圧以上でトランジスタ109がオ
フ状態になり、この時点から抵抗素子101とコンデン
サ102とで決定される時定数により所定のリセットが
行われ、マイクロプロセッサ100に誤動作が生じない
A conventional circuit shown in FIG. 6 is known as a circuit for solving such problems at the time of power-on and instantaneous power-off. In this circuit, the comparison circuit 108 compares the reference voltage source 107 with the power supply voltage divided by the resistive elements 105 and 106, and when the voltage is below the specified value, the transistor 109 turns on. Even if the rise is slow, the transistor 109 is turned off when the voltage exceeds the specified voltage, and from this point on, a predetermined reset is performed by the time constant determined by the resistive element 101 and the capacitor 102, so that the microprocessor 100 does not malfunction. .

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、電源瞬断および瞬低の場合には、第7図(b)
に示すようにトランジスタ109がオン状態である時間
内でコンデンサ102の電圧がバッファ104の入力ス
レッショルド電圧Vいにまで降下する場合は問題がない
が、第7図(C)に示すように短時間の瞬断および瞬低
でトランジスタ109はオン状態になってもコンデンサ
102の電圧が十分に降下しないときには、マイクロプ
ロセッサ200に誤動作が生ずることがある。
However, in the case of instantaneous power interruption or voltage drop, as shown in Fig. 7 (b)
There is no problem if the voltage of the capacitor 102 drops to the input threshold voltage V of the buffer 104 while the transistor 109 is on, as shown in FIG. If the voltage of the capacitor 102 does not drop sufficiently even if the transistor 109 is turned on due to a momentary interruption or voltage drop, the microprocessor 200 may malfunction.

本発明は、電源の瞬断、瞬低および停電などの電源異常
が発生した場合および電源投入時に生ずるマイクロプロ
セッサの誤動作を防止することができるマイクロプロセ
ッサのリセット回路を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a reset circuit for a microprocessor that can prevent malfunctions of the microprocessor that occur when a power supply abnormality such as a momentary power interruption, voltage drop, or power outage occurs and when the power is turned on.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、マイクロプロセッサの電源回路に接続され、
この電源回路の電圧がこのマイクロプロセッサの動作で
きる所定の値以上であるときに出力を送出する電源電圧
監視回路と、この電源電圧監視回路の出力が送出開始さ
れた時点から上記マイクロプロセッサの動作が安定する
に十分な時間にわたり上記マイクロプロセッサにリセッ
ト信号を供給するリセット信号発生回路とを備えたマイ
クロプロセッサのリセット回路で、前述の問題点を解決
するための手段として、上記リセット信号発生回路は、
上記電源電圧監視回路の出力が停止したときに上記リセ
ット信号の供給を開始する手段を備えたことを特徴とす
る。
The present invention is connected to a power supply circuit of a microprocessor,
A power supply voltage monitoring circuit that sends out an output when the voltage of this power supply circuit is equal to or higher than a predetermined value at which this microprocessor can operate; and a reset signal generation circuit that supplies a reset signal to the microprocessor for a sufficient period of time to stabilize the microprocessor, and as a means for solving the aforementioned problem, the reset signal generation circuit includes:
The present invention is characterized by comprising means for starting supply of the reset signal when the output of the power supply voltage monitoring circuit stops.

〔作用〕[Effect]

リセット信号発生手段では電源電圧開始回路が発生する
信号により電源電圧が闇値より下がった時点でリセット
信号を発生し、再び電源電圧が闇値を越えた時点から継
続して所定の長さのリセット信号を発生する。このリセ
ット信号の長さは、マイクロプロセッサの正常動作が保
証される下限電圧以上の電圧が継続的に印加されてマイ
クロプロセッサの動作状態が安定する時間値に相当する
The reset signal generating means generates a reset signal when the power supply voltage falls below the dark value by the signal generated by the power supply voltage start circuit, and continues to reset for a predetermined length from the time when the power supply voltage exceeds the dark value again. Generate a signal. The length of this reset signal corresponds to the time value during which the operating state of the microprocessor becomes stable by continuously applying a voltage equal to or higher than the lower limit voltage that guarantees normal operation of the microprocessor.

この作用により、電源電圧値にいかなる様態の変化が生
じても、十分な長さのリセット信号を確実に発生するこ
とができる。
Due to this effect, a reset signal of sufficient length can be reliably generated no matter what kind of change occurs in the power supply voltage value.

〔実施例〕〔Example〕

以下、本発明実施例回路を図面に基づいて説明する。 Hereinafter, a circuit according to an embodiment of the present invention will be explained based on the drawings.

第1図は本発明実施例回路の構成を示すブロック構成図
であり、第2図は第1図に示すブロックの構成を示す回
路図であり、第3図は第1図の接続線上の信号波形を示
す波形図である。
FIG. 1 is a block configuration diagram showing the configuration of a circuit according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing the configuration of the block shown in FIG. 1, and FIG. 3 is a block diagram showing the configuration of the block shown in FIG. FIG. 3 is a waveform diagram showing waveforms.

まず、この実施例回路の構成を第1図に基づいて説明す
る。この回路は、電源電圧1を電源電圧入力端子150
を介して入力し、アラーム信号2を生成する電源電圧監
視回路110と、アラーム信号2を入力してリセット信
号4を生成するリセット信号発生回路120と、リセッ
ト信号4をマイクロプロセッサ200に出力するリセッ
ト信号出力端子151とを備える。ここで、リセット信
号発生回路120には、時計信号3を生成するリセット
時計回路120aと、この時計信号3およびアラーム信
号2を人力しリセット信号4を生成する計数回路120
bとを備える。
First, the configuration of this embodiment circuit will be explained based on FIG. This circuit connects the power supply voltage 1 to the power supply voltage input terminal 150.
a power supply voltage monitoring circuit 110 that inputs the alarm signal 2 and generates the alarm signal 2; a reset signal generation circuit 120 that inputs the alarm signal 2 and generates the reset signal 4; and a reset signal generator that outputs the reset signal 4 to the microprocessor 200. A signal output terminal 151 is provided. Here, the reset signal generation circuit 120 includes a reset clock circuit 120a that generates the clock signal 3, and a counting circuit 120 that generates the reset signal 4 by manually inputting the clock signal 3 and the alarm signal 2.
b.

次に、この実施例ml路の動作を第1図ないし第3図に
基づいて説明する。
Next, the operation of this example ml path will be explained based on FIGS. 1 to 3.

はじめに、第1図で電源電圧監視回路110では、マイ
クロプロセッサ200の電源電圧lたとえば+5vの監
視が行われ、この回路からアラーム信号2がリセット信
号発生回路120に送出される。
First, in FIG. 1, a power supply voltage monitoring circuit 110 monitors a power supply voltage l of a microprocessor 200, for example, +5V, and an alarm signal 2 is sent from this circuit to a reset signal generation circuit 120.

アラーム信号2はアクティブローの信号で電源電圧が例
えば4.5v以下のときにローレベルになる。リセット
信号発生回路120の時計回路120aから連続した所
定の時間間隔を有する時計信号3が計数回路120bに
送出される。計数回路120bでは、時計信号3を基準
にしてアクティブローのリセット信号4が生成され、マ
イクロプロセッサ200に送出される。リセット信号4
の送出は(1)アラーム信号2がローレベルの間および
(2)アラーム信号2がローレベルからハイレベルに変
化した時点から所定の時間以内の間に行われる。
The alarm signal 2 is an active low signal and becomes low level when the power supply voltage is, for example, 4.5V or less. A clock signal 3 having continuous predetermined time intervals is sent from the clock circuit 120a of the reset signal generating circuit 120 to the counting circuit 120b. The counting circuit 120b generates an active low reset signal 4 based on the clock signal 3 and sends it to the microprocessor 200. Reset signal 4
The transmission is performed (1) while the alarm signal 2 is at a low level and (2) within a predetermined time from the time when the alarm signal 2 changes from a low level to a high level.

次に、第2図で時計回路120aはCMOS ICバッ
ファ124.125および126を使用した発振回路で
あり、抵抗素子121 とコンデンサ122とで定まる
周期で連続した時計信号3が生成される。また、抵抗素
子123によりCMOS rcバッファ124の入力が
保護される。この発振周期はマイクロプロセッサ200
で所要のリセット時間のl/10程度に設定される。電
源電圧監視回路110の比較回路115には、抵抗素子
113と定電圧ダイオード114とから成る基準電圧発
生源がその非反転入力に接続され、一方、抵抗素子11
1および112により分圧された+5■電源電圧がその
反転入力に接続される。基準電圧発生源では、電源電圧
が低下してマイクロプロセッサ200が完全に動作しな
くなる電圧までの領域で一定の基準電圧が生成される。
Next, in FIG. 2, a clock circuit 120a is an oscillation circuit using CMOS IC buffers 124, 125 and 126, and a continuous clock signal 3 is generated at a period determined by a resistor element 121 and a capacitor 122. Furthermore, the input of the CMOS rc buffer 124 is protected by the resistive element 123. This oscillation period is determined by the microprocessor 200.
The reset time is set to approximately 1/10 of the required reset time. A reference voltage generation source consisting of a resistance element 113 and a voltage regulator diode 114 is connected to a non-inverting input of the comparison circuit 115 of the power supply voltage monitoring circuit 110.
1 and 112 is connected to its inverting input. The reference voltage generation source generates a constant reference voltage in a region where the power supply voltage drops to a voltage at which the microprocessor 200 completely stops operating.

比較回路115は最小動作電源電圧が1v程度のものが
使われ、その出力はトランジスタ116のベースに接続
される。トランジスタ116のコレクタにはプルアップ
抵抗117が接続され、この接続点からアラーム信号2
が計数回路120bに出力される。計数回路120bは
クリア端子CLおよびイネーブル端子ENを備えた4ビ
ツトバイナリカウンタ127で構成され、出力を1ビツ
ト目から順にA、BSCおよびDとするとD出力がリセ
ット信号4としてマイクロプロセッサ200に送出され
るともに、アクティブローのクロック入力端子CKにも
接続され、この信号により4ビツトバイナリカウンタ1
27の動作が制御される。時計回路120aからの時計
信号3はイネーブル端子ENに、また、電源電圧監視回
路110からのアラーム信号2はアクティブローのクリ
ア端子CLに制御される。アラーム信号2がハイレベル
の間は4ビツトバイナリカウンタ127は動作するが、
D出力がクロック入力端子CKに接続されているので、
D出力がハイレベルになった時点でカウント動作が停止
する。したがって、電源電圧が正常であればリセット信
号4のハイレベル状態が維持される。アラーム信号2が
ローレベルになると4ビツトバイナリカウンタ127の
出力がクリアされるので、リセット信号4はローレベル
になる。さらに、アラーム信号2がローレベルからハイ
レベルに変化するとその時点からカウント動作が始まり
、8カウント目でカウント動作が停止する。したがって
、時計信号3の周期を2ミリ秒にすれば、リセット信号
4として16ミリ秒のアクティブローのパルスが得られ
る。
The comparator circuit 115 has a minimum operating power supply voltage of about 1 V, and its output is connected to the base of the transistor 116. A pull-up resistor 117 is connected to the collector of the transistor 116, and the alarm signal 2 is output from this connection point.
is output to the counting circuit 120b. The counting circuit 120b is composed of a 4-bit binary counter 127 equipped with a clear terminal CL and an enable terminal EN, and when the outputs are A, BSC, and D in order from the 1st bit, the D output is sent to the microprocessor 200 as a reset signal 4. Both are also connected to the active low clock input terminal CK, and this signal causes the 4-bit binary counter 1 to
27 operations are controlled. The clock signal 3 from the clock circuit 120a is controlled to the enable terminal EN, and the alarm signal 2 from the power supply voltage monitoring circuit 110 is controlled to the active low clear terminal CL. While the alarm signal 2 is at a high level, the 4-bit binary counter 127 operates, but
Since the D output is connected to the clock input terminal CK,
The counting operation stops when the D output becomes high level. Therefore, if the power supply voltage is normal, the reset signal 4 is maintained at a high level. When the alarm signal 2 goes low, the output of the 4-bit binary counter 127 is cleared, so the reset signal 4 goes low. Further, when the alarm signal 2 changes from a low level to a high level, the counting operation starts from that point and stops at the 8th count. Therefore, if the period of the clock signal 3 is set to 2 milliseconds, an active low pulse of 16 milliseconds can be obtained as the reset signal 4.

次に、電源電圧が変化したときの動作を第3図に基づい
て説明する。
Next, the operation when the power supply voltage changes will be explained based on FIG. 3.

まず、電源投入の場合を示したものが図の左側の波形図
である。電源電圧監視回路110も+5vで動作させる
ので+1v程度に立上がるまでの間は動作保証がないが
、この段階ではマイクロプロセッサ200は動作しない
ので問題を伴わない。電源電圧が4.5vになるまでは
立上がり方が緩慢であって電源電圧開始回路110から
、ローレベルのアラーム信号2が出力されるので、リセ
ット信号4もローレベルになりマイクロプロセッサ20
0は継続してリセットされる。4.5■を越えた時点で
、アラーム信号2はローレベルからハイレベルに変化し
、この時点から例えば16ミリ秒の間にわたりローレベ
ルのリセット信号4が継続して出力される。この時間の
長さはマイクロプロセッサ200の電源電圧が動作保証
電圧に達してから必要とするリセット時間に基づいて決
定されるので、電源投入時のマイクロプロセッサ200
の誤動作が生じない。
First, the waveform diagram on the left side of the figure shows the case when the power is turned on. Since the power supply voltage monitoring circuit 110 is also operated at +5V, there is no guarantee of operation until it rises to about +1V, but this does not pose a problem since the microprocessor 200 does not operate at this stage. The power supply voltage rises slowly until it reaches 4.5V, and the power supply voltage start circuit 110 outputs a low-level alarm signal 2, so the reset signal 4 also becomes low level and the microprocessor 20 outputs a low-level alarm signal 2.
0 is continuously reset. At the point when the alarm signal 2 exceeds 4.5■, the alarm signal 2 changes from low level to high level, and from this point on, the low level reset signal 4 is continuously output for, for example, 16 milliseconds. The length of this time is determined based on the reset time required after the power supply voltage of the microprocessor 200 reaches the guaranteed operation voltage.
No malfunctions will occur.

次に、第3図右側の波形図を用いて電源瞬断の場合を説
明する。電源電圧が低下して4.5V以下になると、電
源電圧監視回路110からのアラーム信号2がローレベ
ルになり、リセット信号4もローレベルに変化するので
、マイクロプロセッサ200はリセットされる。電源電
圧が再び4.5vを越えるまではこの状態で維持される
。4.5vを越えると、その時点からリセット信号発生
回路120が動作して、マイクロプロセッサ200のリ
セットに必要な時間例えば16ミリ秒の間にわたり、継
続してリセットされる。したがって、瞬断後のマイクロ
プロセッサ200に誤動作が生じない。
Next, the case of instantaneous power interruption will be explained using the waveform diagram on the right side of FIG. When the power supply voltage decreases to 4.5V or less, the alarm signal 2 from the power supply voltage monitoring circuit 110 becomes low level, and the reset signal 4 also changes to low level, so that the microprocessor 200 is reset. This state is maintained until the power supply voltage exceeds 4.5V again. When the voltage exceeds 4.5V, the reset signal generation circuit 120 operates from that point on and continues to reset the microprocessor 200 for a period of, for example, 16 milliseconds. Therefore, no malfunction occurs in the microprocessor 200 after a momentary interruption.

〔発明の効果〕〔Effect of the invention〕

本発明は、以上説明したように、マイクロプロセッサの
電源に瞬断、瞬低および停電などの異常時にマイクロプ
ロセッサの動作保証電圧以上で十分な時間にわたりリセ
ットをかけることができるので、マイクロプロセッサを
使用した装置およびシステムの誤動作を防ぎ、信顛性の
部上を図ることができる効果がある。
As explained above, in the event of an abnormality such as a momentary power outage, instantaneous drop, or power outage in the power supply of a microprocessor, the present invention can reset the microprocessor at a voltage higher than the guaranteed operating voltage for a sufficient period of time. This has the effect of preventing malfunctions of devices and systems that have been used, and improving reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明実施例回路の構成を示すブロック構成図
。 第2図は第1図に示す各ブロックの構成を示す回路構成
図。 第3図は本発明実施例回路の各部の信号の波形を示す波
形図。 第4図は第一従来例回路の構成を示す回路構成図。 第5図は第一従来例回路の信号の波形を示す波形図。 第6図は第二従来例回路の構成を示す回路構成図。 第7図は第二従来例回路の各部の信号の波形を示す波形
図。 1・・・電源電圧、2・・・アラーム信号、3・・・時
計信号、4・・・リセット信号、100・・・リセット
回路、101105.106.111.112.113
.117.121.123・・・抵抗素子、102.1
22・・・コンデンサ、103・・・ダイオード、10
4・・・バッファ、107・・・基準電圧源、10B 
、115・・・比較回路、109.116・・・トラン
ジスタ、110・・・電源電圧監視回路、114・・・
定電圧ダイオード、120・・・リセット信号発生回路
、120a・・・時計回路、120b・・・計数回路、
124.125.126 ・C0M5ICバツフア、1
27・・・4ビツトバイナリカウンタ、150・・・電
源電圧入力端子、151・・・リセット信号出力端子、
200・・・マイクロプロセッサ、300・・・電源端
子。 実施例の構成図 M 1 図 y以 実施例のブロック構成図 32 図 実施例の各部波形図 ;!i′1iIi3  図 第−従来例の構成図 (a)      (b)       (c)第一従
来例の各部波形図 萬 5 図
FIG. 1 is a block configuration diagram showing the configuration of a circuit according to an embodiment of the present invention. FIG. 2 is a circuit configuration diagram showing the configuration of each block shown in FIG. 1. FIG. 3 is a waveform diagram showing signal waveforms of various parts of the circuit according to the embodiment of the present invention. FIG. 4 is a circuit configuration diagram showing the configuration of the first conventional example circuit. FIG. 5 is a waveform diagram showing signal waveforms of the first conventional circuit. FIG. 6 is a circuit configuration diagram showing the configuration of a second conventional example circuit. FIG. 7 is a waveform diagram showing signal waveforms at various parts of the second conventional circuit. 1... Power supply voltage, 2... Alarm signal, 3... Clock signal, 4... Reset signal, 100... Reset circuit, 101105.106.111.112.113
.. 117.121.123...Resistance element, 102.1
22... Capacitor, 103... Diode, 10
4...Buffer, 107...Reference voltage source, 10B
, 115... Comparison circuit, 109.116... Transistor, 110... Power supply voltage monitoring circuit, 114...
Constant voltage diode, 120... Reset signal generation circuit, 120a... Clock circuit, 120b... Counting circuit,
124.125.126 ・C0M5IC buffer, 1
27...4-bit binary counter, 150...power supply voltage input terminal, 151...reset signal output terminal,
200... Microprocessor, 300... Power supply terminal. Block configuration diagram of the embodiment M 1 Block diagram of the embodiment from Figure y Figure 3 Waveform diagram of each part of the embodiment;! i'1iIi3 Figure 5 - Configuration diagram of the conventional example (a) (b) (c) Waveform diagrams of various parts of the first conventional example

Claims (1)

【特許請求の範囲】[Claims] (1) マイクロプロセッサの電源回路に接続され、こ
の電源回路の電圧がこのマイクロプロセッサの動作でき
る所定の値以上であるときに出力を送出する電源電圧監
視回路と、 この電源電圧監視回路の出力が送出開始された時点から
上記マイクロプロセッサの動作が安定するに十分な時間
にわたり上記マイクロプロセッサにリセット信号を供給
するリセット信号発生回路と を備えたマイクロプロセッサのリセット回路において、 上記リセット信号発生回路は、上記電源電圧監視回路の
出力が停止したときに上記リセット信号の供給を開始す
る手段を備えた ことを特徴とするマイクロプロセッサのリセット回路。
(1) A power supply voltage monitoring circuit that is connected to the power supply circuit of the microprocessor and sends out an output when the voltage of this power supply circuit is equal to or higher than a predetermined value at which the microprocessor can operate; and a reset signal generation circuit that supplies a reset signal to the microprocessor for a sufficient period of time to stabilize the operation of the microprocessor from the time when transmission is started, the reset signal generation circuit comprising: A reset circuit for a microprocessor, comprising means for starting supply of the reset signal when the output of the power supply voltage monitoring circuit stops.
JP60065396A 1985-03-29 1985-03-29 Resetting circuit of microprocessor Pending JPS61224019A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60065396A JPS61224019A (en) 1985-03-29 1985-03-29 Resetting circuit of microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60065396A JPS61224019A (en) 1985-03-29 1985-03-29 Resetting circuit of microprocessor

Publications (1)

Publication Number Publication Date
JPS61224019A true JPS61224019A (en) 1986-10-04

Family

ID=13285806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60065396A Pending JPS61224019A (en) 1985-03-29 1985-03-29 Resetting circuit of microprocessor

Country Status (1)

Country Link
JP (1) JPS61224019A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141758A (en) * 2007-12-07 2009-06-25 Oki Semiconductor Co Ltd Power-on reset circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141758A (en) * 2007-12-07 2009-06-25 Oki Semiconductor Co Ltd Power-on reset circuit

Similar Documents

Publication Publication Date Title
US4434403A (en) Universal reset circuit for digital circuitry
EP0182971A2 (en) Power on/off reset generator
JPH0120777B2 (en)
KR100271951B1 (en) Power-on reset circuit
CA2013296C (en) Memory drive device and method
JPS61224019A (en) Resetting circuit of microprocessor
EP0669568B1 (en) Microprocessor malfunction operation preventing circuit
JPH0519911A (en) Power supply circuit
JPS6016129A (en) Power source resetting circuit
JPH0334689B2 (en)
JPH0143650Y2 (en)
KR890006608Y1 (en) Error movement protect circuits of micom
JP4350854B2 (en) State maintaining circuit device to be controlled and state maintaining method
JPS5825451Y2 (en) Power supply voltage monitoring circuit
JPH0453452B2 (en)
JPS59146349A (en) Automatic reset system of microcomputer
JPH0421232Y2 (en)
JPS59133619A (en) Data protecting device
JPH0353582B2 (en)
JPH0224287Y2 (en)
EP0642074A1 (en) Method and apparatus for a timer integrated power management element
JPS62221718A (en) Resetting circuit
KR920004986Y1 (en) Watch dog timer w/resetting circuit
JPS6134634B2 (en)
JPH04418Y2 (en)