JPS61223672A - デイジタル信号発生装置 - Google Patents
デイジタル信号発生装置Info
- Publication number
- JPS61223672A JPS61223672A JP60065836A JP6583685A JPS61223672A JP S61223672 A JPS61223672 A JP S61223672A JP 60065836 A JP60065836 A JP 60065836A JP 6583685 A JP6583685 A JP 6583685A JP S61223672 A JPS61223672 A JP S61223672A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- power source
- diode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、例えば半導体集積回路等の被試験回路にディ
ジタル信号を与え、被試験回路の動作状態等をテストす
る場合に用いられるディジタル信号発生Ｈ＠に関する。
ジタル信号を与え、被試験回路の動作状態等をテストす
る場合に用いられるディジタル信号発生Ｈ＠に関する。
（従来の技術）
例えば、半導体集積回路のテストを行う場合に用いられ
るディジタル信号発生装置としては、ハイレベル及びロ
ウレベルが自由に設定できること、高速出力が得られる
こと、出力が保護できること等が要求されており、従来
よりダイオードスイッチ回路を出力段に備えて構成され
たものが提案されている。
るディジタル信号発生装置としては、ハイレベル及びロ
ウレベルが自由に設定できること、高速出力が得られる
こと、出力が保護できること等が要求されており、従来
よりダイオードスイッチ回路を出力段に備えて構成され
たものが提案されている。
（発明が解決しようとする問題点）
ダイオードスイッチ回路を出力段に備えた従来装置にお
いて、出力のスルーレートＳ、Ｒ，は、最大出力電流を
１１出力ディジタル信号が印加される負荷回路の容ｆｆ
１ｃ＋とすれば、Ｓ、Ｒ，＝Ｉ／ＣＩ （Ｖ／ｓｅｃ
）で決定される。従って、スルーレートＳ、Ｒ，を上
げるためには、最大出力電流１を大きくすればよいが、
回路の消ＩＩ電力が大きくなり発熱が問題となる。一方
、信号の立上り。
いて、出力のスルーレートＳ、Ｒ，は、最大出力電流を
１１出力ディジタル信号が印加される負荷回路の容ｆｆ
１ｃ＋とすれば、Ｓ、Ｒ，＝Ｉ／ＣＩ （Ｖ／ｓｅｃ
）で決定される。従って、スルーレートＳ、Ｒ，を上
げるためには、最大出力電流１を大きくすればよいが、
回路の消ＩＩ電力が大きくなり発熱が問題となる。一方
、信号の立上り。
立下り時に過渡的に出力電流を増加させることも考えら
れるが、小振幅時に、オーバーシュートやスパイクを生
ずるという問跪点がある。
れるが、小振幅時に、オーバーシュートやスパイクを生
ずるという問跪点がある。
本発明は上記の問題点に鑑みてなされたもので、その目
的は、ダイオードスイッチ回路を出力段に備えながらも
、信号の立上り、立下り時間が小さく、且つ、小振幅時
でもオーバーシュートやスパイク等が生じないような高
速出力が得られるディジタル信号発生装置を実現するこ
とにある。
的は、ダイオードスイッチ回路を出力段に備えながらも
、信号の立上り、立下り時間が小さく、且つ、小振幅時
でもオーバーシュートやスパイク等が生じないような高
速出力が得られるディジタル信号発生装置を実現するこ
とにある。
（問題点を解決するための手段）
前記した問題点を解決する本発明は、ハイレベル設定電
源と、出力電流の状態として３状態がとれる第１．第２
のｍ流源と、ロウレベル設定電源と、前記ハイレベル設
定′ＩＩｌ！ｉと前記第１のｉＩｉ流源との間に接続さ
れた第１のダイオードと、前記第１の電流源と装置の出
力端子間に接続された第２のダイオードと、前記第２の
電流源と装置の出力端子間に接続された第３のダイオー
ドと、前記ロウレベル設定１！ｉｌｌと前記第２の電流
源との間に接続された第４のダイオードと、ハイレベル
出りと０ウレベル出力の切換における過渡時にパルス信
号を微分した電流であって、且つこの微分電流の大きさ
が出力信号の振幅に応じて変化する信号を前記第２．第
３のダイオードの動作電流に重畳する第１．第２の出力
電流補正回路とで構成されたことを特徴とするものであ
る。
源と、出力電流の状態として３状態がとれる第１．第２
のｍ流源と、ロウレベル設定電源と、前記ハイレベル設
定′ＩＩｌ！ｉと前記第１のｉＩｉ流源との間に接続さ
れた第１のダイオードと、前記第１の電流源と装置の出
力端子間に接続された第２のダイオードと、前記第２の
電流源と装置の出力端子間に接続された第３のダイオー
ドと、前記ロウレベル設定１！ｉｌｌと前記第２の電流
源との間に接続された第４のダイオードと、ハイレベル
出りと０ウレベル出力の切換における過渡時にパルス信
号を微分した電流であって、且つこの微分電流の大きさ
が出力信号の振幅に応じて変化する信号を前記第２．第
３のダイオードの動作電流に重畳する第１．第２の出力
電流補正回路とで構成されたことを特徴とするものであ
る。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示す接続図である。
図において、Ａ１及びＡ２は出力信号のハイ、ロウレベ
ルを設定するためのハイレベル設定電源及び０ウレベル
設定電源で、何れも直流設定電圧Ｖｉｈ、Ｖｉｌが与え
られる増幅器を用いて構成しである。Ｉａ、Ｉｂは何れ
もオン、オフできる定電流源で、出力電流の状態として
Ｏ，１，２１の３状態がとれる第１の電流源Ｃ８ｉを構
成している。
ルを設定するためのハイレベル設定電源及び０ウレベル
設定電源で、何れも直流設定電圧Ｖｉｈ、Ｖｉｌが与え
られる増幅器を用いて構成しである。Ｉａ、Ｉｂは何れ
もオン、オフできる定電流源で、出力電流の状態として
Ｏ，１，２１の３状態がとれる第１の電流源Ｃ８ｉを構
成している。
Ｉｃ、Ｉｄは伺れもオン、オフできる定電流源で、出力
電流の状態としてＯ，−１，−２■の３状態がとれる第
２の電流源Ｃ３２を構成している。Ｄｌは７ノードが第
１の電流源Ｃ８ｚの出力端に接続され、カソードがハイ
レベル設定電源Ａｚの出力端に接続された第１のダイオ
ード、Ｄ２はアノードが第１の電流源Ｃ８１の出力端に
接続され、カソードが抵抗ＲＯを介して装置の出力端子
ＴＯに接続された第２のダイオード、０３はアノードが
抵抗ＲＯを介して装置の出力端子ＴＯに接続され、カソ
ードが第２の？ｌＷ流源ＣＳ ２の出力端に接続された
第３のダイオード、０４はアノードがローレベル設定電
源Ａ２の出力端に接続され、カソードが第２の電流源Ｃ
Ｓ ｚの出力端に接続された第４のダイオードである。
電流の状態としてＯ，−１，−２■の３状態がとれる第
２の電流源Ｃ３２を構成している。Ｄｌは７ノードが第
１の電流源Ｃ８ｚの出力端に接続され、カソードがハイ
レベル設定電源Ａｚの出力端に接続された第１のダイオ
ード、Ｄ２はアノードが第１の電流源Ｃ８１の出力端に
接続され、カソードが抵抗ＲＯを介して装置の出力端子
ＴＯに接続された第２のダイオード、０３はアノードが
抵抗ＲＯを介して装置の出力端子ＴＯに接続され、カソ
ードが第２の？ｌＷ流源ＣＳ ２の出力端に接続された
第３のダイオード、０４はアノードがローレベル設定電
源Ａ２の出力端に接続され、カソードが第２の電流源Ｃ
Ｓ ｚの出力端に接続された第４のダイオードである。
尚、ダイオードＤＩとＤ２及びＤ３とＤ４はペアダイオ
ードを用いることが望ましい。ＣＣ１及びＣＣ２はスル
ーレートを向上させる目的で設【プられた本発明におい
て特徴としている第１及び第２の出力電流補正回路で、
何れも後述する制御回路ＣＯＬからの信号と、ハイレベ
ル出力とロウレベル出力の切換時に生ずるパルス信号と
を入力している。第１の出力１１１流補正回路ＣＣ１は
、トランジスタＴＲｔ、抵抗Ｒ１及びトランジスタＴ
Ｒｔのベースに接続されたコンデンサＣＩと抵抗Ｒ２と
からなる微分回路で構成されており、この＠路の出力端
（トランジスタＴ Ｒｔのコレクタ）は、第２のダイオ
ードＤ２のアノードに接続されている。第２の出力電流
補正回路ＣＣ２は、トランジスタＴＲ２、抵抗Ｒ３及び
トランジスタＴ Ｒ２のベースに接続されたコンデンサ
Ｃｚと抵抗Ｒ４とからなる微分回路で構成されており、
この回路の出力＃ｉｌ（トランジスタＴＲ２のコレクタ
）は、第３のダイオードＤ３のカソードに接続されてい
る。これらの第１．第２の出力電流補正回路ＣＣ１，Ｃ
Ｃ２は、何れもハイレベル出力とロウレベル出力の切換
における過渡時に、パルス信号を微分した電流を、第２
．第３のダイオードの動作電流に１１！畳し、且つ、こ
の微分電流の大きさを出力信号の振幅に応じて変化させ
るものである。
ードを用いることが望ましい。ＣＣ１及びＣＣ２はスル
ーレートを向上させる目的で設【プられた本発明におい
て特徴としている第１及び第２の出力電流補正回路で、
何れも後述する制御回路ＣＯＬからの信号と、ハイレベ
ル出力とロウレベル出力の切換時に生ずるパルス信号と
を入力している。第１の出力１１１流補正回路ＣＣ１は
、トランジスタＴＲｔ、抵抗Ｒ１及びトランジスタＴ
Ｒｔのベースに接続されたコンデンサＣＩと抵抗Ｒ２と
からなる微分回路で構成されており、この＠路の出力端
（トランジスタＴ Ｒｔのコレクタ）は、第２のダイオ
ードＤ２のアノードに接続されている。第２の出力電流
補正回路ＣＣ２は、トランジスタＴＲ２、抵抗Ｒ３及び
トランジスタＴ Ｒ２のベースに接続されたコンデンサ
Ｃｚと抵抗Ｒ４とからなる微分回路で構成されており、
この回路の出力＃ｉｌ（トランジスタＴＲ２のコレクタ
）は、第３のダイオードＤ３のカソードに接続されてい
る。これらの第１．第２の出力電流補正回路ＣＣ１，Ｃ
Ｃ２は、何れもハイレベル出力とロウレベル出力の切換
における過渡時に、パルス信号を微分した電流を、第２
．第３のダイオードの動作電流に１１！畳し、且つ、こ
の微分電流の大きさを出力信号の振幅に応じて変化させ
るものである。
第２図は第１図におけるＩＱ ｍ回路ＣＯＬの具体的な
回路図である。（ａ＞は第１の出力電流補正回路ＣＣｔ
のトランジスタＴ Ｒ１に接続される制御回路であり、
（ｂ）は第２の出力電流補正回路ＣＣ２のトランジスタ
ＴＲ２に接続される制御回路、である。何れも増幅器Ｏ
Ｐ１．ＯＰ２ 、出力トランジスタＱ＋ 、Ｃ２、抵抗
Ｒｚｔ、Ｒｔｚ（Ｒｌｔ −Ｒｔ ２−Ｒ）で構成され
ており、直流設定電圧ＶｉｈとＶｉｌとの差電圧Ｖｉｈ
−Ｖｉｌカ与Ｊうｔ’Ｌ、下記の（１）式で示すような
電流（コレクタ電流）ｉｏが各トランジスタＴＲ＋ 、
ＴＲ２のベースに与えられるようになっている。
回路図である。（ａ＞は第１の出力電流補正回路ＣＣｔ
のトランジスタＴ Ｒ１に接続される制御回路であり、
（ｂ）は第２の出力電流補正回路ＣＣ２のトランジスタ
ＴＲ２に接続される制御回路、である。何れも増幅器Ｏ
Ｐ１．ＯＰ２ 、出力トランジスタＱ＋ 、Ｃ２、抵抗
Ｒｚｔ、Ｒｔｚ（Ｒｌｔ −Ｒｔ ２−Ｒ）で構成され
ており、直流設定電圧ＶｉｈとＶｉｌとの差電圧Ｖｉｈ
−Ｖｉｌカ与Ｊうｔ’Ｌ、下記の（１）式で示すような
電流（コレクタ電流）ｉｏが各トランジスタＴＲ＋ 、
ＴＲ２のベースに与えられるようになっている。
ｉｃ −（Ｖｉｈ−Ｖｉｌ） ／Ｒ’ −（１）従って
、この電流ｉｃによるトランジスタＴＲ＋。
、この電流ｉｃによるトランジスタＴＲ＋。
ＴＲ２のベース電圧Ｖｌ） ｔ 、 Ｖｂ ２ Ｇｅｔ
（２）式。
（２）式。
（３）式のとおりとなる。
Ｖｂ １−Ｖｃｃ −（Ｒ２／Ｒ） ・（Ｖｉｈ−Ｖｉ
ｌ）・・・（２） Ｖｂ ２−Ｖｅｅ＋ （Ｒ４／Ｒ） ・（Ｖｔｈ−Ｖｉ
ｌ）・・・（３） このように構成された装置の動作を説明すれば、以下の
とおりである。
ｌ）・・・（２） Ｖｂ ２−Ｖｅｅ＋ （Ｒ４／Ｒ） ・（Ｖｔｈ−Ｖｉ
ｌ）・・・（３） このように構成された装置の動作を説明すれば、以下の
とおりである。
第３図は第１図の主要素子の動作状態を示ず図である。
第１．第２の電流源Ｃ８ｓ 、Ｃ８２内の各定′ＩＲ流
源１ａ、Ｉｂ、Ｉｃ、Ｉｄは、何しモ出力の状態に応じ
て第３図に示すようにオン、オフ状態が図示していない
制御手段によって制御されている。
源１ａ、Ｉｂ、Ｉｃ、Ｉｄは、何しモ出力の状態に応じ
て第３図に示すようにオン、オフ状態が図示していない
制御手段によって制御されている。
即ち、出力がハイレベルの状態では、定電流源Ｉａ、Ｉ
ｂがオンになることから吐出側電流は２■になり、定電
流源１ｃがオフ、定電流源１ｄがオンになることから、
吸入側電流はＩになる。従って、出力レベルＶｏはこれ
らの差電流Ｉによって上昇する。そして、出力レベルＶ
ｏがｖｈに近づくと、第１のダイオードＤ！がオンにな
り、差分はこの第１のダイオードＤ亀を介してハイレベ
ル設定電源Ａｉ側に流れ込む。
ｂがオンになることから吐出側電流は２■になり、定電
流源１ｃがオフ、定電流源１ｄがオンになることから、
吸入側電流はＩになる。従って、出力レベルＶｏはこれ
らの差電流Ｉによって上昇する。そして、出力レベルＶ
ｏがｖｈに近づくと、第１のダイオードＤ！がオンにな
り、差分はこの第１のダイオードＤ亀を介してハイレベ
ル設定電源Ａｉ側に流れ込む。
負荷が無い場合には、第１．第２のダイオードＤｒ 、
Ｄｚに流れる電流は等しくなって、ダイオード０１．Ｃ
２の特性が等しいものとすれば、出力レベル■Ｏはｖｈ
になる。
Ｄｚに流れる電流は等しくなって、ダイオード０１．Ｃ
２の特性が等しいものとすれば、出力レベル■Ｏはｖｈ
になる。
出力がロウレベルの状態では、定電流源１ａがオフ、定
電流源１ｂがオンになって、吐出側電流は■になり、定
電流ｒｆＡｒｃ及びＩｄが何れもオンになることから、
吸入側電流は２■になり、出力レベルＶＯはこれらの差
Ｉによって低下する。そして、出力レベルｖＯがｖｌに
近づくと、第４のダイオードＤ４がオンとなり、差分は
ダイオードＤ４を介してロウレベル設定電源Ａｚ側から
出力される。
電流源１ｂがオンになって、吐出側電流は■になり、定
電流ｒｆＡｒｃ及びＩｄが何れもオンになることから、
吸入側電流は２■になり、出力レベルＶＯはこれらの差
Ｉによって低下する。そして、出力レベルｖＯがｖｌに
近づくと、第４のダイオードＤ４がオンとなり、差分は
ダイオードＤ４を介してロウレベル設定電源Ａｚ側から
出力される。
負荷が無い場合には、第３．第４のダイオードＤ３ 、
Ｃ４に流れる電流は等しくなって、ダイオードＤｉ 、
Ｃ４の特性が等しいものとすれ゛ば、出力レベルｖＯは
Ｖｌになり、出力レベルＶｏは、第４のダイオードＤ４
によりＶｌのレベルにクランプされることになる。
Ｃ４に流れる電流は等しくなって、ダイオードＤｉ 、
Ｃ４の特性が等しいものとすれ゛ば、出力レベルｖＯは
Ｖｌになり、出力レベルＶｏは、第４のダイオードＤ４
によりＶｌのレベルにクランプされることになる。
ハイインピーダンス状態では、各定電流源１ａ〜Ｔｄは
何れもオフになり、出力はハイインピーダンスになる。
何れもオフになり、出力はハイインピーダンスになる。
次に、本発明で特徴としている第１．第２の出力電流補
正回路の動作を、出力がロウレベルからハイレベルに変
化させた場合と、ハイレベルからロウレベルに変化させ
た場合とに分けて説明する。
正回路の動作を、出力がロウレベルからハイレベルに変
化させた場合と、ハイレベルからロウレベルに変化させ
た場合とに分けて説明する。
（ロウレベル出力→ハイレベル出力の場合）第１の出力
電流補正回路ＣＣ１において、コンデンサＣ！の一端に
は、ハイレベルからロウレベルに立下るパルスが印加さ
れ、このパルスを微分した微分電圧信＠ｅｄｔが、□ト
ランジスタＴ Ｒｔのベースに加えられる。又、制御回
路ＣＯＬからは、（１）式で表わされる電流が与えられ
る。従って、トランジスタＴ Ｒｒのベース電圧ｖｂＩ
Ｇは（２〉式に微分電圧信号ｃｄ、が重畳されたものと
なる。
電流補正回路ＣＣ１において、コンデンサＣ！の一端に
は、ハイレベルからロウレベルに立下るパルスが印加さ
れ、このパルスを微分した微分電圧信＠ｅｄｔが、□ト
ランジスタＴ Ｒｔのベースに加えられる。又、制御回
路ＣＯＬからは、（１）式で表わされる電流が与えられ
る。従って、トランジスタＴ Ｒｒのベース電圧ｖｂＩ
Ｇは（２〉式に微分電圧信号ｃｄ、が重畳されたものと
なる。
第４図はトランジスタＴＲ１（トランジスタＴＲ２）の
ベース電圧に関し、Ｖｉｈ−Ｖｉｌを変化させた時の波
形を模式的に示した図である。Ｖｉｈ−ＶＮが小さい（
振幅量）ときは、トランジスタＴＲ１（ＴＲ２）には、
過渡電流はほとんど流れないのに対し、Ｖｉｈ−Ｖｉｌ
が次第に大きくなるに従って、トランジスタＱｌ（Ｃ２
）による電流で、ベースレベルが第４図に示すように下
がり、ｖｃｃ−Ｖｂｅを下まわった分Ｖ＋ 、Ｖ２だけ
、過渡電流（ビークｌｔｌ’ｒＶ＋ ／Ｒ＋ 、Ｖ２
／Ｒ１） がｓｒするようになる。
ベース電圧に関し、Ｖｉｈ−Ｖｉｌを変化させた時の波
形を模式的に示した図である。Ｖｉｈ−ＶＮが小さい（
振幅量）ときは、トランジスタＴＲ１（ＴＲ２）には、
過渡電流はほとんど流れないのに対し、Ｖｉｈ−Ｖｉｌ
が次第に大きくなるに従って、トランジスタＱｌ（Ｃ２
）による電流で、ベースレベルが第４図に示すように下
がり、ｖｃｃ−Ｖｂｅを下まわった分Ｖ＋ 、Ｖ２だけ
、過渡電流（ビークｌｔｌ’ｒＶ＋ ／Ｒ＋ 、Ｖ２
／Ｒ１） がｓｒするようになる。
このような過渡電流Ｉｆ、は下記の（４）式で表わされ
、この過渡電流１ｆＩがダイオードＤ２に流れている電
流にＩｌＩ！２シ、負荷側に出力される電流を増加補正
プる。
、この過渡電流１ｆＩがダイオードＤ２に流れている電
流にＩｌＩ！２シ、負荷側に出力される電流を増加補正
プる。
ｉｆｌ ＝ （Ｖｃｃ−（Ｖｂ １ ＋ｅｄｌ ４−Ｖ
ｂｅ） ） ／ Ｒｔ・・・（４） 一方、第２の出力電流補正回路ＣＣ２において、ロウレ
ベル出力→ハイレベル出力時には、コンデンサＣ２の一
端に同様にパルスが印加され、このパルスを微分した微
分電圧信号がトランジスタＴＲ２のベースに加えられる
が、当該トランジスタＴ Ｒ２はオンとはならない。従
って、第３のダイＡ゛−ドＤ１を流れる電流をこの時点
では、補正しない。
ｂｅ） ） ／ Ｒｔ・・・（４） 一方、第２の出力電流補正回路ＣＣ２において、ロウレ
ベル出力→ハイレベル出力時には、コンデンサＣ２の一
端に同様にパルスが印加され、このパルスを微分した微
分電圧信号がトランジスタＴＲ２のベースに加えられる
が、当該トランジスタＴ Ｒ２はオンとはならない。従
って、第３のダイＡ゛−ドＤ１を流れる電流をこの時点
では、補正しない。
（ハイレベル出ｈ→ロウレベル出力の場合）第２の出力
電流補正回路ＣＣ２において、コンデンサＣ２の一端に
は、口・ウレベルからハイレベルに立上がるパルスが印
加され、このパルスを微分した微分電圧信号ｏｄ２がト
ランジスタ７− Ｒ２のベースに加えられる。又、４制
御回路ＣＯＬからは、（１）式で表わされる電流が与え
られる。
電流補正回路ＣＣ２において、コンデンサＣ２の一端に
は、口・ウレベルからハイレベルに立上がるパルスが印
加され、このパルスを微分した微分電圧信号ｏｄ２がト
ランジスタ７− Ｒ２のベースに加えられる。又、４制
御回路ＣＯＬからは、（１）式で表わされる電流が与え
られる。
従って、トランジスタＴＲｚは、（５）式で表わされる
ような過渡電流ｌｆ２をダイオードＤ３に流れている電
流に重畳し、負荷側に出力される電流を増加補正する。
ような過渡電流ｌｆ２をダイオードＤ３に流れている電
流に重畳し、負荷側に出力される電流を増加補正する。
ｌｈ −（（Ｖｂ ２ ＋ｅｄ２ ＋ＶｂＣ） −Ｖｅ
ｅ） ／ ｎｓ・・・（５） 一方、第１の出力電流補正回路ＣＣ＋において、コンデ
ンサＣ１の一端にロウレベルからハイレベルに立上るパ
ルスが印加され、このパルスを微分した微分電圧信号が
トランジスタＴ’Ｒ＋のベースに加えられるが、この時
点では当該トランジスタＴＲ＋はオンとはならない。
ｅ） ／ ｎｓ・・・（５） 一方、第１の出力電流補正回路ＣＣ＋において、コンデ
ンサＣ１の一端にロウレベルからハイレベルに立上るパ
ルスが印加され、このパルスを微分した微分電圧信号が
トランジスタＴ’Ｒ＋のベースに加えられるが、この時
点では当該トランジスタＴＲ＋はオンとはならない。
このようにして、ハイレベル出力とロウレベル出力の切
換におＩ」る過渡時には、パルス電流を微分した電流で
あって、その大きさが出力の振幅に応じて変化プる過渡
電流１ｆ＋ 、 ｌｆ２を、第２．第３のダイオードの
動作電流に重畳する。（尚、これらの過渡ＩＷ流の時定
数は、コンアン９Ｃ＋、Ｃ２及び抵抗Ｒ＋ 、Ｒｉによ
って決まる）。これによって、出力信号の立」：す、立
下り時開を小さくし、且つ、小振幅時でもオーバーシュ
ートや、スパイク等を生じないＪ：うにし、スルーレー
トを向上させている。
換におＩ」る過渡時には、パルス電流を微分した電流で
あって、その大きさが出力の振幅に応じて変化プる過渡
電流１ｆ＋ 、 ｌｆ２を、第２．第３のダイオードの
動作電流に重畳する。（尚、これらの過渡ＩＷ流の時定
数は、コンアン９Ｃ＋、Ｃ２及び抵抗Ｒ＋ 、Ｒｉによ
って決まる）。これによって、出力信号の立」：す、立
下り時開を小さくし、且つ、小振幅時でもオーバーシュ
ートや、スパイク等を生じないＪ：うにし、スルーレー
トを向上させている。
第５図は第１図回路における出力電流補正回路ＣＣ１，
ＣＣｚ及び制御回ｆｆ１ｃＯＬの他の例を示す要部の回
路図である。この例では、抵抗Ｒを介してそれぞれＶｌ
ｌ、 Ｖｌｈが印加されるＦ１４Ｗ増幅器ＯＰ、この演
ｌｌｊセ幅器ＯＰの出力端に接続されたトランジスタＱ
ｓ 、 ｌｊｔ流：が流れる抵抗Ｒｅ、帰還抵抗Ｒｆか
らなる回路により、振幅に比例したｍｓ＋を、カレント
スイッチとして機能するトランジスタＱ１．Ｑ２に供給
プると共に、その出力をコンデンサＣｚ 、Ｃ２により
微分し、この微分電流を第１〜第４のダイオードＤ１〜
Ｄ４によるスイッチ回路にｎｅｗるようにしたものであ
る。
ＣＣｚ及び制御回ｆｆ１ｃＯＬの他の例を示す要部の回
路図である。この例では、抵抗Ｒを介してそれぞれＶｌ
ｌ、 Ｖｌｈが印加されるＦ１４Ｗ増幅器ＯＰ、この演
ｌｌｊセ幅器ＯＰの出力端に接続されたトランジスタＱ
ｓ 、 ｌｊｔ流：が流れる抵抗Ｒｅ、帰還抵抗Ｒｆか
らなる回路により、振幅に比例したｍｓ＋を、カレント
スイッチとして機能するトランジスタＱ１．Ｑ２に供給
プると共に、その出力をコンデンサＣｚ 、Ｃ２により
微分し、この微分電流を第１〜第４のダイオードＤ１〜
Ｄ４によるスイッチ回路にｎｅｗるようにしたものであ
る。
ここで、カレントスイッチの出力振幅１ ・Ｒ１は、振
幅Ｖｉｈ−Ｖｔｌに比例しており、第１図回路と同様の
効果を得ることができる。
幅Ｖｉｈ−Ｖｔｌに比例しており、第１図回路と同様の
効果を得ることができる。
（発明の効果）
以上詳細に説明したように、本発明によれば、静的な′
１１流を増１ことなく、信号の立上り、立下り時間が小
さく、且つ小振幅時でもＡ−パーシュートやスパイク等
が生じにくい高速出力が１１られるディジタル信号発生
装置が実現できる。
１１流を増１ことなく、信号の立上り、立下り時間が小
さく、且つ小振幅時でもＡ−パーシュートやスパイク等
が生じにくい高速出力が１１られるディジタル信号発生
装置が実現できる。
第１図は本発明の一実施例を示を接続図、第２図は第１
図にお（Ｊる制御［ＩｒｎＪｒＢの具体的な回路図、ｔ
ｆ１３図は第１図の主要素子の動作状態を示寸動作説明
図、第４図は第１図におけるトランジスタＴＲ１（Ｔ’
Ｒ２）のベース電圧波形を模式的に示した説明図、第５
図は第１図における出力電流補正回路及びＩＱ帥回路の
他の例を示プ要部回路図である。 Ａ１・・・ハイレベル設定電源 Ａ２・・・Ｏウレベル設定ｔＳ Ｃ８＋・・・第１電流源 Ｃ−８２・・・第２雷流源
１ａ−Ｉｄ−・・定Ｗｉ流源 ＣＣ！・・・第１出力電流補正回路 ＣＣ２・・・第２出力電流補正回路 ＣＯＬ・・・制御回路 Ｄ１〜Ｄ４・・・第１〜第４のダイオード特許出願人
横河北辰電機株式会社 代 理 人 弁理士 小 沢 信 助第
２図 （（１） （ｂ）ＴＲ１へ 第３図
図にお（Ｊる制御［ＩｒｎＪｒＢの具体的な回路図、ｔ
ｆ１３図は第１図の主要素子の動作状態を示寸動作説明
図、第４図は第１図におけるトランジスタＴＲ１（Ｔ’
Ｒ２）のベース電圧波形を模式的に示した説明図、第５
図は第１図における出力電流補正回路及びＩＱ帥回路の
他の例を示プ要部回路図である。 Ａ１・・・ハイレベル設定電源 Ａ２・・・Ｏウレベル設定ｔＳ Ｃ８＋・・・第１電流源 Ｃ−８２・・・第２雷流源
１ａ−Ｉｄ−・・定Ｗｉ流源 ＣＣ！・・・第１出力電流補正回路 ＣＣ２・・・第２出力電流補正回路 ＣＯＬ・・・制御回路 Ｄ１〜Ｄ４・・・第１〜第４のダイオード特許出願人
横河北辰電機株式会社 代 理 人 弁理士 小 沢 信 助第
２図 （（１） （ｂ）ＴＲ１へ 第３図
Claims (1)
- ハイレベル設定電源と、出力電流の状態として３状態が
とれる第１、第２の電流源と、ロウレベル設定電源と、
前記ハイレベル設定電源と前記第１の電流源との間に接
続された第１のダイオードと、前記第１の電流源と装置
の出力端子間に接続された第２のダイオードと、前記第
２の電流源と装置の出力端子間に接続された第３のダイ
オードと、前記ロウレベル設定電源と前記第２の電流源
との間に接続された第４のダイオードと、ハイレベル出
力とロウレベル出力の切換における過渡時にパルス信号
を微分した電流であつて、且つこの微分電流の大きさが
出力信号の振幅に応じて変化する信号を前記第２、第３
のダイオードの動作電流に重畳する第１、第２の出力電
流補正回路とで構成されたディジタル信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065836A JPS61223672A (ja) | 1985-03-29 | 1985-03-29 | デイジタル信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065836A JPS61223672A (ja) | 1985-03-29 | 1985-03-29 | デイジタル信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61223672A true JPS61223672A (ja) | 1986-10-04 |
| JPH0545147B2 JPH0545147B2 (ja) | 1993-07-08 |
Family
ID=13298499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60065836A Granted JPS61223672A (ja) | 1985-03-29 | 1985-03-29 | デイジタル信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61223672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6430460U (ja) * | 1987-03-20 | 1989-02-23 |
-
1985
- 1985-03-29 JP JP60065836A patent/JPS61223672A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6430460U (ja) * | 1987-03-20 | 1989-02-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0545147B2 (ja) | 1993-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696650B2 (en) | Driving circuit for switching elements | |
| JPH0560840A (ja) | インサーキツトテスト装置用ピンドライバ | |
| EP0697766B1 (en) | Buffer circuit with wide dynamic range | |
| US6792019B2 (en) | Driver with tail currents in discrete subranges | |
| JP4106025B2 (ja) | 半導体試験装置 | |
| US4893036A (en) | Differential signal delay circuit | |
| JPH11133068A (ja) | 電圧電流特性測定装置 | |
| KR100747808B1 (ko) | 트랙 및 홀드 증폭기 | |
| CA2312129A1 (en) | High speed level shift circuit for low voltage output | |
| US6801556B2 (en) | Optical source driver with output load detection circuit | |
| JPS61223672A (ja) | デイジタル信号発生装置 | |
| KR100272951B1 (ko) | 전압인가회로 | |
| US7064587B2 (en) | Output Buffer | |
| JPH05181983A (ja) | 共通バイアス回路 | |
| EP0130384B1 (en) | A two phase voltage signal generating circuit | |
| US6049475A (en) | Power converting apparatus with drive signal path impedance increasing circuitry | |
| US20020196013A1 (en) | Circuit for conditioning output waveform | |
| KR100279687B1 (ko) | 데이타 통신용 수신 소자 | |
| EP0918272A1 (en) | Bias circuit for a voltage reference circuit | |
| US4628249A (en) | Power supply having a predetermined value of input impedance | |
| US6876231B2 (en) | Driver circuit for use in pin electronics card | |
| US5262688A (en) | Operational amplifier circuit | |
| CN113765349B (zh) | 加速放电装置 | |
| McDonald et al. | A silicon bipolar chipset for fiber-optic applications to 2.5 Gb/s | |
| US5302892A (en) | Semiconductor integrated circuit |