JPS61223572A - ホ−ルセンサ−誤差変動分補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の利用分野 本発明は、ＤＬｉエンジンシステムに対応する、ンサー
の、検出信号中の誤差変動分の補正回路に関する発明で
、特にホール素子、出力（感度、不平衡電圧。）、ギャ
ップ、磁石磁界のバラツキ、及び経時変動分の如き非磁
界要因に基づくセンサ出力の誤差変動分を調整する回路
に関する。

従来の技術 ホール素子を用いたＮｅ信号及びＧ信号出力センサーの
構造を、第９図、第１０図、第１１図に示す。鉄ででき
たスリット状回転体６が、ギャップ７の距離を有して対
向した磁石３と、ホール素子４の間を回転する事により
、ホール効果の原理から、回転体６の有、無により、ホ
ール素子４より磁石３から与えられる磁界レベルを電圧
（ＤＣ）レベルの出力として取り出し、第１２図に示す
様にそのホール素子４からの電圧（ＤＣ）レベルをホー
ル出力処理コンパレータ８で受け、出力端子９より“１
″、“０”の矩形波出力として取り出す。この場合、ホ
ール素子４の出力電圧＜ＤＣ）レベルは、高々１５０１
１Ｖと非常に微少なレベルである。第１３図に、回転体
６の有、無を示す波形１０、ホール素子４の出力波形１
１、ホール出力処理コンパレータ８のスレッショルド電
圧ＶＴＨ１３、Ｖ□１１４、出力端子９の波形１２のタ
イミングチャートを示す。波形期１ｉ１１０′は回転体
６のスリット部に相当し、１０＃は鉄部に相当し１０′
は磁界印加時、１０“は磁界遮断時を示す。

又、ホール出力波形１１は、磁界印加時１０′で出力電
圧（ＤＣ）を形生し、磁界遮断時１ｏ“で出力電圧（Ｄ
Ｃ）を形生しなくなる。ホール出力処理コンパレータ８
の矩形波出力１２は、スレッショルド電圧ｖＴＨ１３の
タイミングでＬ−ＤＨ。

ｖＴＬ１４、のタイミングでＨｎＬに変化する。以上に
述べた第９図、第１０図、第１１図の構造、第１２図の
回路では、以下の３項目が問題になる。

（１）ギャップ７が磁石３の取り付は精度、ホール素子
４の取り付は精度、ケース１の寸法精度によってバラつ
＜、（２）ホール素子４の不平衡電圧の経時変動が大き
い。（大きいものでは１０〜１５■Ｖの変動を示す。）
（３）回転体６のスリット数が多くなればなる程、得ら
れる出力波形１１の出力電圧（ＤＣ）が小さくなる。以
上の（１）〜（３）を総しると、第１４図に示すホール
出力波形１１の出力電圧（ＤＣ）レベルＭＡＸ値１ｓ−
Ｍｔｎ値１６を与える有効磁界の初期のバラツキが大き
く、かつホール素子４の不平衡電圧の経時変動の影響で
、（ＭＡＸ値１５−Ｍ１ｎ値１６）の経時変動が大きい
という事である。その事から、Ｎｅ信号及びＧ信号検出
センサーの重要な特性として、第１４図の関係のホール
素子４の出力波形１１のＭＡＸ値１５と、ホール出力処
理フンパレータ８のスレッショルド電圧ＶＴ、１３の差
である余裕度１７と、ホール出力処理コンパレータ８の
スレッショルド電圧Ｖ、、１４と、ホール素子４の出力
波形１１のＭｉｎ値１６の差である余裕度１８とが前述
のホール出力波形１１の電圧（ＤＣ）レベルのバラン　
′キ、及び経時変動分を十分保証できる事が要求される
。（具体的には余裕度は片側で約：）５ｅＶ程必要であ
る。） 本発明が解決しようとする問題点 上述の如く、ホール素子を利用した、Ｇ信号及びＮｅ信
号検出センサーに於て、組み立て精度のバラツキやホー
ル素子の不平衡電圧経時変動の影響によりホール出力波
形に誤差変動分を生じ、以って該出力波形とホール出力
処理コンパレータのスレッショルド電圧とのレベル関係
に変動、を来たし正確な信号検出が出来なくなる問題を
生じる。

本発明は前記ホール出力波形の変動にかかわりなくホー
ル出力波形とスレッショルド電圧とのレベル関係を所期
の関係に保つ事を目的とする。

１２ＯｆｌＩ点解決のための手段 ホール出力処理コンパレータのスレッショルドルミ圧を
、従来の固定スレッショルド電圧ではなく、変動出力さ
れるホール素子の出力電圧に合せてスレッショルド電圧
を補正する。或はコンパレータのスレッショルド電圧は
固定した状態で、ホール素子の出力電圧を該スレッショ
ルド電圧に見合ったレベル迄シフトさせる。これらによ
り、ホール素子の出力電圧の変動にかかわらず、該出力
電圧とコンパレータスレッショルド電圧との間に所定の
関係を維持出来る。

実施例 実施例の１つをＩＩＩ図に示す。本実施例はホール素子
出力電圧の基準レベルである最小値を検出して、これに
所定値を加算した電圧をコンパレータスレッショルド電
圧とする。第１２図に示す、ホール素子４、ホール出力
処理コンパレータ８、出力端子９に、ピーク検出回路１
９、保持コンデンサ２０゜加算回路２１、同期回路２２
、Ｇ信号入力装置２３を付加したものである。各部のタ
イミングチャートを第２図に示す。ピーク検出回路１９
によるピーク検出は、ホール出力処理コンパレータ８の
出力信号（Ｎｅ信号）の立ち上がりで行ない、第１４図
に示すホール出力波形１１のＭｉｎ値１６を検出する。

その検出した値は、保持コンデンサ２０によりホール素
子４の低圧側を基準にして、ホール出力処理コンパレー
タ８の次の出力信号（Ｎｅ信号）の立ち上がりまで保持
される。保持されたピーク波形２４は、加算回路２１に
より、設定値αｍＶだけ加算され、加算波形２５として
同期回路２２に入力される。尚、加算タイミングは前述
のピーク検出と同様、ホール出力処理コンパレータ８の
出力信号（Ｎｅ信号）の立ち上がりで行なう。それから
、設定値α−Ｖは、設計者によって任意に設定可能であ
る。（オーダー的に数十−ｖｏ）同期回路２２は、Ｇ信
号入力装置２３からの出力信号２６の立ち上がりで、前
述の加算回路２１からの出力波形２５を、ホール出力処
理コンパレータ８のスレッショルド電圧ＶＴＩＩ２７と
して、ホール出力処理コンパレータ８の（−）側端子に
与える。以上に述べた様に、Ｇ信号入力装置２３からの
出力信号２６の立ち上がりのタイミングで、ホール出力
電圧４０のＭｉｎ値を基準にして＋αｍＶだけ高い電圧
をスレッショルド電圧ｖＴｌ（２７として供給するので
、ホール素子４の不平衡電圧の経時変動による、ホール
出力電圧４０の変動にホール出力処理コンパレータ８の
スレッショルド電圧を対応させる事が可能になる。

尚、ホール出力処理コンパレータ８のスレッショルド電
圧Ｖ　　２７、Ｖ、Ｌ２８は、ノイズマージンＨ を上げる為ヒステリシスを設けである。従ってコンパレ
ータ８のプラス側端子に於いてホール出力電圧がスレッ
ショルド電圧Ｖ、Ｎ２７をしきると該コンパレータ出力
は高レベルになり、ホール出力電圧がスレッショルド電
圧Ｖ、１２Ｂをしきるとコンパレータ出力は低レベルに
なり波形９を形成する。

第２の実施例を第３図に示す。本実施例はスレッショル
ド電圧を固定して、これに対するホール素子出力電圧の
変化を検出して該出力電圧自体を調整する。ホール素子
４の出力電圧４０をホール出力処理コンパレータ３０．
３１，３２．３３の４つのコンパレータで受け、そのコ
ンパレータ出力３４．３５．３６．３７を論理回路３８
に入力し、論理回路３８で前述の３４．３５．３６゜３
７の４つの信号の組み合わせ論理を取り、ＵＰ低信号Ｄ
ＯＷＮ信号、クロック信号を作成し、その信号をアップ
・ダウンカウンタ−３９に入力し、アップ・ダウンカウ
ンタ−３９のアップ信号もしくは、ダウン信号の出力に
より、ホール出力波形シフトスイッチ２９を操作し、そ
のホール出力波形シフトスイッチ２９に連結した、ホー
ル出力波形シフト用抵抗６４によりホール出力電圧４０
をシフトさせ、ホール素子４の不平衡電圧の経時変動に
よるホール出力電圧４０の変動にホール出力処理コンパ
レータ３２のスレッショルド電圧を対応させる事ができ
る。なおホール素子の等価回路は第５図に示すブリッヂ
回路と考えられるので、ホール出力波形シフト用抵抗６
４をホール素子の両出力端子４６．４７に夫れ夫れ接続
し、これら抵抗の接続を切換えてブリッジを不平衡にし
てホール出力波形をシフトする。また、最終的な出力は
、ホール出力処理コンパレータ３２の出力端子３６より
取り出す。ホール出力処理コンパレータ３０．３１．３
２．３３のスレッショルド電圧と、ホール出力電圧４０
の関係を第４図に示す。ここで、ホール出力処理コンパ
レータ３０のスレッショルド電圧ｖＴＨは４１．３１の
スレッショルド電圧ｖＴＮは４２．３２のスレッショル
ド電圧ＶＴＨは４３．３３のスレッショルド電圧■■□
は４４に各各対応する。これらスレッショルド電圧Ｖ、
、４１．　　　　　′４２．４３は各コンパレータの内
部で夫れ夫れ固定設定されＶ、＃Ｉ４４はコンパレータ
３３の（−）Ｉｌ端子外部のスレッショルド電圧設定抵
抗６５゜６６で設定されていて、印加されるホール出力
電圧がスレッショルド電圧を越えるとコンパレータ出力
は高レベルとなる。ｖＴ□４４は、アップ・ダウンカウ
ンタ−３９のクロック信号用、Ｖ、、ｉ４１、Ｖ、、４
２、■□□４３は、アップ信号及びダウン信号用になる
。又、アップ・ダウンカウンタ−３９からアップ信号も
しくはダウン信号を出力させる為には、必ずクロック信
号が必要になる。従って第５図に示す様にホール素子４
の出力端子４６゜４７の電位がＧＮＤに対してホール素
子の印加電圧６２の１／２のレベル、すなわち中点電位
４５になる事を利用して、クロック信号用ｖ１□４４を
その中点電位４５の１／２のレベルに設定し、必ずクロ
ック信号が出力できる様に余裕をとる配慮をしている。

ホール出力処理コンパレータ３０゜３１．３２．３３の
出力信号３４．３５，３６゜３７に対する論理回路３８
からの、アップ・ダウンカウンタ−３９への入力論理の
論理表を第６図に示す。ホール出力電圧４０が、ホール
出力処理コンパレータ３０．３１，３２．３３のスレッ
ショルド電圧■１□４１．４２．４３．４４に対して、
スレッショルド電圧Ｖ１□４３もしくは４４をしきる場
合には、アップ・ダウンカウンタ−３９にアップ信号を
、スレッショルド電圧ｖ１□４１．４２゜４３．４４を
全てしきった場合はダウン信号を、スレッショルド電圧
Ｖ１□４２．４３．４４をしきった場合は、クロック信
号をなりシ、ホール出力電圧４０を保持する論理になっ
ている。アップ・ダウンカウンタ−３９は、４ビツトで
構成され、そのうちの１ピツトは、ホール素子４の出力
端子４６．４７のどちらの端子のホール出力波形シフト
用スイッチ２９を操作するかを区別するのに使う。ホー
ル出力波形シフト用スイッチ２９の１個当たりのホール
出力電圧４０のシフト量は、ホール出力波形シフト用ス
イッチ２９に連結したホール出力波形シフト用抵抗６４
の設定値によって、任意な値を取る事が可能である。オ
ーダー的には、ホール出力電圧４０が２５■Ｖ〜１５０
１Ｖ程度であるので、ホール出力波形シフト用抵抗６４
１個当たり、５ｍＶ〜１０■Ｖ変動になる設定が妥当で
ある。

又、前述の様にホール素子４の出力端子４６゜４７の両
端に、ホール出力波形シフト用スイッチ２９とそれに連
結したホール出力波形シフト用抵抗６４がある為、ホー
ル出力電圧４０を初期の値に対して、上下にシフトさせ
る事が可能である。

尚、ホール出力処理コンパレータ３２は、ノイズマージ
ンを上げる為ヒステリシスレベルを設けである。

他の実施例を第７図に示す。本実施例はホール素子の出
力電圧波形は補正せずにホール出力処理コンパレータの
スレッショルド電圧をホール素子出力電圧の基準レベル
をなす最大（ＭＡＸ）、最小（Ｍｉｎ）値の中間に設定
する。ホール素子４の出力、電圧４０のＭＡＸ値を、ピ
ーク検出回路４８で第８図に示す様に、ホール出力処理
コンパレータ５６の出力５７の立ち上がりで検出し、ピ
ーク保持コンデンサ４９によりホール出力処理コンパレ
ータ５６の次の出力５７の立ち上がりまで保持する。Ｍ
ｉｎ値は、ピーク検出回路５１で前述と同゛様、ホール
出力処理コンパレータ５６の出力５７の立ち上がりで検
出し、ピーク保持コンデンサ５０で保持する。この保持
したＭＡＸ値５８、Ｍｉｎ値５９を各々、バッファアン
プ５２．５３でスレッショルド電圧設定抵抗５４．５５
に伝える。スレッショルド電圧設定抵抗５４．５５の抵
抗比は１：１とし、スレッショルド電圧が常に、ホール
出力電圧４０のＭＡＸ値５８とＭｉｎ値５９の中心にく
る設定とした。（スレッショルド電圧−（ホール出力電
圧ＭＡＸ値−１ｙｌｉｎ値）／２〕。このスレッショル
ド電圧設定抵抗５４゜５５より得られる電圧６０を、ホ
ール出力処理コンパレータ５６にスレッショルド電圧と
して与え、出力５７として矩形波出力を得る。尚、ホー
ル出力処理コンパレータ５６のスレッショルド電圧を可
変するタイミングも前述と同様、ホール出力処理コンパ
レータ５６の出力５７の立ち上がりで行なう。又、ホー
ル出力処理コンパレータ５６のスレッショルド電圧Ｖ　
　６０．Ｖ、、６１は、ノイズＩ マージンを上げる為にヒステリシスを設けである。

上記本発明実施態様をまとめると次のようになる。

１、　ホール素子を利用した、Ｇ信号及びＮｅ信号検出
センサの、ホール素子の不平衡電圧経時変動の影響によ
り変動するホール出力波形と、ホール出力処理コンパレ
ータの、スレッショルド電圧のレベル関係を経時的に、
初期値と同様の関係に保つ。

２、　ホール出力処理コンパレータのスレッショルド電
圧を、従来の固定スレッショルド電圧ではなく、スレッ
ショルド電圧をホール素子の出力電圧の変動値を用いて
、Ｇ信号のタイミングで補正する。

３、　ホール出力処理コンパレータを複数個用い、その
出力信号の論理の組み合わせにより、ホール出力電圧自
身を、ホール出力処理コンパレータスレッショルド電圧
に見合ったレベルまでシフトさせる。

４、　ホール出力電圧の変動値を用い、ホール出力処理
コンパレータのスレッショルド電圧が、常にホール出力
電圧の１／２になる様に、スレッショルド電圧を補正す
る。

効果 ホール素子の出力感度、不平衡電圧のバラツキ、ホール
センサ製造時に生じる構造上のバラツキ、経時変動等の
非磁界要因により生じるセンサ出力の誤差変動分を回路
的に補正することにより、これら非磁界成分に基づくホ
ールセンサの誤った磁界検出を回避させて広範囲の用途
に適し得るホールセンサを提供する。

【図面の簡単な説明】

第１図は本発明のホールセンサ誤差変動分補正回路の第
１実施例を示すブロック結線図であり、第２図は第１図
の要部信号波形のタイミングチャートであり、第３図は
本発明第２実施例のブロック結線図であり、第４図は第
３図のコンパレータのスレッショルド電圧とホール出力
電圧との関係を示す図であり、第５図はホール素子の等
価回路を示し、第６図は第３図実施例の論理回路入出力
論理表であり、第７図は本発明第３実施例のブロック結
線図であり、第８図は同実施例の信号波形のタイミング
チャートであり、第９図、第１０図は従来のホール素子
を用いた外部磁界検出センサの概略構造を示し、第１１
図は同構造中の磁界遮断用回転体を示し、第１２図は周
センサの要部電気回路図を示し、第１３図は同センサに
於ける信号波形図を示し、第１４図は従来のホール出力
処理コンパレータのスレッショルド電圧とホール出力電
圧との関係を示す。 １・・・樹脂ケース、２・・・磁路、３・・・磁石、４
・・・ホール素子、５・・−厚膜基板、６・・・回転体
、７・・・ギャップ、８・・・ホール出力処理コンパレ
ータ、９・・・出力端子、１０−・・回転体有無波形、
１０’−・・回転体有無波形、１０＃・・・回転体有無
波形、１１・・・ホール出力波形、１２・・・矩形波出
力波形、１３・・・スレッショルド電圧Ｖ　１１４・・
・スレッショルド電圧Ｈ ＶＴＬ、　１５−、Ｒ−）Ｉ、ｒ出力波形ＭＡＸ値、１
６−・・ホール出力波形Ｍｉｎ［１１７・・・余裕度、
１８・・・余裕度、１９・・・ピーク検出回路、２０・
・・ピーク保持コンデンサ、２１・・・加算回路、２２
・・・同期回路、２３・・・Ｇ信号入力装置、２４・・
・ピーク波形、２５・・・加算波形、２６・・・出力信
号、２７・・・スレッショルド電圧■　、２８・・・ス
レッショルド電圧■ＴＬ、Ｉ ２９・・・ホール出力波形シフト用スイッチ、３０・・
・ホール出力処理コンパレータ、３１・・・ホール出力
処理コンパレータ、３２・・・ホール出力処理コンパレ
ータ、３３・・・ホール出力処理コンパレータ、３４・
・・コンパレータ出力、３５・・・コンパレータ出力、
３６・・・コンパレータ出力、３７・・・コンパレータ
出力、３８・・・論理回路、３９・・・アップ・ダウン
カウンタ−１４０・・・ホール出力電圧、４１・・・ス
レッショルド電圧Ｖ　１４２・・・スレッショルド電圧
丁■ ■■□、４３−・・スレッショルド電圧ｖ　１４４・・
・スＨ レツショルド電圧ｖ　１４５・・・中点電位、４６・・
・Ｔ）ｌ ホール出力端子、４７・・・ホール出力端子、４８・・
・ピーク検出回路、４９・・・ピーク保持コンデンサ、
５０−・・ピーク保持コンデンサ、５１・・・ピーク検
出回路、５２・・・バッファアンプ、５３・・・バッフ
ァアンプ、５４・・・スレッショルド電圧設定抵抗、５
５・・・スレッショルド電圧設定抵抗、５６・・・ホー
ル出力処理コンパレータ、５７・・・出力端子、５８・
・・ホール出力波形ＭＡＸ値、５９・・・ホール出力波
形Ｍｉｎ値、６０・・・スレッショルド電圧■　、６１
Ｈ ・・・スレッショルド電圧■　、６２・・・駆動電圧、
Ｌ ６４・・・ホール出力波形シフト用抵抗、６５・・・ス
レッショルド電圧設定抵抗、６６・・・スレッショルド
電圧設定抵抗。

Claims (1)

【特許請求の範囲】
1. 外部磁界に応答するホール素子の出力電圧とスレッシュ
   ホールド電圧とを比較して磁界検出信号を出力するホー
   ルセンサに於て、非磁界要因に基づくホール素子出力電
   圧の誤差変動分にかかわりなく該出力電圧の基準レベル
   と前記スレッシュホールド電圧との間に所定関係が維持
   されるように、前記ホール素子出力電圧の変化に応じて
   該出力電圧又は前記スレッシュホールド電圧を調整する
   ことを特徴とするホールセンサ誤差変動分補正回路。