JPS61222180A - P形半導体用多層オ−ミツク接触及びその作製方法 - Google Patents

P形半導体用多層オ−ミツク接触及びその作製方法

Info

Publication number
JPS61222180A
JPS61222180A JP60299664A JP29966485A JPS61222180A JP S61222180 A JPS61222180 A JP S61222180A JP 60299664 A JP60299664 A JP 60299664A JP 29966485 A JP29966485 A JP 29966485A JP S61222180 A JPS61222180 A JP S61222180A
Authority
JP
Japan
Prior art keywords
layer
copper
ohmic contact
angstroms
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60299664A
Other languages
English (en)
Inventor
ブレント メーメツト バソール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BP Technology Ventures Ltd
SOHIO COMMERCIAL DEV Co
Original Assignee
BP Technology Ventures Ltd
SOHIO COMMERCIAL DEV Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BP Technology Ventures Ltd, SOHIO COMMERCIAL DEV Co filed Critical BP Technology Ventures Ltd
Publication of JPS61222180A publication Critical patent/JPS61222180A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441Deposition of conductive or insulating materials for electrodes
    • H01L21/443Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441Deposition of conductive or insulating materials for electrodes
    • H01L21/445Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/543Solar cells from Group II-VI materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、元素周期律表第nB族中の少くとも1つの
金属元素と元素周期律表第VIA族中の1つの非金属元
素から成るp形半導体化合物製薄膜とのオーミック接触
を形成する材料と方法に関する。このような薄膜とオー
ミック接触は、薄膜光起電力装置で使用される。
(従来の技術) 光起電力装置、つまり輻射エネルギーを電気エネルギー
へ直接変換可能な装置の商業化は、装置の変化効率と安
定性の向上に寄与する技術的な発展に依存している。光
起電力装置の開発を自損して幾つか異なった手法が追究
されており、これらの手法は光起電力用途用の単結晶、
多結晶及び非晶質半導体材料の開発に向けられている。
各材料はそれぞれ、解消する必要のある特有の技術的困
難をもたらす。
多結晶性半導体材料のうち光起電力装置として好ましい
材料は、薄膜として得られるp形の第■B−VIA族半
導体化合物である。テルル化カドミウムとテルル化水銀
カド°ミウムが、かかる化合物の例である。しかし、こ
れらの化合物は非常に低い抵抗率を有する層へ容易に形
成できず、オーミック接触のためにはトンネル接合が必
要なため、それら化合物とのオーミック接触を確立する
のが困難である。光起電力装置で使われる場合、効率的
なエネルギー変換を得るのに、低抵抗のオーミック接触
が必要である。
第1I B−VIA族のp形半導体及び導電性金属とノ
オーミック接触を生ずるには、p形の第IIB−VIA
族半導体がまず酸性浴によってエッチされ、次いで適切
な金属がエッチされた半導体表面上に被着される。通常
エツチングに使われる酸性浴には、HzSO4+ Kz
CrzOt+HgO;  llNOs + K*Cr2
0g”HzO:   HNOs  + にzcr*Oy
 +  AgN0a + HtO:  IIF +Hz
Og+HgOiHF+ llNO3+HtO; HNO
3+HtO及び臭素メタノールが含まれる。
酸性エッチが第VIA族の元素を表面で高濃度とし、こ
れが被着すべき金属とp形の第nB−■A族半導体材料
間の電気接触を改善するものと考えられる。そして、被
着すべき金属と低抵抗率の単結晶p形半導体間のオーミ
ック接触を改善するため、このような酸性エツチング使
われてきている。
しかし、一般に10μm以下の厚さを有する多結晶性薄
膜として第1I B−VIA族半導体が使われると、他
の因子が重要になってくる。これらの薄膜は比較的高い
抵抗率、つまり単結晶の対応材料におけるはるかに低い
値と対照的に約100Ω−1以上の抵抗率を有する。例
えば、テルル化カドミウム薄膜の代表的な抵抗率値は、
104Ω−値である。メタノール中の臭素が約0.1%
の非常に薄く希釈した臭素メタノールを除き、単結晶材
料用に使われる強い酸性エッチは薄膜に対して使用する
のに制御が効かず、研磨性が強すぎる。本出願人は、参
考資料としてその開示をこ−に含める米国特許第4.4
56.630号において、薄膜p形の第1[B−VIA
族半導体化合物と導電金属層間でオーミック接触を形成
する改良を提案した。この方法では、p形路nB−VI
A族半導体化合物の薄膜が酸性液、好ましくは酸化酸性
液でエッチされた後、強い塩基性液で処理され、最後に
導電金属層が半導体のエッチ及び処理された表面上に被
着される。
上記の各方法は、導電金属層間とp形半導体化合物間の
オーミック接触を改善しようと試みているが、こうした
改良の経済的な実現可能性についてはほとんど考慮が払
われていない。−例として、上記半導体化合物とのオー
ミック接触を形成する最も好ましい導電金属層は金であ
る。しかしかかる金の使用は、低コストな光起電力装置
の商業生産で実行し得ない。
p形薄膜と導電金属間にオーミック接触を形成する分野
では、安定で、経済的に実施可能なオーミック接触を生
じるための更なる改良が望まれている。
(発明の目的) 従って本発明の目的は、p形半導体薄膜と導電金属間の
安定で、経済的に実施可能なオーミック接触を提供する
ことにある。
本発明の別の目的は、そのようなオーミック接触を形成
する方法を提供することにある。
本発明の上記及びその他の目的は、発明の詳細な説明と
特許請求の範囲から当業者にとって明らかとなろう。
(発明の構成) 一般に本発明は、元素周期律表第IIB族中の少くとも
1つの金属元素と元素周期律表第VIA族中の少くとも
1つの非金属元素とから形成された薄膜p形半導体化合
物用のオーミックな導電接触で、上記p形半導体化合物
と接し、約5オングストロームから約50オングストロ
ームの層厚を有する第1の銅層と、少くとも第2の導電
金属から成る第1銅層上の第2層とを備えて成るオーミ
ック接触に係わる。
また本発明は、元素周期律表第nB族中の少くとも1つ
の金属元素及び元素周期律表第VIA族中の少くとも1
つの非金属元素で形成されたp形半導体化合物の薄膜と
導電金属との間にオーミック接触を形成する方法であっ
て: (a)  上記薄膜の表面を酸性液でエツチングし、非
金属の密度が高い表面を形成する工程;(b)  酸性
エッチされた薄膜の表面を強い塩基性液で処理する工程
; (c)  エッチされ処理された上記表面上に、約5オ
ングストロームから約50オングストロームの層厚を有
する銅の層を被着する工程;及び(d)  上記銅層上
に、少くとも第2の導電金属の層を被着する工程;から
成る方法に係わる。
さらに本発明は、上記工程に従ってオーミック接触を形
成する方法であって、更に: (e)  被着層を約80℃〜250℃の温度で熱処理
し、これらの被着層を焼鈍する工程;を含んだ方法に係
わる。
(作  用) 第nB−VIA族の半導体材料に関連してこ\で使われ
る“薄膜”という用語は、約0.01μm〜約10μm
好ましくは約0.5μm〜約2μmの厚さを持つ半導体
材料の層を意味する。
本発明によれば、p形の第uB−vxAl半導体材料と
接触する銅の薄膜が与えられる。この層は、約5人〜約
50人の厚さである。このような銅膜は、半導体表面で
の良好なトンネル接合(オーミック接触)を保証する。
銅層は蒸着や電着等、任意の周知手段で被着できる。ま
た銅層の厚さは、銅にはp形半導体層内へ拡散する傾向
があるので、そのような拡散が生じるほどまたショート
を引き起すほど充分な銅が存在しないように定める。銅
はp形半導体材料用の周知なドープ材で、p形路n B
−VIA族半導体中の第1[B族金属元素と置換する。
被着層からの銅が第IIB−VIA族半導体層の厚さを
横切って完全に置換すると、層内へ拡散するそれ以上の
銅が層を横切って架橋し、ショートを生じる。従って、
電流を効率的に集めるのに必要な銅の量は第1I B−
VIA族薄膜薄膜切る拡散とショートを生じるのにも充
分な量だから、銅だけの層の使用が望ましくないのは明
らかである。
しかし一方、銅は第JIB−VA族半導体とコスト効率
のよい、良好なオーミック接触を形成するため、その点
では銅を用いるのが望ましい。
本出願人は、厚さが50人を越えない銅の層を用いるこ
とによって、銅のオーミック接触の利点を確保した。つ
まり、第JIB−VIA族薄膜と銅の間でオーミック接
触が形成されるが、銅は薄膜を横切ってショートを生じ
るほど充分でない。しかしながら、こうした薄い銅層で
は適切な電流コレクタとならない。この欠点は、銅板外
の第2の導電金属層を銅層の上に後形成することによっ
て解消される。
銅層上に被覆される第2の金属層は、ニッケル、金、銀
、アンチモン、モリブデン、クロム、テルル、プラチナ
、またはパラジウム、あるいはこれら少なくとも2種の
混合物または合金から成る。
第2の金属層はニッケル、金、またはクロム、あるいは
これら少なくとも2種の混合物または合金から成るのが
好ましい、最も好ましくは、第2の金属層がニッケルか
ら成る。第2層として選ばれた金属は、先に被着された
薄い銅層と密着した、安定な接触を形成する。第2金属
層として使うのに適する金属は、p形の第1I B−V
IA族半導体層と良好なオーミック接触を形成せず、及
び/又は銅はど経済的に実施可能でないため、銅層と置
換するのには適さない。
銅/ニッケルの特定の組合せは、p形の第nB−VIA
族半導体化合物との間に優れた電気的及び物理的接触を
有し、商業的使用のため経済的に実施可能な選択を成す
。第2金属層の厚さは、約1000Å以上が好ましい。
最適な厚さは、第2層として使われる金属の選択と素子
の面積による。
第2金属層は蒸着や電着等、周知の技術で形成できる。
また本発明によれば、銅と第2金属層の形成後における
熱処理がその接合における電気接触をいっそう改善する
ことも認められた。これは、銅がp形路nB−VIA族
半導体層の表面内に拡散し、キャリヤのトンネル通過を
可能とする高ドープ表面を生じるためである0両金属層
は、約り0℃〜約250℃の間の温度で、両層を熱処理
するのに充分な時間加熱するのが好ましい。
本発明の理解を容易とするため、以下図面と、発明の好
ましい特定実施例と、特定の実験例を参照する。このよ
うな例と図面は、特許請求の範囲に記載された本発明を
制限するものとして解釈されるべきでない。
(実施例) 第1図に示すように、本発明の好ましい実施例はガラス
等絶縁性の透明材から成る基板10を含み、矢印9で示
した輻射エネルギーがそこを通って光起電力装置に入射
する。基板10上に、インジウム・スズ酸化物等導電性
の透明材の層11が施されている。該層11上に、以下
説明する薄膜半導体化合物13と異なるn形半導体材料
の層12が被着しである。両層11と12の組合せが、
薄膜半導体化合物13と異なるn形の広域窓半導体基板
を構成する。層12上に、元素周期律表第IIB族中の
少くとも1つの金属元素と元素周期律表第VIA族中の
1つの非金属元素とで形成されたp形半導体化合物の薄
膜13が被着されている。
薄膜13の表面上に、銅14の層が被着される。
銅層14は、約5〜約50人の厚さを有する。銅層14
上に被着された層15は、ニッケル等銅以外の導電金属
である0本発明の目的は、層14が薄膜13と安定なオ
ーミック接触を形成すること、及び両層14.15がこ
のような光起電力装置用の安定な電流コレクタを形成す
ることを保証する点にある。
本発明の実施例とこれを実施する方法は、以下その製造
方法を説明する特定の半導体装置を参照することによっ
て最も明瞭に理解されよう。第1図に示した光起電力装
置の製造方法は、その開示を参考資料とじてこ\に含め
る本出願人の米国特許第4.388.483号、名称「
薄膜へテロ接合光電池とその製造方法」に詳しく記され
ている。先にインジウム・スズ酸化物で被覆されたガラ
ス基板上に被着されているn形の硫化カドミウム薄膜上
に、テルル化カドミウム膜を電着した。テルル化カドミ
ウム膜の厚さは約1.2μmとした。次いで約0、4μ
mのテルル化水銀カドミウム膜を、テルル化カドミウム
上に電着した。これら各層は上記特許に記述の通り熱処
理され、p形のテルル化カドミウム/テルル化水銀カド
ミウム膜を形成した。
この膜の第1部片が約2秒間、96重量% HzSOn
の1容量部溶液と飽和に7CrzOtの1容量部溶液で
エッチされ、脱イオン化水で洗浄された後、窒素ガスを
吹付けて乾燥された。次いでセルは、約10分間はソ゛
室温のヒドラジン中に浸漬され、脱イオン化水で洗浄さ
れた後、窒素で吹付は乾燥された。次に、約20ニブの
銅層を膜の表面上に被着した後、約1400ニブのニッ
ケル層をその上に蒸着した。こうして得た光起電力装置
をはり85℃での約65時間のエア中における熱処理の
前と後で測定したところ、第2図に示す結果が得られた
。曲線Aは熱処理前における装置の電圧/電流特性、曲
線Bは熱処理後における装置の電圧/電流特性である。
熱処理の結果、セルの充満係数(fill facto
r )と効率はそれぞれ約4%と約3%上昇し、セル全
体の効率は約7.1%から約7.3%へ増加したことが
認められる。
本発明によるオーミック接触との比較のため、p形テル
ル化カドミウム/テルル化水銀カドミウム膜の第2部片
を上記と同じようにエッチ、処理及び乾燥した後、約8
8入庫のチタンから成る第1導電金属層と約1400ニ
ブのニッケルから成る第2導電金属層が形成されている
膜上に蒸着された。この装置を、本発明に従って作製さ
れた上記の光起電力装置と同時に測定した。85℃にお
てるテスト結果を第3図に示す。曲線Cは熱処理前にお
ける装置の電圧/電流特性、曲線りは熱処理後における
電圧/電流特性である。この例では、充満係数が約16
%、全体効率が約24%それぞれ減少した。最終的に得
られたセルの全体効率は約5.2%であった。
p形膜の第3及び4部片も上記と同じようにエッチし、
塩基性溶液で処理して乾燥し、その後それぞれ1000
人と1500人厚のニブケル層が形成されている各部片
の膜上に蒸着された。これらの光起電力装置を、本発明
に従って作製されたー上記の装置と同じ方法で同時に測
定した。これら各装置のテストの結果、銅/ニッケルの
裏面接触部はニッケルだけの裏面接触部より優れている
ことが示された。
同様な実験を、テルル化水銀カドミウムから成るp形半
導体層についても行った。これらの装置は、本出願人に
よる係属中の米国特許出原票556.559号、名称r
CdリッチなHjICdTeを用いた薄膜へテロ接合光
起電力装置とその電着方法」に従い、硫化カドミウム/
テルル化水銀カドミウム装置として作製された。
テルル化水銀カドミウムの膜をn形の硫化カドミウム層
上に被着した後、上記特許出願に記されたようなテルル
化水銀カドミウムを熱処理し、p形のテルル化水銀カド
ミウムを形成した。この膜が約2秒間、98重量%uz
so4の1容量部溶液と飽和に1Cr101の1容量部
溶液でエッチされ、脱イオン化水で洗浄された後、窒素
ガスを吹付けて乾燥された。次いでセルは、約10分間
室温のヒドラジン中に浸漬され、脱イオン化水で洗浄さ
れた後、窒素で乾燥された。次に、約20ニブの銅層を
膜の表面上に被着した後、約1’400人厚のニッケル
層をその上に蒸着した。こうして得た光起電力装置を、
焼鈍熱処理の前と後で測定した。熱処理は約30分間、
はV105℃で行った。
かかる硫化カドミウム/テルル化水銀カドミウム光起電
力装置の熱処理前と後における性能は、セルの開回路電
圧、ショート電流、充満係数及び全体の効率を示した以
下の第1表の通りである。
開回路電圧      0.5        0.6
5(Voc) (ボルト) ショート電流    26.5       28.0
(Jsc) (m^/c+g”) 充満係数(F、F、)     0.51      
 0.62全体の効率(χ)     6.8    
    9.55尚、例えば銅/ニッケル接点の被着中
に真空内で熱処理するなど、i該分野で知られている別
の方法で熱処理を行っても、同様の結果が得られること
に注意されたい。
本発明が従来技術を上回って達成し得る顕著な利点を明
らかに示す特徴は、本発明中に数多く存在する。従って
、本発明で得られる予期されなかった新規の特徴を示す
ため、その中でより際だつか特徴を幾つか指摘しておく
。1つの特徴は、単一の導電金属層から成る従来の裏面
接点は一般に、金属層とp形半導体層間でかなり大きい
抵抗を生じることに依拠している。このため、第1の薄
い銅層を用いて、本発明の安定なオーミック接触を達成
する必要がある。本発明の別の特徴は、第■B−VIA
族半導体化合物とオーミック接触を形成するのに銅の層
が使われるが、銅だけの接点では永続的で安定なオーミ
ック接触を生じ得ないことに依拠している。従って、銅
の第1薄膜と鋼販外の導電金属の第2層という特有の組
合せが必要で、これが所望の結果をもたらす。
以上から、本発明が前述の目的を達成し得ることは当業
者にとって明らかであろう、上記の説明は本発明を例示
するだけにすぎず、本発明をそれに限定するものでない
ことが理解されるべきである。被着方法、第1I B−
VIA族中の半導体材料、層厚及び導電金属層の選択は
、こ\に開示し説明した発明の主旨から逸脱することな
く、上記の明細書中の記載から決定できる。本発明の範
囲には、特許請求の範囲に記載の範囲内に入る等価の実
施例、変形及び改変がすべて含まれる。
【図面の簡単な説明】
第1図は本発明に従って構成された光起電力装置の好ま
しい実施例の概略横断面図; 第2図は本発明の方法を用いて作製された光起電力装置
の電圧−電流特性を示すグラフ;及び第3図は本発明に
よらないで作製された光起電力装置の電圧−電流特性を
示す、グラフである。 13・・・p形半導体化合物の薄膜、 14・・・第1銅層、 15・・・導電金属の第2層。 昭和  年  月  日 20発明の名称  P形半導体用多層オーミック接触及
びその作製方法 3、補正をする者 事件との関係  出願人 外1名 4、代理人

Claims (11)

    【特許請求の範囲】
  1. (1)元素周期律表第IIB族中の少くとも1つの金属元
    素と元素周期律表第VIA族中の少くとも1つの非金属元
    素とから形成された薄膜p形半導体化合物用のオーミッ
    クな導電接触で、上記p形半導体化合物と接し、約5オ
    ングストロームから約50オングストロームの層厚を有
    する第1の銅層と、少くとも第2の導電金属から成る第
    1銅層上の第2層とを備えて成るオーミック接触。
  2. (2)前記第1の銅層が約10オングストロームから約
    30オングストロームの層厚を有する特許請求の範囲第
    1項記載のオーミック接触。
  3. (3)前記第2層がニッケル、金、銀、アンチモン、モ
    リブデン、クロム、テルル、プラチナ、またはパラジウ
    ム、あるいはこれら少なくとも2種の混合物または合金
    から成る特許請求の範囲第1項記載のオーミック接触。
  4. (4)前記第2層がニッケル、金、またはクロム、ある
    いはこれら少なくとも2種の混合物または合金から成る
    特許請求の範囲第1項記載のオーミック接触。
  5. (5)前記第2層がニッケルである特許請求の範囲第1
    項記載のオーミック接触。
  6. (6)前記第2層の厚さが少くとも約1,000オング
    ストロームである特許請求の範囲第1項記載のオーミッ
    ク接触。
  7. (7)元素周期律表第IIB族中の少くとも1つの金属元
    素及び元素周期律表第VIA中の少くとも1つの非金属元
    素で形成されたp形半導体化合物の薄膜と導電金属との
    間にオーミック接触を形成する方法であって: (a)上記薄膜の表面を酸性液でエッチングし、非金属
    の密度が高い表面を形成する工程; (b)酸性エッチされた薄膜の表面を強い塩基性液で処
    理する工程; (c)エッチされ処理された上記表面上に、約5オング
    ストロームから約50オングストロームの層厚を有する
    銅の層を被着する工程;及び (d)上記銅層上に、少くとも第2の導電金属の層を被
    着する工程;から成る方法。
  8. (8)前記銅層及び導電金属の層の被着が蒸着によって
    行われる特許請求の範囲第7項記載の方法。
  9. (9)前記銅層及び導電金属の層の被着が電着によって
    行われる特許請求の範囲第7項記載の方法。
  10. (10)前記方法が更に: (e)前記被着層を熱処理してそれらの層を焼鈍する工
    程;を含む特許請求の範囲第7項記載の方法。
  11. (11)前記被着層が約80℃〜250℃の間の温度で
    熱処理される特許請求の範囲第10項記載の方法。
JP60299664A 1984-12-28 1985-12-25 P形半導体用多層オ−ミツク接触及びその作製方法 Pending JPS61222180A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US687092 1984-12-28
US06/687,092 US4680611A (en) 1984-12-28 1984-12-28 Multilayer ohmic contact for p-type semiconductor and method of making same

Publications (1)

Publication Number Publication Date
JPS61222180A true JPS61222180A (ja) 1986-10-02

Family

ID=24759001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60299664A Pending JPS61222180A (ja) 1984-12-28 1985-12-25 P形半導体用多層オ−ミツク接触及びその作製方法

Country Status (9)

Country Link
US (1) US4680611A (ja)
EP (1) EP0186350B1 (ja)
JP (1) JPS61222180A (ja)
AT (1) ATE56105T1 (ja)
AU (2) AU581946B2 (ja)
CA (1) CA1236224A (ja)
DE (1) DE3579429D1 (ja)
ES (1) ES8800785A1 (ja)
ZA (1) ZA859821B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252427A (ja) * 1987-01-06 1988-10-19 ザ スタンダード オイル カンパニー P型のテルル含有2−6半導体の薄いフィルムに対する安定オーミック接点
JPH01111380A (ja) * 1987-10-23 1989-04-28 Sumitomo Metal Ind Ltd 光起電力素子及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659714B2 (ja) * 1987-07-21 1997-09-30 株式会社日立製作所 半導体集積回路装置
US5393675A (en) * 1993-05-10 1995-02-28 The University Of Toledo Process for RF sputtering of cadmium telluride photovoltaic cell
US5557146A (en) * 1993-07-14 1996-09-17 University Of South Florida Ohmic contact using binder paste with semiconductor material dispersed therein
US5909632A (en) * 1997-09-25 1999-06-01 Midwest Research Institute Use of separate ZnTe interface layers to form OHMIC contacts to p-CdTe films
JPWO2009110403A1 (ja) * 2008-03-07 2011-07-14 国立大学法人東北大学 光電変換素子構造及び太陽電池
US8524524B2 (en) * 2010-04-22 2013-09-03 General Electric Company Methods for forming back contact electrodes for cadmium telluride photovoltaic cells
US20110272010A1 (en) * 2010-05-10 2011-11-10 International Business Machines Corporation High work function metal interfacial films for improving fill factor in solar cells
WO2017091269A2 (en) * 2015-08-31 2017-06-01 The Board Of Regents Of The University Of Oklahoma Semiconductor devices having matrix-embedded nano-structured materials

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237785A (en) * 1975-09-20 1977-03-23 Agency Of Ind Science & Technol Process for production of photovoltaic elements
JPS5356988A (en) * 1976-11-04 1978-05-23 Agency Of Ind Science & Technol Photovoltaic element
JPS5454589A (en) * 1977-10-11 1979-04-28 Agency Of Ind Science & Technol Photoelectric transducer and production of the same
JPS57123877A (en) * 1981-01-19 1982-08-02 Murata Manufacturing Co Ceramic body with copper coating
JPS57126101A (en) * 1981-01-29 1982-08-05 Murata Manufacturing Co Method of forming electrode for barium titanate series semiconductor porcelain
JPS5931041A (ja) * 1982-08-13 1984-02-18 Seiko Epson Corp 薄膜半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3370207A (en) * 1964-02-24 1968-02-20 Gen Electric Multilayer contact system for semiconductor devices including gold and copper layers
US3268309A (en) * 1964-03-30 1966-08-23 Gen Electric Semiconductor contact means
US3465428A (en) * 1966-10-27 1969-09-09 Trw Inc Method of fabricating semiconductor devices and the like
US4065781A (en) * 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
US4000508A (en) * 1975-07-17 1976-12-28 Honeywell Inc. Ohmic contacts to p-type mercury cadmium telluride
US4319069A (en) * 1980-07-25 1982-03-09 Eastman Kodak Company Semiconductor devices having improved low-resistance contacts to p-type CdTe, and method of preparation
US4388483A (en) * 1981-09-08 1983-06-14 Monosolar, Inc. Thin film heterojunction photovoltaic cells and methods of making the same
US4456630A (en) * 1983-08-18 1984-06-26 Monosolar, Inc. Method of forming ohmic contacts
JPH1151A (ja) * 1997-06-11 1999-01-06 Takashi Osawa ゲルマニウムミネラルを含んだ野菜を作る 土壌改良植成剤

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237785A (en) * 1975-09-20 1977-03-23 Agency Of Ind Science & Technol Process for production of photovoltaic elements
JPS5356988A (en) * 1976-11-04 1978-05-23 Agency Of Ind Science & Technol Photovoltaic element
JPS5454589A (en) * 1977-10-11 1979-04-28 Agency Of Ind Science & Technol Photoelectric transducer and production of the same
JPS57123877A (en) * 1981-01-19 1982-08-02 Murata Manufacturing Co Ceramic body with copper coating
JPS57126101A (en) * 1981-01-29 1982-08-05 Murata Manufacturing Co Method of forming electrode for barium titanate series semiconductor porcelain
JPS5931041A (ja) * 1982-08-13 1984-02-18 Seiko Epson Corp 薄膜半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252427A (ja) * 1987-01-06 1988-10-19 ザ スタンダード オイル カンパニー P型のテルル含有2−6半導体の薄いフィルムに対する安定オーミック接点
JPH01111380A (ja) * 1987-10-23 1989-04-28 Sumitomo Metal Ind Ltd 光起電力素子及びその製造方法

Also Published As

Publication number Publication date
AU581946B2 (en) 1989-03-09
ZA859821B (en) 1986-09-24
DE3579429D1 (de) 1990-10-04
US4680611A (en) 1987-07-14
AU3404589A (en) 1989-08-31
AU5085185A (en) 1986-07-03
ATE56105T1 (de) 1990-09-15
ES550464A0 (es) 1987-11-16
EP0186350A2 (en) 1986-07-02
EP0186350A3 (en) 1988-01-20
ES8800785A1 (es) 1987-11-16
CA1236224A (en) 1988-05-03
EP0186350B1 (en) 1990-08-29
AU608154B2 (en) 1991-03-21

Similar Documents

Publication Publication Date Title
US4251286A (en) Thin film photovoltaic cells having blocking layers
US4213798A (en) Tellurium schottky barrier contact for amorphous silicon solar cells
US4207119A (en) Polycrystalline thin film CdS/CdTe photovoltaic cell
US8916412B2 (en) High efficiency cadmium telluride solar cell and method of fabrication
EP0186351B1 (en) Method of making current collector grid and materials therefor
US4456630A (en) Method of forming ohmic contacts
JP2651886B2 (ja) 薄膜光起電力デバイスの沈着方法
US4388483A (en) Thin film heterojunction photovoltaic cells and methods of making the same
US4239553A (en) Thin film photovoltaic cells having increased durability and operating life and method for making same
Basol et al. Deposition of CuInSe/sub 2/films by a two-stage process utilizing E-beam evaporation
US4345107A (en) Cadmium telluride photovoltaic cells
US4260427A (en) CdTe Schottky barrier photovoltaic cell
US4666569A (en) Method of making multilayer ohmic contact to thin film p-type II-VI semiconductor
WO2000014812A1 (en) Photovaltaic devices comprising zinc stannate buffer layer and method for making
CN102142475A (zh) 碲化镉薄膜光伏器件中的渐变合金碲化物层及其制造方法
US3492167A (en) Photovoltaic cell and method of making the same
JPS61222180A (ja) P形半導体用多層オ−ミツク接触及びその作製方法
US5557146A (en) Ohmic contact using binder paste with semiconductor material dispersed therein
US4342879A (en) Thin film photovoltaic device
JPS60239070A (ja) Cdに富んだHg↓1↓−↓x Cd↓x Teを用いる薄膜ヘテロ接合光起電性デバイスならびにその電着方法
JPH11140689A (ja) 酸化第1銅膜の堆積法及び該酸化第1銅膜堆積法を用いた半導体デバイスの製造方法
JP3619681B2 (ja) 太陽電池及びその製造方法
US4595791A (en) Thin-film photovoltaic devices incorporating current collector grid and method of making
US4495375A (en) MIS or SIS Solar cells
Moutinho et al. Alternative procedure for the fabrication of close-spaced sublimated CdTe solar cells