JPS61220567A - Controller for profile correcting circuit - Google Patents

Controller for profile correcting circuit

Info

Publication number
JPS61220567A
JPS61220567A JP60062323A JP6232385A JPS61220567A JP S61220567 A JPS61220567 A JP S61220567A JP 60062323 A JP60062323 A JP 60062323A JP 6232385 A JP6232385 A JP 6232385A JP S61220567 A JPS61220567 A JP S61220567A
Authority
JP
Japan
Prior art keywords
signal
gain
contour correction
adjustment section
gain adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60062323A
Other languages
Japanese (ja)
Inventor
Tadashi Yoshigai
規 吉貝
Masaru Sakurai
優 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60062323A priority Critical patent/JPS61220567A/en
Publication of JPS61220567A publication Critical patent/JPS61220567A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To adjust automatically picture quality in accordance with an S/N by providing an automatic gain adjusting circuit for adjusting gains of a profile correcting signal and adjusting them according to a noise level. CONSTITUTION:An input digital luminance signal is inputted to the 1st unit time delay element 31, the 1st adder 33 and an AND circuit 42. The adder 33 adds the output signal of the 2nd unit time delay element 32 to its input signal, and the output is inputted to the 2nd adder 36 through an automatic gain control circuit 34 and a multiplier 35. The 2nd adder 36 adds the output of the multiplier 35 to that of the 1st unit time delay element 31, thereby obtaining the output signal subjected to profile correction. Here gains of the automatic gain adjusting circuit 34 are made variable by a gain adjusting signal from a decoder 41, which is made variable by the S/N. Accordingly the appropriate profile correction can be automatically executed in accordance with the value of the S/N.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はテレビジョン受信機の輪郭補正回路に関する
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a contour correction circuit for a television receiver.

〔発明の技術的背景〕[Technical background of the invention]

現行のテレビジョン受信機では、受像管のビームア・モ
ーチャ特性(受像管の解像度が映像信号の周波数が高く
々るにつれて劣化する現象)を補償するために画質調整
回路(輪郭補正回路)が組み込まれている。この回路は
、輝度信号の輪郭部分にプリシュートおよびオー・々−
シュートを付加することによって、画質をシャープにし
たり、逆になめらかにして、画質をソフトにしたシする
ものである。この輪郭補正回路には、水平方向の輪郭補
正を行なうもの(以下水平輪郭補正とする)と、垂直方
向のもの(以下垂直補正とする)とがある。ビデオ信号
の処理をデジタル的に行なういわゆるデノタルテレビソ
ヨンにおいて、この回路は、第4図に示すような構成1
556・  ・ 9゜ 第4図において、デジタル了された輝度信号は、入力信
号として、第1の単位時間遅延素子11 a、加算器I
2に入力される。第1の単位時間遅延素子IIaの出力
は、第2の単位時間遅延素子11bに入力される。第1
の加算器12においては、入力信号と第2の単位時間遅
延素子IIbの出力信号とが加算され、その加算出力は
、乗算器13で1倍され、第2の加算器I4に入力され
る。第2の加算器I4では、乗算器13の出力と、第1
の単位時間遅延素子IIaの出力が加算され、出力信号
が得られる。
Current television receivers incorporate an image quality adjustment circuit (contour correction circuit) to compensate for the beam amortization characteristics of the picture tube (a phenomenon in which the resolution of the picture tube deteriorates as the frequency of the video signal increases). ing. This circuit uses preshoot and auto-auto on the contour part of the luminance signal.
By adding shoots, the image quality can be made sharper, or conversely, it can be made smoother to make the image softer. These contour correction circuits include one that performs contour correction in the horizontal direction (hereinafter referred to as "horizontal contour correction") and one that performs contour correction in the vertical direction (hereinafter referred to as "vertical correction"). In the so-called digital television system that processes video signals digitally, this circuit has the configuration 1 shown in Figure 4.
556...9° In FIG. 4, the digitally processed luminance signal is input to the first unit time delay element 11a and the adder I.
2 is input. The output of the first unit time delay element IIa is input to the second unit time delay element 11b. 1st
In the adder 12, the input signal and the output signal of the second unit time delay element IIb are added, and the added output is multiplied by 1 in the multiplier 13 and input to the second adder I4. The second adder I4 uses the output of the multiplier 13 and the first
The outputs of unit time delay element IIa are added to obtain an output signal.

ここで、各部の信号を波形におきかえて表現すると、第
5図に示すようになる。時間t1..t1は、それぞれ
第1.第2の単位時間遅延素子11a、llbによって
得られる遅延時間であシ、信号りは輪郭補正信号である
Here, if the signals of each part are replaced with waveforms and expressed, the result will be as shown in FIG. Time t1. .. t1 is the first . The delay time signal obtained by the second unit time delay elements 11a and llb is a contour correction signal.

上記の単位時間遅延素子は、水平輪郭補正の場合は、0
24179717071回路等の1ビツト遅延回路であ
り、クロックは標本周波数となる。また、垂直輪郭補正
の場合は、1水平期間遅延量を得るシフトレジスタ等が
用いられる。
The above unit time delay element is 0 in the case of horizontal contour correction.
It is a 1-bit delay circuit such as a 24179717071 circuit, and the clock is the sampling frequency. Further, in the case of vertical contour correction, a shift register or the like is used to obtain a delay amount of one horizontal period.

〔背景技術の問題点〕[Problems with background technology]

輪郭強調を行々った場合、周波数特性が高域において高
いレベルと々る。このため、高周波の雑音成分が大きく
なシ、これは、S/Nが小さいときに特にめだつ。この
ような時は、第牛図の乗算器13のαの値を調整して負
の値にすることにより、逆に輪郭をなめらかにし、高域
の周波数特性を等測的に下げることにより、高周波のノ
イズを低減する手法が用いられる。このように、従来の
回路においては、画質の調整を手動で行なうというわず
られしさがある。
When contour enhancement is performed, the frequency response reaches a high level in the high range. Therefore, the high frequency noise component is large, which is particularly noticeable when the S/N is small. In such a case, by adjusting the value of α of the multiplier 13 in the bull diagram to a negative value, conversely, by smoothing the contour and lowering the high frequency response isometrically, Techniques are used to reduce high frequency noise. As described above, in the conventional circuit, the image quality has to be adjusted manually, which is cumbersome.

〔発明の目的〕[Purpose of the invention]

この発明は上記の事情に鑑みてなされたもので、輪郭補
正を入力信号のS/Nに応じて自動的に調整し得る輪郭
補正回路を提供することを目的とする。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a contour correction circuit that can automatically adjust contour correction according to the S/N of an input signal.

〔発明の概要〕[Summary of the invention]

この発明は上記目的を達成するために、例えば第1図に
示すように、輪郭補正信号の利得を調整する自動利得調
整回路34を設けて、その利得が、雑音レベルに応じ調
整されるように、アンド回路42、単位時間遅延素子3
7、加算器38、絶対値回路39、漏洩積分回路40、
デコーダ4Iによる雑音検出及び利得調整手段を設けて
いる。
In order to achieve the above object, the present invention provides an automatic gain adjustment circuit 34 that adjusts the gain of the contour correction signal, for example as shown in FIG. 1, so that the gain is adjusted according to the noise level. , AND circuit 42, unit time delay element 3
7, adder 38, absolute value circuit 39, leakage integration circuit 40,
A noise detection and gain adjustment means using a decoder 4I is provided.

〔発明の実施例〕[Embodiments of the invention]

以下この発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図はこの発明の一実施例であシ、入力信号(デジタ
ル輝度信号)は、第1の単位時間遅延素子31、第1の
加算器33、アンド回路42に入力される。第1の単位
時間遅延素子31の出力は、第2の加算器36に入力さ
れるとともに、第2の単位時間遅延素子32に入力され
る。・ =6− 第1の加算器33では、第2の単位時間遅延素子32の
出力信号と入力信号とが加算され、その出力は、自動利
得調整回路34、乗算器35を介して第2の加算器36
に入力される。第2の加算器36では、乗算器35の出
力と、第1の単位時間遅延素子3Iの出力とが加算され
、輪郭補正された出力信号を得る。
FIG. 1 shows one embodiment of the present invention, in which an input signal (digital luminance signal) is input to a first unit time delay element 31, a first adder 33, and an AND circuit . The output of the first unit time delay element 31 is input to the second adder 36 and also to the second unit time delay element 32.・=6− In the first adder 33, the output signal of the second unit time delay element 32 and the input signal are added, and the output is sent to the second unit time delay element 32 via the automatic gain adjustment circuit 34 and the multiplier 35. Adder 36
is input. The second adder 36 adds the output of the multiplier 35 and the output of the first unit time delay element 3I to obtain a contour-corrected output signal.

輪郭補正を行なうための外部からの調整信号は、乗算器
35に係数αとして入力される。第1、第2の単位時間
遅延素子31.32の遅延量は、水平輪郭補正の場合は
標本化周波数の1クロック分、また垂直輪郭補正の場合
は1水平ライン分の遅延量が設定される。加算器33で
は、2回遅延素子を通過してきた信号、すなわち水平輪
郭補正の場合は2標本前の信号と現時点の信号とが加算
され、垂直輪郭補正の場合は2水平ライン前の信号と現
時点の信号とが加算される。
An external adjustment signal for contour correction is input to the multiplier 35 as a coefficient α. The delay amount of the first and second unit time delay elements 31 and 32 is set to be one clock of the sampling frequency in the case of horizontal contour correction, and one horizontal line in the case of vertical contour correction. . In the adder 33, the signal that has passed through the delay element twice, that is, in the case of horizontal contour correction, the signal of two samples before and the current signal is added, and in the case of vertical contour correction, the signal of two horizontal lines before and the current signal are added. signals are added.

加算器33の出力は、輪郭のプリンーートおよびオーバ
ーシュートの振幅を決定する自動利得調整回路34に入
力される。この回路は、加算器33の出力をX倍して出
力する。このXの値は、S/Nに応じて変化する制御信
号によって自動的に変わる。
The output of the adder 33 is input to an automatic gain adjustment circuit 34 which determines the amplitude of the contour preroot and overshoot. This circuit multiplies the output of the adder 33 by X and outputs it. The value of this X is automatically changed by a control signal that changes depending on the S/N.

上記Xの可変手段について説明する。まず、Xの可変は
、自動利得制御回路34において、加算器33の出力デ
ジタル信号をビットシフトさせた夛、符号ビットを反転
させた勺するととによって得られる。
The variable means for X described above will be explained. First, variable X is obtained by bit-shifting the output digital signal of the adder 33 and inverting the sign bit in the automatic gain control circuit 34.

次に、アンド回路42は、垂直消去期間のケ゛−ト・や
ルスに応答して、この期間のみ入力信号を出力する。そ
して、アンド回路42の出力は、単位時間遅延素子37
と加算器38に入力される。加算器38では、単位時間
遅延素子37の出力と、アンド回路42の出力とが加算
され、その加算結果は、絶対値回路39に入力される。
Next, the AND circuit 42 responds to the gate and pulse of the vertical erase period and outputs an input signal only during this period. The output of the AND circuit 42 is output from the unit time delay element 37.
is input to the adder 38. In the adder 38, the output of the unit time delay element 37 and the output of the AND circuit 42 are added, and the addition result is input to the absolute value circuit 39.

上記の演算は、現時点の標本から、■クロック前の標本
を差し引く(水平輪郭補正の場合)ことになり、ランダ
ムな雑音成分を得ることになる。との雑音成分は、絶対
値回路39にて絶対値がとられ、積分回路4oで積分さ
れる。この積分回路40としては、飽和するのを防ぐた
めに漏洩積分器が使用される。積分回路40の出力は、
デコーダ41によって自動調整用の信号に変換され、先
のXを可変する。
The above calculation involves subtracting the sample before the ① clock from the current sample (in the case of horizontal contour correction), thereby obtaining a random noise component. The absolute value of the noise component is taken by the absolute value circuit 39 and integrated by the integrating circuit 4o. As this integration circuit 40, a leaky integrator is used to prevent saturation. The output of the integrating circuit 40 is
It is converted into a signal for automatic adjustment by the decoder 41, and the previous X is varied.

Xは、第2図に示すように、s/Nに応じて可変される
。即ち、SN比が良好な状態では、Xは1、S/Nが悪
くなるにつれて加算器33の出力を右へピントシフトす
る。すなわち、Xは1゜4’8に可変される。とれは、
積分回路4oの出力に応答するデコーダ4Iによってビ
ットシフトを行えば良い。また、S/Nがざらに小さく
なり、あるしきい値を下回ったときは、χの符号を変え
て、さらに小さくなるにつれて今度は左ヘビットシフト
、すなわち・・・−8’  4’  2’−1とXの値
が制御される。
As shown in FIG. 2, X is varied depending on the s/N. That is, when the S/N ratio is good, X is 1, and as the S/N ratio becomes worse, the focus of the output of the adder 33 is shifted to the right. That is, X is varied to 1°4'8. Tore is
Bit shifting may be performed by a decoder 4I that responds to the output of the integrating circuit 4o. Also, when the S/N gradually decreases and falls below a certain threshold, the sign of χ is changed, and as it decreases further, it is shifted to the left, i.e. -8'4'2' The values of -1 and X are controlled.

これKよって、S/Nの値に応じて適切な輪郭補正が自
動的に得られる。
Accordingly, appropriate contour correction can be automatically obtained according to the S/N value.

上記した利得Xの可変手段は、第3図に示すように構成
されても良い。第1図と対応する箇−9= 所には同一符号を付して説明する。この実施例では、ア
ナログ信号段階における自動利得制御(AGC)電圧を
SN比検出用として用いる。即ち、AGC電圧(”AG
c)は、アナログデシタル変換器5Iにおいてデジタル
デ〜りに変換される。
The gain X variable means described above may be configured as shown in FIG. Parts corresponding to those in FIG. 1 will be described with the same reference numerals. In this embodiment, an automatic gain control (AGC) voltage at the analog signal stage is used for signal-to-noise ratio detection. That is, the AGC voltage (“AG
c) is converted into digital data by the analog-to-digital converter 5I.

このデジタルデータは、デコーダ52に入力され、適当
な形式に変換され、自動利得調整回路34に制御信号と
して与えられる。アナログデジタル変換器51に用いら
れるクロックの周波数によって、AGC電圧の変化に対
する分解能力を設定できる。
This digital data is input to the decoder 52, converted into an appropriate format, and given to the automatic gain adjustment circuit 34 as a control signal. Depending on the frequency of the clock used in the analog-to-digital converter 51, the ability to resolve changes in the AGC voltage can be set.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によれば、SN比が大き
いときは輪郭の強調を強く行ない、SN比が小さいとき
は輪郭を逆になめらかにするという作用が自動的に行な
われる。すなわちSN比が大きいときは少しS/Nを犠
牲にしてその分高い解像度を得ることができ、SN比が
小さいときは、高域成分を抑えて高周波成分の雑音を低
減させるという効果があシ、シかもこれが自−10〜 動的に行なわれる。
As explained above, according to the present invention, when the SN ratio is large, the contour is strongly emphasized, and when the SN ratio is small, the contour is conversely smoothed. In other words, when the S/N ratio is high, higher resolution can be obtained by sacrificing a little S/N, and when the S/N ratio is small, the system has the effect of suppressing high frequency components and reducing noise in high frequency components. , this may be done dynamically.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す回路図、第2図は第
1図の調整回路の利得変化特性を示す図、kf、3図は
この発明の他の実施例を示す回路図、第4図は従来の輪
郭補正回路を示す図、第5図は第4図の回路の各部信号
波形図である。 37 、s 2.37・・・単位時間遅延素子、34・
・・自動利得調整回路、39・・・絶対値回路、40・
・・漏洩積分回路、4I・・・デコーダ、42・・・ア
ンド回路。
FIG. 1 is a circuit diagram showing one embodiment of the present invention, FIG. 2 is a diagram showing gain change characteristics of the adjustment circuit of FIG. 1, kf, and FIG. 3 is a circuit diagram showing another embodiment of the invention. FIG. 4 is a diagram showing a conventional contour correction circuit, and FIG. 5 is a signal waveform diagram of each part of the circuit shown in FIG. 37, s 2.37... unit time delay element, 34.
・・Automatic gain adjustment circuit, 39・Absolute value circuit, 40・
...Leakage integration circuit, 4I...decoder, 42...AND circuit.

Claims (5)

【特許請求の範囲】[Claims] (1)テレビジョン信号の輝度信号を用いて第1の輪郭
補正信号を作り、この第1の輪郭補正信号を利得調整部
にて利得調整して第2の輪郭補正信号を作り、これを輝
度信号に加える輪郭補正手段と、前記テレビジョン信号
の雑音を検出してその検出信号に応じて前記利得調整部
の調整量を制御する手段とを具備したことを特徴とする
輪郭補正回路の制御装置。
(1) Create a first contour correction signal using the brightness signal of the television signal, adjust the gain of this first contour correction signal in a gain adjustment section to create a second contour correction signal, and use this to adjust the brightness. A control device for a contour correction circuit, comprising: contour correction means for adding to a signal; and means for detecting noise in the television signal and controlling the adjustment amount of the gain adjustment section according to the detected signal. .
(2)前記輪郭補正手段は、入力輝度信号を遅延させる
2個の直列接続された第1、第2の遅延手段と、前記第
2の遅延手段の出力を利得調整する前記利得調整部と、
この利得調整部の出力を前記第1の遅延手段より差し引
く加算手段とを有し、前記利得調整部の調整量を制御す
る手段は、前記検出信号が大きくなるにつれて前記利得
調整部の利得を符号が負で大きく、前記検出信号が小さ
くなるにつれて前記利得調整部の利得を小さくし、かつ
ある一定の値を前記検出信号が下回ったときは符号が正
で前記利得を大きくするように設定されたことを特徴と
する特許請求の範囲第1項記載の輪郭補正回路の制御装
置。
(2) The contour correction means includes two series-connected first and second delay means that delay the input luminance signal, and the gain adjustment section that adjusts the gain of the output of the second delay means;
addition means for subtracting the output of the gain adjustment section from the first delay means; the means for controlling the amount of adjustment of the gain adjustment section increases the gain of the gain adjustment section as the detection signal increases; is set to be negative and large, and as the detection signal becomes smaller, the gain of the gain adjustment section is made smaller, and when the detection signal falls below a certain value, the sign is positive and the gain is made larger. A control device for a contour correction circuit according to claim 1.
(3)前記利得調整部の調整量を制御する手段は、前記
雑音を検出するのに、前記テレビジョン信号の垂直帰線
消去期間に抽出するゲート手段と、このゲート手段の出
力成分の絶対値をとり積分し前記検出信号を得る手段と
を具備したことを特徴とする特許請求の範囲第1項記載
の輪郭補正回路の制御装置。
(3) The means for controlling the adjustment amount of the gain adjustment section includes a gate means for extracting the noise during the vertical blanking period of the television signal, and an absolute value of an output component of the gate means to detect the noise. 2. A control device for a contour correction circuit according to claim 1, further comprising means for obtaining said detection signal by integrating said detection signal.
(4)前記利得調整部の調整量を制御する手段は、テレ
ビジョン受像機の自動利得制御回路からの自動利得制御
電圧をデジタルデータに変換するアナログデジタル変換
手段を具備したことを特徴とする特許請求の範囲第1項
記載の輪郭補正回路の制御装置。
(4) A patent characterized in that the means for controlling the adjustment amount of the gain adjustment section includes an analog-to-digital conversion means for converting an automatic gain control voltage from an automatic gain control circuit of a television receiver into digital data. A control device for a contour correction circuit according to claim 1.
(5)前記利得調整部は、制御信号に応じて入力データ
のビットシフトを得る手段であることを特徴とする特許
請求の範囲第1項記載の輪郭補正回路の制御装置。
(5) The control device for a contour correction circuit according to claim 1, wherein the gain adjustment section is a means for obtaining a bit shift of input data according to a control signal.
JP60062323A 1985-03-27 1985-03-27 Controller for profile correcting circuit Pending JPS61220567A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60062323A JPS61220567A (en) 1985-03-27 1985-03-27 Controller for profile correcting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60062323A JPS61220567A (en) 1985-03-27 1985-03-27 Controller for profile correcting circuit

Publications (1)

Publication Number Publication Date
JPS61220567A true JPS61220567A (en) 1986-09-30

Family

ID=13196813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60062323A Pending JPS61220567A (en) 1985-03-27 1985-03-27 Controller for profile correcting circuit

Country Status (1)

Country Link
JP (1) JPS61220567A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839725A (en) * 1987-05-19 1989-06-13 Victor Company Of Japan, Ltd. Contour compensating circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839725A (en) * 1987-05-19 1989-06-13 Victor Company Of Japan, Ltd. Contour compensating circuit

Similar Documents

Publication Publication Date Title
US7808558B2 (en) Adaptive color transient improvement
JPH04271669A (en) Gradation corrector
KR0126474B1 (en) Video noise reduction circuit
JP2000013814A (en) Video signal processing circuit
JP2005244559A (en) Image signal processor
JPS61220567A (en) Controller for profile correcting circuit
KR100365847B1 (en) Black level detecting circuit of video signal
JP2568515B2 (en) Imaging device
KR100398979B1 (en) Apparatus and method for processing video signals
JPH11289505A (en) Video signal processing circuit
JP2935389B2 (en) Video signal processing device and nonlinear signal processing device
JP2003348378A (en) Video signal processing circuit
JPH05336436A (en) Automatic gain controller
JP2002009620A (en) Video camera system
JP2538366B2 (en) Video tone circuit
JP3934363B2 (en) Gamma correction circuit
JPH0690385A (en) Waveform equalizer
JPH01277031A (en) Deemphasis circuit
JP2629928B2 (en) Chroma signal noise reducer
JPH0591367A (en) Television receiver
JPH05252419A (en) Video signal processor
JPH02165780A (en) Contour enhancing circuit
JPS62299180A (en) Adaptable type outline correcting device
JPH066638A (en) White peak clip circuit
JPH043586A (en) Vertical contour correction circuit