JP2002009620A - Video camera system - Google Patents

Video camera system

Info

Publication number
JP2002009620A
JP2002009620A JP2001109961A JP2001109961A JP2002009620A JP 2002009620 A JP2002009620 A JP 2002009620A JP 2001109961 A JP2001109961 A JP 2001109961A JP 2001109961 A JP2001109961 A JP 2001109961A JP 2002009620 A JP2002009620 A JP 2002009620A
Authority
JP
Japan
Prior art keywords
signal
circuit
gain
agc circuit
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001109961A
Other languages
Japanese (ja)
Other versions
JP3566666B2 (en
Inventor
Kazuhiro Koshio
和博 古塩
Masaru Noda
勝 野田
Hiroyasu Otsubo
宏安 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001109961A priority Critical patent/JP3566666B2/en
Publication of JP2002009620A publication Critical patent/JP2002009620A/en
Application granted granted Critical
Publication of JP3566666B2 publication Critical patent/JP3566666B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Picture Signal Circuits (AREA)
  • Studio Devices (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a video camera system that reduces power consumption and suppresses quantization noise, when a high gain is required. SOLUTION: An AGC circuit 3 amplifies an analog signal from a sensor 2, an analog/digital converter 4 converts the signal into a digital signal, which is amplified by an AGC circuit 5 and processed by a signal processing circuit 6. A level detection circuit 9 detects the level of an output luminance signal Y of the signal-processing circuit 6, a microcomputer 7 compares the detected value with a reference value and generates an aperture control signal of an iris 1, a gain control signal 73 of the AGC circuit 3, and a gain control signal 75 of the AGC circuit 5, depending on the comparison result. The microcomputer 7 minimizes the gain of the AGC circuits 3, 5, to make the detected value match with the detected value under the control of the aperture of the iris 1 at low illuminance, the microcomputer 7 fully opens the iris, minimizes the gain of the AGC circuit 5 and makes the detected value match with the reference value under the gain control of the AGC circuit 3 at medium illuminance, and the microcomputer 7 fully opens the iris 1, maximizes the gain of the AGC circuit 3 and makes the detected value match wit the reference value under the gain control of the AGC circuit 5 at high illuminance.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ビデオカメラ装置
等に用いて好適な自動利得制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control device suitable for use in a video camera device or the like.

【0002】[0002]

【従来の技術】一般に、ビデオカメラ装置においては、
例えば、テレビジョン学会技術報告Vol.15,No.7
(Jan,1991) pp.37〜42に記載されて
いるように、小型・軽量化、高機能化、低消費電力化等
を目的として信号処理のディジタル化が進められてお
り、この場合でも、アナログ処理するビデオカメラ装置
と同様、被写体からの光情報をアナログの電気信号に変
換するセンサの出力レベルに拘らず、カメラ出力信号レ
ベルを一定にするための自動利得制御回路が設けられて
いる。
2. Description of the Related Art Generally, in a video camera device,
For example, the technical report of the Institute of Television Engineers of Japan Vol. 15, No. 7
(Jan, 1991) As described in pp. 37-42, digitization of signal processing has been promoted for the purpose of miniaturization and weight reduction, high functionality, low power consumption, and the like. As with the video camera device that performs analog processing, an automatic gain control circuit is provided to keep the camera output signal level constant irrespective of the output level of a sensor that converts light information from a subject into an analog electric signal.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来のビデオカメラ装置においては、自動利得制御回路は
センサとアナログ−ディジタル変換器との間に設けられ
て、自動利得制御はアナログ処理でなされており、この
ため、例えば低照度における撮影の場合、一定の出力信
号を得るためには自動利得制御回路の利得を充分上げな
ければならず、高利得が得られるようにするためには、
自動利得制御回路の規模が大きくなり、また、回路規模
に比例して消費電力も増大する。このことは、低消費電
力を1つの目的としているビデオカメラ装置にとって大
きな問題となる。
However, in the above-mentioned conventional video camera device, the automatic gain control circuit is provided between the sensor and the analog-digital converter, and the automatic gain control is performed by analog processing. For this reason, for example, in the case of shooting at low illuminance, the gain of the automatic gain control circuit must be sufficiently increased to obtain a constant output signal, and in order to obtain a high gain,
The scale of the automatic gain control circuit increases, and the power consumption increases in proportion to the circuit scale. This is a major problem for a video camera device aiming at low power consumption as one purpose.

【0004】現在、デバイスの低消費電力化は、アナロ
グでは限界に近付きつつあり、これに対し、ディジタル
ではますます進歩している。従って、以上の問題と技術
動向とを考慮すると、ビデオカメラ装置を低消費電力化
するためには、自動利得制御回路をディジタル化するこ
とが考えられる。しかし、自動利得制御回路を全てディ
ジタル化すると、高利得時に量子化ノイズが大きくな
り、カメラ出力信号のS/Nが劣化するという問題があ
った。
[0004] At present, the reduction in power consumption of devices is approaching its limit in analog devices, while digital devices are making further progress. Therefore, in consideration of the above problems and technical trends, it is conceivable to digitize the automatic gain control circuit in order to reduce the power consumption of the video camera device. However, when all the automatic gain control circuits are digitized, there is a problem that quantization noise increases at a high gain, and the S / N of the camera output signal deteriorates.

【0005】本発明の目的は、かかる問題を解消し、S
/Nが良好で小回路規模、低消費電力の自動利得制御装
置を提供することにある。
An object of the present invention is to solve such a problem,
An object of the present invention is to provide an automatic gain control device having a good / N ratio, a small circuit scale, and low power consumption.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、入力信号をアナログ信号とし、第1の制
御信号に応じた利得で該入力信号を増幅する第1の可変
利得増幅回路と、該第1の可変利得増幅回路の出力信号
をディジタル信号に変換するアナログ−ディジタル変換
器と、第2の制御信号に応じた利得で該アナログ−ディ
ジタル変換器から出力される該ディジタル信号を増幅す
る第2の可変利得増幅回路と、該第2の可変利得増幅回
路の出力ディジタル信号を処理する信号処理回路と、該
信号処理回路の出力信号のレベルを検出するレベル検出
回路と、該レベル検出回路による検出値が予め設定され
た基準値に等しくなるように、該第1,第2の可変利得
増幅回路の利得とを設定する該第1,第2の制御信号を
発生する制御回路とを備えた構成とする。
In order to achieve the above object, the present invention provides a first variable gain amplifier for converting an input signal into an analog signal and amplifying the input signal with a gain according to a first control signal. Circuit, an analog-to-digital converter for converting an output signal of the first variable gain amplifier circuit into a digital signal, and the digital signal output from the analog-to-digital converter with a gain corresponding to a second control signal A second variable gain amplifying circuit, a signal processing circuit for processing an output digital signal of the second variable gain amplifying circuit, a level detection circuit for detecting a level of an output signal of the signal processing circuit, A control circuit for generating the first and second control signals for setting the gains of the first and second variable gain amplifying circuits so that the value detected by the level detection circuit becomes equal to a preset reference value. A configuration with a.

【0007】[0007]

【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図1はビデオカメラ装置に用いた本発
明による自動利得制御装置の一実施形態を示すブロック
図であって、1はアイリス、2はセンサ、3はアナログ
処理する可変利得増幅回路(以下、アナログAGC回路
という)、4はA/D(アナログーディジタル)変換
器、5はディジタル処理する可変利得増幅回路(以下、
ディジタルAGC回路という)、6は信号処理回路、7
はマイクロコンピュータ(以下、マイコンという)、8
は駆動回路、9はレベル検出回路である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of an automatic gain control device according to the present invention used in a video camera device, wherein 1 is an iris, 2 is a sensor, and 3 is a variable gain amplifier circuit (hereinafter, analog AGC) for analog processing. 4 is an A / D (analog-digital) converter, 5 is a variable gain amplifying circuit (hereinafter, referred to as a digital amplifier) for digital processing.
6 is a signal processing circuit, and 7 is a digital AGC circuit.
Is a microcomputer (hereinafter referred to as a microcomputer), 8
Is a drive circuit, and 9 is a level detection circuit.

【0008】同図において、図示しない被写体からの光
がアイリス1を通してセンサ2に入射される。センサ2
は、駆動回路8から供給される制御信号により、受光面
に生じた被写体像を走査し、この被写体像を情報内容と
するアナログの電気信号を生成し、アナログAGC回路
3に供給する。この電気信号はアナログAGC回路3で
マイコン7から供給されるディジタルの制御信号73に
応じた利得で増幅され、A/D変換器4で量子化ビット
数m(mは正の整数)のディジタル信号(以下、mビッ
トのディジタル信号という)501に変換された後、デ
ィジタルAGC回路5に供給される。
In FIG. 1, light from a subject (not shown) is incident on a sensor 2 through an iris 1. Sensor 2
Scans a subject image generated on the light receiving surface by a control signal supplied from the drive circuit 8, generates an analog electric signal having the subject image as information content, and supplies the analog electric signal to the analog AGC circuit 3. The electric signal is amplified by the analog AGC circuit 3 with a gain according to the digital control signal 73 supplied from the microcomputer 7, and the A / D converter 4 converts the digital signal of the quantization bit number m (m is a positive integer) (Hereinafter referred to as an m-bit digital signal) 501 and supplied to the digital AGC circuit 5.

【0009】ここで、ディジタルAGC回路5の一具体
例を図2によって説明する。但し、51は利得制御部、
511はラッチ回路、512はシリアル−パラレル変換
器(以下、S/P変換器という)、513はラッチ回
路、514は乗算器、515はラッチ回路、52はリミ
ッタである。
Here, a specific example of the digital AGC circuit 5 will be described with reference to FIG. Here, 51 is a gain control unit,
511 is a latch circuit, 512 is a serial-parallel converter (hereinafter, referred to as S / P converter), 513 is a latch circuit, 514 is a multiplier, 515 is a latch circuit, and 52 is a limiter.

【0010】同図において、ディジタルAGC回路5は
利得制御部51とリミッタ52とから構成されており、
利得制御部51は、乗算器514、S/P変換器512
及びラッチ511,513,515から構成されてい
る。
In FIG. 1, a digital AGC circuit 5 comprises a gain control section 51 and a limiter 52.
The gain control unit 51 includes a multiplier 514, an S / P converter 512
And latches 511, 513, and 515.

【0011】A/D変換器4(図1)から出力されるm
ビットのディジタル信号501は、ラッチ回路511で
マイコン7(図1)から供給される制御信号75のうち
のラッチパルス75b毎にラッチされ、そのラッチ出力
が乗算器514に供給される。マイコン7(図1)から
供給される制御信号75のうちの利得制御信号75a
は、S/P変換器512により、p(pは正の整数)ビ
ットの利得制御信号に変換され、ラッチ回路513でラ
ッチパルス75b毎にラッチされる。このラッチ回路5
13から出力される利得制御信号はラッチ回路511か
ら出力されるディジタル信号と乗算器514で乗算され
る。そして、乗算器514からは、これらの乗算値のう
ちの上位qビットの部分が出力され、ラッチ回路515
でラッチパルス75b毎にラッチされる。このラッチ回
路515の出力信号がリミッタ52に供給される。
M output from A / D converter 4 (FIG. 1)
The bit digital signal 501 is latched by the latch circuit 511 for each latch pulse 75b of the control signal 75 supplied from the microcomputer 7 (FIG. 1), and the latch output is supplied to the multiplier 514. Gain control signal 75a of control signal 75 supplied from microcomputer 7 (FIG. 1)
Is converted into a p (p is a positive integer) bit gain control signal by the S / P converter 512 and is latched by the latch circuit 513 for each latch pulse 75b. This latch circuit 5
The gain control signal output from 13 is multiplied by a digital signal output from latch circuit 511 by multiplier 514. The multiplier 514 outputs the higher q bits of these multiplied values, and the latch circuit 515
Is latched every latch pulse 75b. The output signal of the latch circuit 515 is supplied to the limiter 52.

【0012】リミッタ52は、予め決められた入出力特
性に従い、ラッチ回路515の出力信号のレベルをn
(nはq以下の正の整数)ビットに制限し、この制限さ
れたnビットの出力信号502を図1の信号処理回路6
に供給する。
The limiter 52 changes the level of the output signal of the latch circuit 515 to n according to a predetermined input / output characteristic.
(N is a positive integer less than or equal to q) bits, and the limited n-bit output signal 502 is converted to the signal processing circuit 6 of FIG.
To supply.

【0013】図3はこのリミッタ52の入出力特性の一
例を示すものであり、(2n−1−x)の値のレベル以
上では(2n−1)のレベルとして出力信号のレベルを
制限している。但し、xは任意の整数である。
FIG. 3 shows an example of the input / output characteristics of the limiter 52. The level of the output signal is limited to (2 n -1) above the level of (2 n -1 -x). are doing. Here, x is an arbitrary integer.

【0014】図1に戻って、信号処理回路6では、先の
テレビジョン学会技術報告 Vol.15,No.7(Ja
n,1991) pp.37〜42に記載されている信
号処理回路と同様に、ディジタルAGC回路5のnビッ
トの出力ディジタル信号502が供給され、2または3
ライン(但し、1ラインは1水平走査期間)分のディジ
タル信号502を用いて輝度信号Yと色信号Cを生成す
る。これら輝度信号Yと色信号Cとは図示しない次段の
処理回路に供給されてカラー映像信号が生成されるが、
また、この輝度信号Yはレベル検出回路9にも供給さ
れ、画像表示画面内のある決められた領域におけるこの
輝度信号Yのレベルが検出され、得られた検出値がマイ
コン7に供給される。
Returning to FIG. 1, in the signal processing circuit 6, the above-mentioned technical report of the Institute of Television Engineers of Japan, Vol. 15, No. 7 (Ja
n, 1991) Similarly to the signal processing circuits described in pp. 37 to 42, an n-bit output digital signal 502 of the digital AGC circuit 5 is supplied, and 2 or 3
A luminance signal Y and a chrominance signal C are generated using digital signals 502 for one line (where one line is one horizontal scanning period). The luminance signal Y and the color signal C are supplied to a next-stage processing circuit (not shown) to generate a color video signal.
The luminance signal Y is also supplied to the level detection circuit 9, which detects the level of the luminance signal Y in a predetermined area in the image display screen, and supplies the obtained detection value to the microcomputer 7.

【0015】マイコン7は、レベル検出回路9からの検
出値と予めマイコン7に設定されている基準値とを比較
して被写体照度がどれ位かを判断し、この照度に応じた
絞り制御信号71と利得制御信号73,75とを生成し
て、ブランキング期間内に夫々アイリス1、アナログA
GC回路3,5に供給する。このマイコン7の制御動作
を、図4,図5を用いて、さらに具体的に説明する。
The microcomputer 7 compares the detection value from the level detection circuit 9 with a reference value set in the microcomputer 7 in advance to determine the illuminance of the subject, and an aperture control signal 71 corresponding to the illuminance. And the gain control signals 73 and 75, respectively, so that the iris 1 and the analog A
It is supplied to the GC circuits 3 and 5. The control operation of the microcomputer 7 will be described more specifically with reference to FIGS.

【0016】マイコン7は、図4に示すように、被写体
照度を領域1,2,3の領域に区分し、夫々の領域の境
界を示す基準値とレベル検出回路9(図1)の検出値と
の比較により、被写体照度が領域1,2,3のいずれに
入るかを判定し、その判定結果に応じて、これら基準値
と検出値とが一致するように、アイリス1、アナログA
GC回路3、ディジタルAGC5を制御するものであ
る。
As shown in FIG. 4, the microcomputer 7 divides the illuminance of the object into areas 1, 2, 3 and a reference value indicating a boundary of each area and a detection value of the level detection circuit 9 (FIG. 1). To determine which of the regions 1, 2, and 3 the subject illuminance falls in, and according to the determination result, the iris 1 and the analog A are adjusted so that the reference value and the detected value match.
It controls the GC circuit 3 and the digital AGC 5.

【0017】照度が領域1内にあるときには、AGC回
路3,5の利得が最小となるように夫々の制御信号7
3,75を設定した上で、カメラの出力信号が一定にな
るように、アイリス1の絞り量によってセンサ2の入射
光量を調節する絞り制御信号71を生成する。これによ
り、上記の検出値が上記の基準値と一致するようにセン
サ2の入射光の光量が調整される。照度が領域2内にあ
るときには、マイコン7は、アイリス1が全開するよう
に絞り制御信号71を、また、ディジタルAGC回路5
の利得が最小とするように利得制御信号75を夫々設定
した上で、アナログAGC回路3によって信号レベルが
調整されるように利得制御信号73を生成する。即ち、
この利得制御信号73により、上記の検出値が上記の基
準値と一致するように、アナログAGC回路3の利得が
制御される。さらに、照度が領域3内にあるときには、
アイリス1が全開するように絞り制御信号71を、ま
た、アナログAGC回路3の利得が最大とするように利
得制御信号73を夫々設定した上で、ディジタルAGC
回路5によって信号レベルが調整されるように利得制御
信号75を生成する。即ち、この利得制御信号75によ
り、上記の検出値が上記の基準値と一致するように、デ
ィジタルAGC回路5の利得が制御される。
When the illuminance is within the range 1, the respective control signals 7 are controlled so that the gains of the AGC circuits 3 and 5 become minimum.
After setting 3,75, an aperture control signal 71 for adjusting the incident light amount of the sensor 2 by the aperture amount of the iris 1 is generated so that the output signal of the camera becomes constant. Thereby, the light amount of the incident light of the sensor 2 is adjusted so that the above-mentioned detection value matches the above-mentioned reference value. When the illuminance is within the area 2, the microcomputer 7 sends the aperture control signal 71 so that the iris 1 is fully opened and the digital AGC circuit 5
After the gain control signal 75 is set so as to minimize the gain, the gain control signal 73 is generated so that the signal level is adjusted by the analog AGC circuit 3. That is,
The gain of the analog AGC circuit 3 is controlled by the gain control signal 73 so that the detected value matches the reference value. Further, when the illuminance is within the area 3,
The aperture control signal 71 is set so that the iris 1 is fully opened, and the gain control signal 73 is set so that the gain of the analog AGC circuit 3 is maximized.
The gain control signal 75 is generated so that the signal level is adjusted by the circuit 5. That is, the gain of the digital AGC circuit 5 is controlled by the gain control signal 75 so that the detected value matches the reference value.

【0018】以上の一連の動作はフィードバックループ
になっており、これによってカメラの出力信号は常に一
定に保たれるようになる。
The above series of operations constitute a feedback loop, whereby the output signal of the camera is always kept constant.

【0019】図5を用いて上記のマイコン7の動作をさ
らに詳細に説明すると、まず、図1のアナログAGC回
路3、ディジタルAGC回路5の利得を初期設定し(ス
テップS1)、レベル検出回路9の検出値を取り込んで
(ステップS2)輝度信号Yのレベルが基準値と一致す
るか否か判定する。この判定がステップS3,S10で
行なわれる。両者が一致するときには、アイリス1の絞
り量、アナログAGC回路3とディジタルAGC回路5
の利得はそのままの値が維持され、ステップS3,S1
0,S2のループの動作が繰り返される。アナログAG
C回路3、ディジタルAGC回路5の利得の上記初期設
定値は、上記した利得の最小値である。
The operation of the microcomputer 7 will be described in more detail with reference to FIG. 5. First, the gains of the analog AGC circuit 3 and the digital AGC circuit 5 shown in FIG. (Step S2), it is determined whether or not the level of the luminance signal Y matches the reference value. This determination is made in steps S3 and S10. If they match, the aperture of the iris 1, the analog AGC circuit 3 and the digital AGC circuit 5
Are maintained as they are, and the gains of steps S3 and S1 are maintained.
The operation of the loop of 0, S2 is repeated. Analog AG
The initial setting values of the gains of the C circuit 3 and the digital AGC circuit 5 are the minimum values of the above-mentioned gains.

【0020】輝度信号のレベルが基準値よりも小さいと
きには(ステップS3)、アイリス1が全開か否か判定
され(ステップS4)、アイリス1が全開するまでステ
ップS7,S16,S17,S2,S3,S4の一連の
動作を繰り返す。勿論、この間輝度信号のレベルが基準
値と一致すると、かかる動作は中止し、上記のステップ
S2,S3,S10の一連の動作に移る。即ち、かかる
動作は、被写体照度が図4での領域1にあるか否かを判
定しているものであって、この領域1内にあれば、アイ
リス1の絞り量によって輝度信号のレベルを基準値に一
致させるようにする。
When the level of the luminance signal is smaller than the reference value (step S3), it is determined whether or not the iris 1 is fully opened (step S4). Until the iris 1 is fully opened, steps S7, S16, S17, S2, S3, and S3 are performed. A series of operations in S4 is repeated. Of course, if the level of the luminance signal coincides with the reference value during this time, the operation is stopped, and the process proceeds to the series of operations in steps S2, S3, and S10 described above. That is, in this operation, it is determined whether or not the illuminance of the subject is in the area 1 in FIG. 4. If the illuminance is in this area 1, the level of the luminance signal is determined based on the aperture of the iris 1. Try to match the value.

【0021】アイリス1が全開しても輝度信号のレベル
が基準値と一致しないときには(ステップS3,S
4)、アナログAGC回路3の利得が最大か否か判定し
(ステップS5)、最大でなければ、このアナログAG
C回路3の利得を高める制御信号73を生成し(ステッ
プS8)、これをブランキング期間にアナログAGC回
路3に送ってその利得を上昇させる(ステップS16,
17)。かかる動作は、即ちステップS8,S16,S
17,S2,S3,S4,S5の一連の動作は、輝度信
号のレベルが基準値と一致するまで、あるいはアナログ
AGC回路3の利得が最大となるまで繰り返される。こ
の間輝度信号のレベルが基準値と一致すると、かかる動
作は中止し、上記のステップS2,S3,S10の一連
の動作に移る。即ち、かかる動作は、被写体照度が図4
での領域2にあるか否かを判定しているものであって、
この領域2内にあれば、アナログAGC回路3の利得制
御によって輝度信号のレベルを基準値に一致させるよう
にする。
When the luminance signal level does not match the reference value even when the iris 1 is fully opened (steps S3 and S3).
4) It is determined whether or not the gain of the analog AGC circuit 3 is the maximum (step S5).
A control signal 73 for increasing the gain of the C circuit 3 is generated (step S8), and sent to the analog AGC circuit 3 during the blanking period to increase the gain (step S16,
17). This operation is performed in steps S8, S16, S
A series of operations of 17, S2, S3, S4, and S5 is repeated until the level of the luminance signal matches the reference value or the gain of the analog AGC circuit 3 becomes maximum. If the level of the luminance signal coincides with the reference value during this time, the operation is stopped, and the process proceeds to the series of operations in steps S2, S3, and S10 described above. That is, in this operation, the illuminance of the subject is
It is determined whether or not it is in the area 2 in
If it is in this area 2, the level of the luminance signal is made to match the reference value by the gain control of the analog AGC circuit 3.

【0022】アナログAGC回路3の利得が最大となっ
ても、輝度信号のレベルが基準値と一致しないときには
(ステップS5)、次に、ステップS6,S9,S1
6,S17,S2〜S5の一連の動作が繰り返され、デ
ィジタルAGC回路5の利得が最大となるように、ディ
ジタルAGC回路5に制御信号75をブランキング期間
に送る。勿論、この間輝度信号のレベルが基準値と一致
すると、かかる動作は中止し、上記のステップS2,S
3,S10の一連の動作に移る。即ち、かかる動作は、
被写体照度が図4での領域3にあるか否かを判定してい
るものであって、この領域3内にあれば、ディジタルA
GC回路5の利得制御によって輝度信号のレベルを基準
値に一致させるようにする。
If the level of the luminance signal does not match the reference value even if the gain of the analog AGC circuit 3 is maximized (step S5), then steps S6, S9 and S1 are performed.
The control signal 75 is sent to the digital AGC circuit 5 during the blanking period so that the series of operations of S6, S17, S2 to S5 is repeated, and the gain of the digital AGC circuit 5 is maximized. Of course, if the level of the luminance signal coincides with the reference value during this time, the operation is stopped and the above steps S2 and S2 are performed.
Move to a series of operations in S3 and S10. That is, the operation is
It is determined whether or not the subject illuminance is in the area 3 in FIG.
By controlling the gain of the GC circuit 5, the level of the luminance signal is made to coincide with the reference value.

【0023】以上は電源を投入してから等の動作開始時
での動作であったが、動作中に被写体の変化や撮像場面
の変更などによって輝度信号のレベルが基準値よりも小
さくなったときには、これがステップS3,S4によっ
て判定され、この判定の結果、マイコン7は次のような
制御動作を行なう。
The above is the operation at the start of the operation such as after the power is turned on. However, when the level of the luminance signal becomes lower than the reference value due to a change in the subject or a change in the image pickup scene during the operation. This is determined in steps S3 and S4, and as a result of this determination, the microcomputer 7 performs the following control operation.

【0024】(1)被写体照度が図4の領域1から領域
3に変化した場合;上記のように、領域1では、アナロ
グAGC回路3及びディジタルAGC回路5の利得は最
小値であり、アイリス1は全開状態と最小開放状態との
間にある。この場合には、上記の被写体照度が領域3内
にある場合と同様であり、まず、輝度信号のレベルが基
準値よりも小さいと判定されると(ステップS3)、ア
イリス1が全開状態にないため(ステップS4)、上記
のように、ステップS7を含むループの動作をし、絞り
制御信号71を生成してアイリス1を全開させ、しかる
後、ステップS8を含むループの動作をし、利得制御信
号73を生成してアナログAGC回路3の利得を最大値
にする。アナログAGC回路3の利得が最大値になる
と、次に、ステップS9を含むループの動作をし、利得
制御信号75を生成してディジタルAGC回路5の利得
を制御し、これによって、輝度信号のレベルが基準値に
一致するようになる。
(1) When the illuminance of the subject changes from region 1 to region 3 in FIG. 4; as described above, in region 1, the gains of analog AGC circuit 3 and digital AGC circuit 5 are the minimum values, and iris 1 Is between a fully open state and a minimum open state. In this case, it is the same as the case where the illuminance of the subject is in the area 3. First, when it is determined that the level of the luminance signal is smaller than the reference value (step S <b> 3), the iris 1 is not fully opened. Therefore (step S4), as described above, the operation of the loop including step S7 is performed, the aperture control signal 71 is generated, the iris 1 is fully opened, and thereafter, the operation of the loop including step S8 is performed, and the gain control is performed. The signal 73 is generated to set the gain of the analog AGC circuit 3 to the maximum value. When the gain of the analog AGC circuit 3 reaches the maximum value, the operation of the loop including step S9 is performed to generate the gain control signal 75 to control the gain of the digital AGC circuit 5, thereby obtaining the level of the luminance signal. Becomes equal to the reference value.

【0025】(2)被写体照度が図4の領域1から領域
2に変化した場合;まず、輝度信号のレベルが基準値よ
りも小さいと判定すると(ステップS3)、上記(1)
の場合と同様に、ステップS7を含むループの動作を
し、絞り制御信号71を生成してアイリス1を全開さ
せ、しかる後、ステップS8を含むループの動作をし、
利得制御信号73を生成してアナログAGC回路3の利
得を制御する。これによって、輝度信号のレベルが基準
値に一致するようになる。
(2) When the illuminance of the subject changes from region 1 to region 2 in FIG. 4; first, when it is determined that the level of the luminance signal is smaller than the reference value (step S3), the above (1)
As in the case of the above, the operation of the loop including step S7 is performed, the iris 1 is fully opened by generating the aperture control signal 71, and then the operation of the loop including step S8 is performed.
A gain control signal 73 is generated to control the gain of the analog AGC circuit 3. Thereby, the level of the luminance signal becomes equal to the reference value.

【0026】(3)被写体照度が図4の領域2から領域
3に変化した場合;上記のように、この領域2では、デ
ィジタルAGC回路5の利得は最小値、アイリス1は全
開状態にあり、アナログAGC回路3の利得は最大値と
最小値との間にある。そこで、まず、輝度信号のレベル
が基準値よりも小さいと判定されると(ステップS
3)、アイリス1はそのまま全開状態に保持(ステップ
S4)され、上記のように、ステップS8を含むループ
の動作をし、利得制御信号73を生成してアナログAG
C回路3の利得を最大値にする。アナログAGC回路3
の利得が最大値になると、次に、ステップS9を含むル
ープの動作をし、利得制御信号75を生成してディジタ
ルAGC回路5の利得を制御し、これによって、輝度信
号のレベルが基準値に一致するようになる。
(3) When the illuminance of the subject changes from the area 2 in FIG. 4 to the area 3; as described above, in this area 2, the gain of the digital AGC circuit 5 is the minimum value, and the iris 1 is fully open. The gain of the analog AGC circuit 3 is between the maximum value and the minimum value. Therefore, first, when it is determined that the level of the luminance signal is smaller than the reference value (step S
3), the iris 1 is held in the fully open state (step S4), and the loop including step S8 is operated as described above to generate the gain control signal 73 to generate the analog AG signal.
The gain of the C circuit 3 is set to the maximum value. Analog AGC circuit 3
When the gain becomes the maximum value, the operation of the loop including step S9 is next performed to generate the gain control signal 75 to control the gain of the digital AGC circuit 5, whereby the level of the luminance signal becomes the reference value. Will be consistent.

【0027】以上は被写体の変化や撮像場面の変更など
によって輝度信号のレベルが基準値よりも小さくなった
場合であったが、輝度信号のレベルが基準値よりも大き
くなったときには、これがステップS3,S10によっ
て判定される。この判定の結果、マイコン7は次のよう
な制御動作を行なう。
The above is the case where the level of the luminance signal becomes lower than the reference value due to the change of the subject or the change of the imaging scene. If the level of the luminance signal becomes higher than the reference value, this is the case at step S3. , S10. As a result of this determination, the microcomputer 7 performs the following control operation.

【0028】(1)被写体照度が図4の領域3から領域
1に変化した場合;上記のように、領域3では、アナロ
グAGC回路3の利得は最大値、アイリス1は全開状態
にあり、ディジタルAGC回路5の利得は最大値と最小
値との間にある。そこで、まず、輝度信号のレベルが基
準値よりも大きいと判定されると(ステップS10)、
ディジタルAGC回路5の利得が最小値か否か判定し
(ステップS11)、ディジタルAGC回路5の利得を
小さくする利得制御信号75を生成し(ステップS1
4)、ブランキング期間にディジタルAGC回路5に送
る。かかる動作が、即ち、ステップS10,S11,S
14,S16,S17,S2,S3の一連の動作が、デ
ィジタルAGC回路5の利得が最小値となるまで、繰り
返される。
(1) When the illuminance of the object changes from the area 3 in FIG. 4 to the area 1; as described above, in the area 3, the gain of the analog AGC circuit 3 is the maximum value, the iris 1 is in the fully open state, and the digital The gain of the AGC circuit 5 is between the maximum value and the minimum value. Therefore, first, when it is determined that the level of the luminance signal is higher than the reference value (step S10),
It is determined whether the gain of the digital AGC circuit 5 is a minimum value (step S11), and a gain control signal 75 for reducing the gain of the digital AGC circuit 5 is generated (step S1).
4) Send to the digital AGC circuit 5 during the blanking period. Such an operation, that is, steps S10, S11, S
A series of operations of S14, S16, S17, S2, and S3 is repeated until the gain of the digital AGC circuit 5 reaches a minimum value.

【0029】この利得が最小値となると、次に、アナロ
グAGC回路3の利得が最小値か否かの判定とこの利得
を小さくする利得制御信号を生成してブランキング期間
にアナログAGC回路3に送るステップS10,S1
1,S12,S15,S16,S17,S2,S3の一
連の動作の繰り返しに移る。この利得が最小値になる
と、次に、アイリス1を絞る絞り制御信号71を生成し
てブランキング期間にアイリス1に送るステップS1
0,S11,S12,S13,S16,S17,S2,
S3の一連の動作の繰り返しに移る。かかる動作、即ち
アイリス1の絞り量の制御により、輝度信号のレベルが
基準値に一致するようになる。
When this gain becomes the minimum value, it is next determined whether or not the gain of the analog AGC circuit 3 is the minimum value, and a gain control signal for reducing this gain is generated and supplied to the analog AGC circuit 3 during the blanking period. Send step S10, S1
The operation proceeds to repetition of a series of operations of 1, S12, S15, S16, S17, S2, and S3. When the gain becomes the minimum value, next, an aperture control signal 71 for reducing the iris 1 is generated and sent to the iris 1 during the blanking period (step S1).
0, S11, S12, S13, S16, S17, S2,
The process proceeds to repetition of a series of operations in S3. By such an operation, that is, by controlling the aperture amount of the iris 1, the level of the luminance signal becomes equal to the reference value.

【0030】(2)被写体照度が図4の領域3から領域
2に変化した場合;まず、輝度信号のレベルが基準値よ
りも大きいと判定されると(ステップS10)、ディジ
タルAGC回路5の利得が最小値か否か判定し(ステッ
プS11)、ディジタルAGC回路5の利得を小さくす
る利得制御信号75を生成し(ステップS14)、ブラ
ンキング期間にディジタルAGC回路5に送る。かかる
動作が、即ち、ステップS10,S11,S14,S1
6,S17,S2,S3の一連の動作が、ディジタルA
GC回路5の利得が最小値となるまで、繰り返される。
(2) When the illuminance of the subject changes from region 3 to region 2 in FIG. 4; first, when it is determined that the level of the luminance signal is higher than the reference value (step S10), the gain of digital AGC circuit 5 Is determined to be a minimum value (step S11), a gain control signal 75 for reducing the gain of the digital AGC circuit 5 is generated (step S14), and sent to the digital AGC circuit 5 during a blanking period. Such operations are performed in steps S10, S11, S14, S1.
A series of operations of 6, S17, S2, and S3 are digital A
This operation is repeated until the gain of the GC circuit 5 reaches the minimum value.

【0031】この利得が最小値となると、次に、アナロ
グAGC回路3の利得が最小値か否かの判定とこの利得
を小さくする利得制御信号73を生成してブランキング
期間にアナログAGC回路3に送るステップS10,S
11,S12,S15,S16,S17,S2,S3の
一連の動作の繰り返しに移る。この動作の繰返し中に輝
度信号のレベルが基準値に一致するようになる。
When this gain becomes the minimum value, it is next determined whether or not the gain of the analog AGC circuit 3 is the minimum value, and a gain control signal 73 for reducing this gain is generated. S10, S to send to
The operation shifts to repeating a series of operations of 11, S12, S15, S16, S17, S2, and S3. During the repetition of this operation, the level of the luminance signal becomes equal to the reference value.

【0032】(3)被写体照度が図4の領域2から領域
1に変化した場合;上記のように、領域2では、ディジ
タルAGC回路5の利得は最小値、アイリス1は全開状
態にあり、アナログAGC回路3の利得は最大値と最小
値との間にある。そこで、まず、輝度信号のレベルが基
準値よりも大きいと判定し(ステップS10)、ディジ
タルAGC回路5の利得が最小値と判定すると(ステッ
プS11)、アナログAGC回路3の利得が最小値か否
か判定し(ステップS12)、アナログAGC回路3の
利得を小さくする利得制御信号73を生成して(ステッ
プS15)、ブランキング期間にアナログAGC回路3
に送る。かかる動作が、即ち、ステップS10,S1
1,S12,S15,S16,S17,S2,S3の一
連の動作が、アナログAGC回路3の利得が最小値とな
るまで、繰り返される。この利得が最小値になると、次
に、アイリス1を絞る絞り制御信号71を生成してブラ
ンキング期間にアイリス1に送るステップS10,S1
1,S12,S13,S16,S17,S2,S3の一
連の動作の繰り返しに移る。この動作の繰返し中に輝度
信号のレベルが基準値に一致するようになる。
(3) When the illuminance of the subject changes from region 2 to region 1 in FIG. 4; as described above, in region 2, the gain of digital AGC circuit 5 is the minimum value, iris 1 is fully open, and analog The gain of the AGC circuit 3 is between the maximum value and the minimum value. Therefore, first, it is determined that the level of the luminance signal is larger than the reference value (step S10), and if the gain of the digital AGC circuit 5 is determined to be the minimum value (step S11), whether the gain of the analog AGC circuit 3 is the minimum value is determined. Is determined (step S12), and a gain control signal 73 for reducing the gain of the analog AGC circuit 3 is generated (step S15).
Send to This operation is performed in steps S10 and S1.
A series of operations of S1, S12, S15, S16, S17, S2, and S3 is repeated until the gain of the analog AGC circuit 3 reaches a minimum value. When this gain becomes the minimum value, next, an aperture control signal 71 for reducing the iris 1 is generated and sent to the iris 1 during the blanking period in steps S10 and S1.
The process proceeds to repetition of a series of operations of 1, S12, S13, S16, S17, S2, and S3. During the repetition of this operation, the level of the luminance signal becomes equal to the reference value.

【0033】なお、図4での同じ領域での制御は、領域
1については、ステップS7またはS13を含むループ
の動作を繰り返してアイリス1の絞り量を制御すること
により、領域2については、ステップS8またはS15
を含むループの動作を繰り返してアナログAGC回路3
の利得を制御することにより、領域3については、ステ
ップS9またはS14を含むループの動作を繰り返して
ディジタルAGC回路5の利得を制御することにより、
夫々行なわれる。
In the control in the same region in FIG. 4, the loop operation including step S7 or S13 is repeated for the region 1 to control the aperture amount of the iris 1, and the region 2 is controlled in the step S7. S8 or S15
AGC circuit 3 by repeating the operation of the loop including
By controlling the gain of the digital AGC circuit 5 in the area 3 by repeating the operation of the loop including step S9 or S14,
It is performed respectively.

【0034】次に、この実施形態での量子化ノイズの影
響について説明する。いま、アナログAGC回路3の信
号増幅率をp、ディジタルAGC回路5の信号増幅率を
q、これらAGC回路3,5の信号増幅率の合計をk、
センサ2で発生するノイズをNs、A/D変換器4で発
生する量子化ノイズをNq、ノイズNsと量子化ノイズN
qとの比をαとし、AGC回路としてアナログAGC回
路3のみを備えて信号をk倍に増幅する自動制御装置で
のノイズをNa、アナログAGC回路3でアナログ入力
信号をp倍に増幅し、ディジタルAGC回路5でディジ
タル信号をq倍に増幅するこの実施形態の自動制御装置
(以下、ハイブリッド自動利得制御装置という)でのノ
イズをNdとすると、以下の式(1)〜(4)が得られ
る。 Na 2=(k・Ns2+Nq2 ・・・・・・・・(1) Nd 2=(k・Ns2+(q・Nq2 ・・・・(2) Ns=α・Nq ・・・・・・・・・・・・・・(3) k=p・q ・・・・・・・・・・・・・・(4) また、ノイズNa,Ndの大きさの比Nは次の(5)式で
表わされる。 N=10・log(Nd 2/Na 2)〔dB〕・・・(5) さらに、式(1)、(2)及び(3)から次の式(1−
2)と式(2−2)が、また、式(1−2)、(2−
2)及び(5)から次の式(5−2)が得られる。 Na 2=(k2・α2+1)Nq 2 ・・・・・・(1−2) Nd 2=(k2・α2+q2)Nq 2 ・・・・・・(2−2) N=10・log{(k2・α2+q2) /(k2・α2+1)} ・・・(5−2)。
Next, the effect of quantization noise in this embodiment will be described. Now, the signal gain of the analog AGC circuit 3 is p, the signal gain of the digital AGC circuit 5 is q, and the sum of the signal gains of these AGC circuits 3 and 5 is k.
The noise generated by the sensor 2 is N s , the quantization noise generated by the A / D converter 4 is N q , the noise N s and the quantization noise N
The ratio of q to α is α, the noise in the automatic control device that includes only the analog AGC circuit 3 as the AGC circuit and amplifies the signal by k times is N a , and the analog input signal is amplified by p times in the analog AGC circuit 3. , automatic control system of this embodiment to amplify the digital signal to q times a digital AGC circuit 5 (hereinafter, a hybrid of the automatic gain control device) when the noise at the N d, the following equation (1) to (4) Is obtained. N a 2 = (k · N s ) 2 + Nq 2 ····· (1) N d 2 = (k · N s ) 2 + (q · N q ) 2 ··· (2) N s = α · N q (3) k = p · q (4) The noise N a, the ratio N of the size of N d is expressed by the following equation (5). N = 10 · log (N d 2 / N a 2 ) [dB] (5) Further, from the expressions (1), (2) and (3), the following expression (1-
2) and the formula (2-2), the formulas (1-2) and (2-
The following equation (5-2) is obtained from 2) and (5). N a 2 = (k 2 · α 2 +1) N q 2 (1-2) N d 2 = (k 2 · α 2 + q 2 ) N q 2 (2) -2) N = 10 · log {(k 2 · α 2 + q 2 ) / (k 2 · α 2 +1)} (5-2).

【0035】ここで、式(5−2)において、比Nの値
を0に近付けるには、kまたはαの値を1に比べて充分
大きくしなければならない。式(3)において、ノイズ
sを固定値とすると、αの値を大きくするには、ノイ
ズNqの値を小さくしなければならない。つまり、セン
サ2のノイズNsに比べてA/D変換器4の量子化ノイ
ズNqを充分に小さくする必要がある。
Here, in the equation (5-2), in order to make the value of the ratio N close to 0, the value of k or α must be sufficiently larger than 1. In the formula (3), when a fixed value of noise N s, in order to increase the value of α must reduce the value of the noise N q. That is, it is necessary to sufficiently reduce the quantization noise N q of the A / D converter 4 as compared to the noise N s of sensors 2.

【0036】しかし、現状において、小型化、軽量化及
び低消費電力化を目的としているビデオカメラ装置への
使用に適した高速かつ低消費電力のA/D変換器の中に
は、量子化ノイズを充分に小さくできるだけのビット数
を備えたものはない。従って、αの値が1より充分大き
くなることはないので、式(5−2)において、Nに対
するディジタルAGC回路5の信号増幅率qの影響が大
きくなる。つまり、ディジタルAGC回路5の信号増幅
率qに応じて量子化ノイズNqの影響が出力画像に現れ
るようになる。
However, at present, some high-speed and low-power A / D converters suitable for use in video camera devices aiming at miniaturization, weight reduction and low power consumption include quantization noise. Nothing has the number of bits that can be made sufficiently small. Accordingly, since the value of α does not become sufficiently larger than 1, the influence of the signal amplification factor q of the digital AGC circuit 5 on N becomes large in the equation (5-2). That is, the influence of the quantization noise Nq appears on the output image according to the signal amplification rate q of the digital AGC circuit 5.

【0037】しかし、ディジタルAGC回路5の信号増
幅率qをある程度までに抑えておけば、出力画像の劣化
を視覚的に許容できる範囲に収めることができる。以下
の表1は、センサ2のノイズNsとA/D変換器4の量
子化ノイズNqとがほぼ同じ(α=1)と仮定し、さら
に、しきい値、つまりアナログAGC回路3の信号増幅
率pの最大値を4と仮定したときの、ディジタルAGC
回路5のみで増幅する場合の雑音とハイブリッド自動利
得制御装置により増幅する場合の雑音の比較結果を表わ
した具体的な例を示している。
However, if the signal amplification factor q of the digital AGC circuit 5 is suppressed to a certain extent, the deterioration of the output image can be kept within a visually acceptable range. Table 1 below assumes that the noise N s of the sensor 2 and the quantization noise N q of the A / D converter 4 are almost the same (α = 1), and furthermore, the threshold value, that is, the analog AGC circuit 3 Digital AGC when the maximum value of the signal amplification factor p is assumed to be 4.
A specific example showing a comparison result between noise when amplified by the circuit 5 alone and noise when amplified by the hybrid automatic gain control device is shown.

【0038】[0038]

【表1】 この表1から明らかなように、ディジタルAGC回路5
のみで増幅する場合には、そのノイズがアナログAGC
回路3のみで増幅する場合のノイズのほぼ2倍になるの
で、実用には適さない。しかし、ハイブリッド自動利得
制御装置で増幅する場合のノイズは、必要とする増幅率
がしきい値以下(k≦4)ではアナログAGC回路3の
みで増幅し、ディジタルAGC回路5で増幅しない(q
=1)ため、増幅による量子化ノイズの影響はなく、k
>4ではディジタルAGC回路5でも増幅をする(q>
1)ため、増幅による量子化ノイズの影響が発生する
が、アナログAGC回路3である程度(表1では4倍)
まで増幅するようにし、不足している分をディジタルA
GC回路5で増幅するようにすれば、ディジタルAGC
回路5のみで増幅する場合に比べてノイズは大幅に減少
し、しかも、アナログAGC回路3のみで増幅する場合
との差も僅かになり、低消費電力化の効果を考慮すれ
ば、許容できる範囲内にあると言える。
[Table 1] As is apparent from Table 1, the digital AGC circuit 5
If the signal is amplified only by analog AGC
Since the noise when the signal is amplified only by the circuit 3 becomes almost twice as large, it is not suitable for practical use. However, noise when amplified by the hybrid automatic gain control device is amplified only by the analog AGC circuit 3 and not amplified by the digital AGC circuit 5 when the required amplification factor is equal to or less than the threshold value (k ≦ 4) (q
= 1), there is no effect of quantization noise due to amplification, and k
> 4, the digital AGC circuit 5 also amplifies (q>
1) Therefore, the influence of quantization noise due to amplification occurs. However, the analog AGC circuit 3 has a certain effect (4 times in Table 1).
Up to digital A
If the signal is amplified by the GC circuit 5, the digital AGC
The noise is greatly reduced as compared with the case where the signal is amplified only by the circuit 5, and the difference from the case where the signal is amplified only by the analog AGC circuit 3 is small. It can be said that it is within.

【0039】さらに、表1での(i),(ii)の場合に
おけるNの差は0.05dBしかなく、増幅率kを上げ
ても量子化ノイズによる劣化の割合があまり変わらな
い。従って、あるしきい値以上では、ディジタルAGC
回路5で増幅しても問題ないと言える。
Further, the difference between N in the cases (i) and (ii) in Table 1 is only 0.05 dB, and the rate of deterioration due to quantization noise does not change so much even when the amplification factor k is increased. Therefore, above a certain threshold, digital AGC
It can be said that there is no problem even if the signal is amplified by the circuit 5.

【0040】以上のように、この実施形態は、従来のビ
デオカメラ装置にディジタル処理のAGC回路が設けら
れ、従来アナログ処理のAGC回路に従って行なわれて
いた利得制御動作の一部を、アナログ処理に比べて消費
電力が小さいディジタル処理のAGC回路に行なわせる
ものであり、これにより、ビデオカメラ装置の低消費電
力化が実現できる。
As described above, in this embodiment, the conventional video camera apparatus is provided with the digital processing AGC circuit, and a part of the gain control operation conventionally performed in accordance with the analog processing AGC circuit is replaced with the analog processing. This is performed by an AGC circuit for digital processing that consumes less power, thereby reducing the power consumption of the video camera device.

【0041】図6はビデオカメラ装置に用いた本発明に
よる自動利得制御回路の他の実施形態を示すブロック図
であって、5’はディジタルAGC回路、10はクラン
プ回路であり、図1に対応する部分には同一符号をつけ
て重複する説明を省略する。
FIG. 6 is a block diagram showing another embodiment of the automatic gain control circuit according to the present invention used in a video camera apparatus, wherein 5 'is a digital AGC circuit, 10 is a clamp circuit, and corresponds to FIG. The same reference numerals are given to the same parts, and the duplicate description will be omitted.

【0042】この実施形態が図1に示した実施形態と異
なる点は、図6に示すように、自動利得制御処理中に黒
つぶれが生ずるのを防ぐために、黒レベルを示す或るオ
フセットをセンサ2の出力信号に加えるためのクランプ
回路10を設けた点と、自動利得制御処理後の信号から
このオフセットによる黒レベルを除くために、ディジタ
ルAGC回路5’で減算するようにした点である。
This embodiment differs from the embodiment shown in FIG. 1 in that, as shown in FIG. 6, in order to prevent the occurrence of underexposure during the automatic gain control processing, a certain offset indicating the black level is detected by a sensor. 2 in that a clamp circuit 10 is added to the output signal of No. 2 and the digital AGC circuit 5 'subtracts the black level due to this offset from the signal after the automatic gain control processing.

【0043】図7は図6におけるディジタルAGC回路
5’の一具体例を示すブロック図であって、516は減
算器、517はラッチ回路であり、図2に対応する部分
には同一符号をつけている。
FIG. 7 is a block diagram showing a specific example of the digital AGC circuit 5 'in FIG. 6, wherein 516 is a subtractor, 517 is a latch circuit, and portions corresponding to those in FIG. ing.

【0044】図7において、このディジタルAGC回路
5’は、図2に示したディジタルAGC回路5に、図6
のクランプ回路10で付加された黒レベルを除去するた
めの減算器516とこの減算器516の出力をラッチパ
ルス75bでラッチするラッチ回路517が付加された
構成をなしている。
In FIG. 7, the digital AGC circuit 5 'is different from the digital AGC circuit 5 shown in FIG.
And a latch circuit 517 for latching the output of the subtractor 516 with a latch pulse 75b.

【0045】いま、黒レベルの値をk(kは0以上の整
数)とすると、減算器516は、図6のA/D変換器4
から供給されるmビットのディジタル信号501から黒
レベルkを減算し、m′(m′は正の整数)ビットのデ
ィジタル信号504を出力する。このディジタル信号5
04がラッチ回路517を介して、図2に示したディジ
タルAGC回路5と同様、乗算器514に供給されるの
であるが、このディジタル信号504はディジタル信号
501と黒レベルkとの差を示す信号であるから、これ
は、また、差信号における符号ビットの信号、つまり、
デイジタル信号501のレベルと黒レベルkとの大小比
較結果を示す制御信号503としてクランプ回路10に
も供給される。
Now, assuming that the value of the black level is k (k is an integer equal to or greater than 0), the subtractor 516 outputs the signal to the A / D converter 4 shown in FIG.
Subtracts the black level k from the m-bit digital signal 501 supplied from, and outputs an m′-bit (m ′ is a positive integer) -bit digital signal 504. This digital signal 5
04 is supplied to a multiplier 514 via a latch circuit 517, similarly to the digital AGC circuit 5 shown in FIG. 2. The digital signal 504 is a signal indicating the difference between the digital signal 501 and the black level k. Therefore, this is also the signal of the sign bit in the difference signal,
The control signal 503 is also supplied to the clamp circuit 10 as a control signal 503 indicating the result of comparing the level of the digital signal 501 with the black level k.

【0046】マイコン7は、また、センサ2が光学的黒
の区間の画素デ−タを読み出すタイミングを示す制御信
号710を生成し、クランプ回路10に供給する。クラ
ンプ回路10は、マイコン7からのこの制御信号710
の期間、センサ2から出力される電気信号のレベルをデ
ィジタルAGC回路5からの制御信号503に応じて制
御し、減算器516から出力されるディジタル信号50
4の水平周期毎の制御信号710の期間でのレベルが0
になるように調節する。
The microcomputer 7 also generates a control signal 710 indicating the timing at which the sensor 2 reads pixel data in the optical black section, and supplies the control signal 710 to the clamp circuit 10. The clamp circuit 10 receives the control signal 710 from the microcomputer 7.
, The level of the electric signal output from the sensor 2 is controlled according to the control signal 503 from the digital AGC circuit 5, and the digital signal 50 output from the subtractor 516 is controlled.
The level is 0 during the period of the control signal 710 every 4 horizontal cycles.
Adjust so that

【0047】ここで、減算器516が乗算器514の前
に設けられているのは、乗算器514でディジタル信号
が増幅される前にこのディジタル信号の基準レベルを0
に設定しないと、信号増幅率が変化したときに黒レベル
が変動してしまい、それを補正する必要が生じるからで
ある。黒レベルの実際の設定は、リミッタ52の入出力
特性を、図3において、x=kとすることによって行な
われる。即ち、リミッタ52は減算器516で減算され
た分kをその入力信号に加算する。
Here, the reason why the subtractor 516 is provided before the multiplier 514 is that the reference level of the digital signal is set to 0 before the multiplier 514 amplifies the digital signal.
Otherwise, when the signal amplification rate changes, the black level fluctuates, and it becomes necessary to correct it. The actual setting of the black level is performed by setting the input / output characteristics of the limiter 52 to x = k in FIG. That is, the limiter 52 adds the amount k subtracted by the subtractor 516 to the input signal.

【0048】これら以外の動作については、図2に示し
たディジタルAGC回路5と同様である。
Other operations are the same as those of the digital AGC circuit 5 shown in FIG.

【0049】従って、この実施形態では、図1に示した
実施形態と同様な効果が得られるとともに、上記のクラ
ンプ回路10とディジタルAGC回路5’との作用によ
り、センサ2の光学的黒区間に相当する映像信号の期間
の黒レベルを調整するとき、図7に示したディジタルA
GC回路5’において、乗算器514による信号増幅を
する前のディジタル信号の基準となるレベルを0に設定
するため、信号増幅による黒レベルの変動を防ぐことが
できる。
Therefore, in this embodiment, the same effect as that of the embodiment shown in FIG. 1 can be obtained, and the operation of the clamp circuit 10 and the digital AGC circuit 5 ′ causes the optical black section of the sensor 2 to be closed. When adjusting the black level during the period of the corresponding video signal, the digital A shown in FIG.
In the GC circuit 5 ', the reference level of the digital signal before the signal amplification by the multiplier 514 is set to 0, so that the black level fluctuation due to the signal amplification can be prevented.

【0050】図8は自動利得制御装置のさらに他の実施
形態を示すブロック図であって、図1に対応する部分に
は同一符号をつけている。
FIG. 8 is a block diagram showing still another embodiment of the automatic gain control device, and portions corresponding to FIG. 1 are denoted by the same reference numerals.

【0051】この実施形態は、上記の実施形態のように
ビデオカメラ装置に限定したものでなく、ディジタル処
理による信号処理回路の出力信号レベルを一定に保つ任
意の装置に用いることができるものである。その基本動
作は、図1に示した実施形態と同様である。
This embodiment is not limited to the video camera device as in the above embodiment, but can be used for any device that keeps the output signal level of the signal processing circuit by digital processing constant. . The basic operation is the same as that of the embodiment shown in FIG.

【0052】即ち、この実施形態では、利得制御をアナ
ログ処理とディジタル処理の2つのAGC回路により行
なうため、アナログ処理のAGC回路だけで利得制御す
るよりも低消費電力で高利得を得ることができ、さら
に、これらAGC回路の利得の配分をマイコンによって
自動制御するから、量子化ノイズの影響を受けにくい出
力信号を得ることができる。
That is, in this embodiment, since the gain control is performed by the two AGC circuits of the analog processing and the digital processing, it is possible to obtain a high gain with low power consumption as compared with the case where the gain control is performed only by the analog processing AGC circuit. Further, since the distribution of the gain of these AGC circuits is automatically controlled by the microcomputer, it is possible to obtain an output signal which is hardly affected by the quantization noise.

【0053】なお、以上説明した各実施形態では、A/
D変換器4で発生した量子化ノイズがディジタルAGC
回路5で増幅されることによって出力画像が劣化するの
を目立たなくするために、低照度の場合、先ずアナログ
AGC回路3の利得を上げ、必要とされる利得がしきい
値以上の場合、その不足分をディジタルAGC回路5の
利得で補なうような制御方法がとられていたが、もし、
量子化ノイズがセンサ2から発生されるセンサノイズよ
り充分小さければ、量子化ノイズをディジタルAGC回
路5で増幅することによる出力画像の劣化は目立たなく
なるから、アナログAGC回路3とディジタルAGC回
路5の立場を逆転して、低照度では、先ずディジタルA
GC回路5の利得を上げ、必要とされる利得がしきい値
以上の場合、その不足分をアナログAGC回路3の利得
で補なうような制御方法にしても構わない。
In each of the embodiments described above, A /
The quantization noise generated by the D converter 4 is digital AGC
In the case of low illuminance, the gain of the analog AGC circuit 3 is first increased in order to make the output image unnoticeable by the amplification by the circuit 5. A control method has been adopted in which the shortage is compensated for by the gain of the digital AGC circuit 5.
If the quantization noise is sufficiently smaller than the sensor noise generated from the sensor 2, the deterioration of the output image due to the amplification of the quantization noise by the digital AGC circuit 5 becomes inconspicuous. In low light, digital A
If the gain of the GC circuit 5 is increased and the required gain is equal to or larger than the threshold value, a control method may be adopted in which the shortage is compensated for by the gain of the analog AGC circuit 3.

【0054】[0054]

【発明の効果】以上説明したように、本発明によれば、
アナログ信号を増幅する第1の可変利得増幅回路の最大
利得を小さくできるので、該第1の可変利得増幅回路の
回路規模を小さくでき、このため、その消費電力を少な
く抑えることができるし、また、ディジタル信号を増幅
する第2の可変利得増幅回路の最大利得も小さくできる
から、これに発生する量子化ノイズも少なく抑えること
ができる。この結果、該第2の可変利得増幅回路の消費
電力は低いから、低照度の撮影のように高利得を必要と
する場合でも、即ち、第1,第2の可変利得増幅回路の
利得を充分大きくする必要がある場合でも、低消費電力
で自動利得制御が可能となるし、発生する量子化ノイズ
も少ない。
As described above, according to the present invention,
Since the maximum gain of the first variable gain amplifying circuit for amplifying an analog signal can be reduced, the circuit scale of the first variable gain amplifying circuit can be reduced, so that the power consumption can be reduced. Since the maximum gain of the second variable gain amplifying circuit for amplifying a digital signal can be reduced, the quantization noise generated thereby can also be reduced. As a result, since the power consumption of the second variable gain amplifying circuit is low, the gain of the first and second variable gain amplifying circuits can be sufficiently increased even when a high gain is required as in low-illumination photographing. Even when it is necessary to increase the value, automatic gain control can be performed with low power consumption, and generated quantization noise is small.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ビデオカメラ装置に用いた本発明による自動利
得制御装置の一実施形態を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of an automatic gain control device according to the present invention used in a video camera device.

【図2】図1におけるディジタルAGC回路の一具体例
を示すブロック図である。
FIG. 2 is a block diagram showing a specific example of a digital AGC circuit in FIG.

【図3】図2に示したディジタルAGC回路におけるリ
ミッタの入出力特性を示す図である。
FIG. 3 is a diagram illustrating input / output characteristics of a limiter in the digital AGC circuit illustrated in FIG. 2;

【図4】図1に示した実施形態における照度/AGC利
得特性を示す特性図である。
FIG. 4 is a characteristic diagram showing illuminance / AGC gain characteristics in the embodiment shown in FIG.

【図5】図1に示した実施形態の動作を示すフローチャ
ートである。
FIG. 5 is a flowchart showing an operation of the embodiment shown in FIG. 1;

【図6】ビデオカメラ装置に用いた本発明による自動利
得制御装置の他の実施形態を示すブロック図である。
FIG. 6 is a block diagram showing another embodiment of the automatic gain control device according to the present invention used in a video camera device.

【図7】図6におけるディジタルAGC回路の一具体例
を示すブロック図である。
FIG. 7 is a block diagram showing a specific example of a digital AGC circuit in FIG. 6;

【図8】本発明による自動利得制御装置のさらに他の実
施形態を示すブロック図である。
FIG. 8 is a block diagram showing still another embodiment of the automatic gain control device according to the present invention.

【符号の説明】[Explanation of symbols]

1 アイリス 2 センサ 3 アナログAGC回路 4 A/D変換器 5 ディジタルAGC回路 6 信号処理回路 7 マイコン 8 駆動回路 9 レベル検出回路 10 クランプ回路 Reference Signs List 1 iris 2 sensor 3 analog AGC circuit 4 A / D converter 5 digital AGC circuit 6 signal processing circuit 7 microcomputer 8 drive circuit 9 level detection circuit 10 clamp circuit

【手続補正書】[Procedure amendment]

【提出日】平成13年5月8日(2001.5.8)[Submission date] May 8, 2001 (2001.5.8)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Correction target item name] Name of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【発明の名称】 ビデオカメラ装置[Title of the Invention] Video camera device

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0001[Correction target item name] 0001

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0001】[0001]

【発明の属する技術分野】本発明は、ビデオカメラ装置
に係り、特に、自動利得制御装置を用いたビデオカメラ
装置に関する。
The present invention relates to a video camera device.
In particular, a video camera using an automatic gain control device
Apparatus about the.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0005[Correction target item name] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0005】本発明の目的は、かかる問題を解消し、S
/Nが良好で小回路規模、低消費電力の自動利得制御装
を用いたビデオカメラ装置を提供することにある。
An object of the present invention is to solve such a problem,
It is an object of the present invention to provide a video camera device using an automatic gain control device having a good / N ratio, a small circuit scale, and low power consumption.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0006[Correction target item name] 0006

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、入力光をアナログの電気信号に変換して
出力するセンサと、該センサの出力信号を第1の制御信
号に応じた利得で増幅するアナログ可変利得増幅回路
と、該アナログ可変利得増幅回路の出力信号をディジタ
ル信号に変換するアナログーディジタル変換器と、該ア
ナログーディジタル変換器の出力ディジタル信号を第2
の制御信号に応じた利得で増幅するディジタル可変利得
増幅回路と、該ディジタル可変利得増幅回路の出力ディ
ジタル信号を処理して映像信号を生成する信号処理回路
と、該信号処理回路の出力映像信号のレベルを検出する
レベル検出回路と、該レベル検出回路による検出値が予
め設定された基準値に等しくなるように、該アナログ可
変利得増幅回路の利得を調整するための該第1の制御信
号と該ディジタル可変利得増幅回路の利得を調整するた
めの該第2の制御信号とを発生する制御回路とを備え
該アナログーディジタル変換器で変換する前の該アナロ
グの電気信号に黒レベルを示すオフセットを付加する
成とする。
In order to achieve the above object, the present invention converts input light into an analog electric signal.
A sensor for outputting an analog variable gain amplifying circuit for amplifying an output signal of the sensor with a gain corresponding to the first control signal, analog-to-digital converter for converting an output signal of the analog variable gain amplifying circuit into a digital signal Vessel and the
The output digital signal of the analog-to-digital converter is
A digital variable gain amplifier circuit for amplifying a gain corresponding to the control signal, and a signal processing circuit for generating a video signal by processing the output digital signal of the digital variable gain amplifier circuit, the output video signal of the signal processing circuit And a level detection circuit for detecting the level of the analog signal so that a value detected by the level detection circuit becomes equal to a preset reference value.
The first control signal for adjusting the gain of the variable gain amplifier circuit.
Signal and the gain of the digital variable gain amplifier circuit.
A control circuit for generating the second control signal .
The analog before being converted by the analog-digital converter
An offset indicating the black level is added to the electrical signal of the power supply.

【手続補正6】[Procedure amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0007[Correction target item name] 0007

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0007】[0007]

【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図1は本発明によるビデオカメラ装置
の基本構成を示すブロック図であって、1はアイリス、
2はセンサ、3はアナログ処理する可変利得増幅回路
(以下、アナログAGC回路という)、4はA/D(ア
ナログーディジタル)変換器、5はディジタル処理する
可変利得増幅回路(以下、ディジタルAGC回路とい
う)、6は信号処理回路、7はマイクロコンピュータ
(以下、マイコンという)、8は駆動回路、9はレベル
検出回路である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a video camera device according to the present invention .
1 is a block diagram showing a basic configuration of an iris;
2 is a sensor, 3 is a variable gain amplifier circuit for analog processing (hereinafter, analog AGC circuit), 4 is an A / D (analog-digital) converter, 5 is a variable gain amplifier circuit for digital processing (hereinafter, digital AGC circuit). , 6 is a signal processing circuit, 7 is a microcomputer (hereinafter, referred to as a microcomputer), 8 is a drive circuit, and 9 is a level detection circuit.

【手続補正7】[Procedure amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0034[Correction target item name] 0034

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0034】次に、図1に示したビデオカメラ装置での
量子化ノイズの影響について説明する。いま、アナログ
AGC回路3の信号増幅率をp、ディジタルAGC回路
5の信号増幅率をq、これらAGC回路3,5の信号増
幅率の合計をk、センサ2で発生するノイズをNs、A
/D変換器4で発生する量子化ノイズをNq、ノイズNs
と量子化ノイズNqとの比をαとし、AGC回路として
アナログAGC回路3のみを備えて信号をk倍に増幅す
る自動制御装置でのノイズをNa、アナログAGC回路
3でアナログ入力信号をp倍に増幅し、ディジタルAG
C回路5でディジタル信号をq倍に増幅するこのビデオ
カメラ装置の自動制御装置(以下、ハイブリッド自動利
得制御装置という)でのノイズをNdとすると、以下の
式(1)〜(4)が得られる。 Na 2=(k・Ns2+Nq 2 ・・・・・・・・(1) Nd 2=(k・Ns2+(q・Nq2 ・・・・(2) Ns=α・Nq ・・・・・・・・・・・・・・(3) k=p・q ・・・・・・・・・・・・・・(4) また、ノイズNa,Ndの大きさの比Nは次の(5)式で
表わされる。 N=10・log(Nd2/Na2)〔dB〕・・・(5) さらに、式(1)、(2)及び(3)から次の式(1−
2)と式(2−2)が、また、式(1−2)、(2−
2)及び(5)から次の式(5−2)が得られる。 Na 2=(k2・α2+1)Nq 2 ・・・・・・(1−2) Nd 2=(k2・α2+q2)Nq 2 ・・・・・・(2−2) N=10・log{(k2・α2+q2) /(k2・α2+1)} ・・・(5−2)。
Next, the influence of quantization noise in the video camera device shown in FIG. 1 will be described. Now, the signal gain of the analog AGC circuit 3 is p, the signal gain of the digital AGC circuit 5 is q, the sum of the signal gains of the AGC circuits 3 and 5 is k, the noise generated by the sensor 2 is N s , A
The quantization noise generated by the / D converter 4 is N q and the noise N s
Where α is the ratio of the noise to the quantization noise N q , the noise in the automatic control device that includes only the analog AGC circuit 3 as the AGC circuit and amplifies the signal by k times is N a , and the analog input signal is Amplifies p times, digital AG
This video amplifies a digital signal q times with C circuit 5
Automatic control device of the camera device (hereinafter, a hybrid of the automatic gain control device) when the noise at the N d, equation (1) to (4) below is obtained. N a 2 = (k · N s ) 2 + N q 2 ····· (1) N d 2 = (k · N s ) 2 + (q · N q ) 2 ··· (2) N s = α · N q (3) k = p · q (4) N a, the ratio N of the size of N d is expressed by the following equation (5). N = 10 · log (Nd 2 / Na 2 ) [dB] (5) Further, from the equations (1), (2) and (3), the following equation (1-
2) and the formula (2-2), the formulas (1-2) and (2-
The following equation (5-2) is obtained from 2) and (5). N a 2 = (k 2 · α 2 +1) N q 2 (1-2) N d 2 = (k 2 · α 2 + q 2 ) N q 2 (2) -2) N = 10 · log {(k 2 · α 2 + q 2 ) / (k 2 · α 2 +1)} (5-2).

【手続補正8】[Procedure amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0040[Correction target item name] 0040

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0040】以上のように、図1に示したビデオカメラ
装置は、従来のビデオカメラ装置にディジタル処理のA
GC回路が設けられ、従来アナログ処理のAGC回路に
従って行なわれていた利得制御動作の一部を、アナログ
処理に比べて消費電力が小さいディジタル処理のAGC
回路に行なわせるものであり、これにより、ビデオカメ
ラ装置の低消費電力化が実現できる。
As described above, the video camera shown in FIG.
The device is a digital video processing A
A GC circuit is provided, and a part of the gain control operation conventionally performed according to the AGC circuit of the analog processing is replaced with the AGC of the digital processing that consumes less power than the analog processing.
The power consumption of the video camera device can be reduced.

【手続補正9】[Procedure amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0041[Correction target item name] 0041

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0041】図6は本発明によるビデオカメラ装置の一
実施形態を示すブロック図であって、5’はディジタル
AGC回路、10はクランプ回路であり、図1に対応す
る部分には同一符号をつけて重複する説明を省略する。
FIG. 6 is a block diagram showing an embodiment of a video camera apparatus according to the present invention , wherein 5 'is a digital AGC circuit, 10 is a clamp circuit, and parts corresponding to FIG. The same reference numerals are given and duplicate explanations are omitted.

【手続補正10】[Procedure amendment 10]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0042[Correction target item name] 0042

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0042】この実施形態が図1に示したビデオカメラ
装置と異なる点は、図6に示すように、自動利得制御処
理中に黒つぶれが生ずるのを防ぐために、黒レベルを示
す或るオフセットをセンサ2の出力信号に加えるための
クランプ回路10を設けた点と、自動利得制御処理後の
信号からこのオフセットによる黒レベルを除くために、
ディジタルAGC回路5’で減算するようにした点であ
る。
This embodiment is a video camera shown in FIG.
The difference from the device is that, as shown in FIG. 6, a clamp circuit 10 for adding a certain offset indicating the black level to the output signal of the sensor 2 is provided in order to prevent the occurrence of blackout during the automatic gain control processing. To remove the black level due to this offset from the signal after automatic gain control processing,
The difference is that the digital AGC circuit 5 'performs the subtraction.

【手続補正11】[Procedure amendment 11]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0049[Correction target item name] 0049

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0049】従って、この実施形態では、図1に示した
ビデオカメラ装置と同様な効果が得られるとともに、上
記のクランプ回路10とディジタルAGC回路5’との
作用により、センサ2の光学的黒区間に相当する映像信
号の期間の黒レベルを調整するとき、図7に示したディ
ジタルAGC回路5’において、乗算器514による信
号増幅をする前のディジタル信号の基準となるレベルを
0に設定するため、信号増幅による黒レベルの変動を防
ぐことができる。
Therefore, in this embodiment, the configuration shown in FIG.
The same effect as that of the video camera device can be obtained, and when the black level of the video signal period corresponding to the optical black section of the sensor 2 is adjusted by the operation of the clamp circuit 10 and the digital AGC circuit 5 ′, In the digital AGC circuit 5 'shown in FIG. 7, the reference level of the digital signal before the signal amplification by the multiplier 514 is set to 0, so that the black level fluctuation due to the signal amplification can be prevented.

【手続補正12】[Procedure amendment 12]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0050[Correction target item name] 0050

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0050】図8は自動利得制御装置のさらに他の例
示すブロック図であって、図1に対応する部分には同一
符号をつけている。
FIG. 8 is a block diagram showing still another example of the automatic gain control device, and portions corresponding to FIG. 1 are denoted by the same reference numerals.

【手続補正13】[Procedure amendment 13]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0051[Correction target item name] 0051

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0051】このは、上記のようにビデオカメラ装置
に限定したものでなく、ディジタル処理による信号処理
回路の出力信号レベルを一定に保つ任意の装置に用いる
ことができるものである。その基本動作は、図1に示し
ビデオカメラ装置と同様である。
This example is not limited to the video camera device as described above, but can be used for any device that keeps the output signal level of the signal processing circuit by digital processing constant. The basic operation is the same as that of the video camera device shown in FIG.

【手続補正14】[Procedure amendment 14]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0052[Correction target item name] 0052

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0052】即ち、このでは、利得制御をアナログ処
理とディジタル処理の2つのAGC回路により行なうた
め、アナログ処理のAGC回路だけで利得制御するより
も低消費電力で高利得を得ることができ、さらに、これ
らAGC回路の利得の配分をマイコンによって自動制御
するから、量子化ノイズの影響を受けにくい出力信号を
得ることができる。
That is, in this example , since the gain control is performed by two AGC circuits for analog processing and digital processing, a higher gain can be obtained with lower power consumption than when gain control is performed only by the AGC circuit for analog processing. Further, since the distribution of the gain of these AGC circuits is automatically controlled by the microcomputer, it is possible to obtain an output signal which is hardly affected by the quantization noise.

【手続補正15】[Procedure amendment 15]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0053[Correction target item name] 0053

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0053】なお、以上説明した自動利得制御装置
は、A/D変換器4で発生した量子化ノイズがディジタ
ルAGC回路5で増幅されることによって出力画像が劣
化するのを目立たなくするために、低照度の場合、先ず
アナログAGC回路3の利得を上げ、必要とされる利得
がしきい値以上の場合、その不足分をディジタルAGC
回路5の利得で補なうような制御方法がとられていた
が、もし、量子化ノイズがセンサ2から発生されるセン
サノイズより充分小さければ、量子化ノイズをディジタ
ルAGC回路5で増幅することによる出力画像の劣化は
目立たなくなるから、アナログAGC回路3とディジタ
ルAGC回路5の立場を逆転して、低照度では、先ずデ
ィジタルAGC回路5の利得を上げ、必要とされる利得
がしきい値以上の場合、その不足分をアナログAGC回
路3の利得で補なうような制御方法にしても構わない。
In the automatic gain control device described above, it is conspicuous that the quantization noise generated in the A / D converter 4 is amplified by the digital AGC circuit 5 so that the output image is deteriorated. In order to eliminate the illuminance, the gain of the analog AGC circuit 3 is first increased in the case of low illuminance.
A control method has been adopted in which the gain is compensated by the gain of the circuit 5. However, if the quantization noise is sufficiently smaller than the sensor noise generated from the sensor 2, the quantization noise is amplified by the digital AGC circuit 5. The deterioration of the output image caused by the AGC circuit 3 becomes inconspicuous, so that the positions of the analog AGC circuit 3 and the digital AGC circuit 5 are reversed, and in low illuminance, the gain of the digital AGC circuit 5 is increased first, and the required gain is higher than the threshold value. In this case, a control method may be adopted in which the shortage is supplemented by the gain of the analog AGC circuit 3.

【手続補正16】[Procedure amendment 16]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0054[Correction target item name] 0054

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0054】[0054]

【発明の効果】以上説明したように、本発明によれば、
アナログ信号を増幅するアナログ可変利得増幅回路の最
大利得を小さくできるので、該アナログ可変利得増幅回
路の回路規模を小さくでき、このため、その消費電力を
少なく抑えることができるし、また、該アナログ可変利
得増幅回路の出力信号をアナログーディジタル変換器で
変換して得られるディジタル信号を増幅するディジタル
可変利得増幅回路の最大利得も小さくできるから、これ
に発生する量子化ノイズを少なく抑えることができる。
この結果、該ディジタル可変利得増幅回路の消費電力は
低いから、低照度の撮影のように高利得を必要とする場
合でも、低消費電力で自動利得制御が可能となるし、発
生する量子化ノイズも少なくなる。そして、該アナログ
ーディジタル変換器で変換する前の該アナログ信号に黒
レベルを示すオフセットを付加するものであるから、上
記の処理中に生ずる黒つぶれを防止することができる。
As described above, according to the present invention,
Since the maximum gain of the analog variable gain amplifying circuit for amplifying the analog signal can be reduced, it is possible to reduce the circuit scale of the analog variable gain amplifying circuit, Therefore, to can be suppressed to be small power consumption, also the analog variable Profit
The output signal of the gain amplifier is converted by an analog-to-digital converter.
Since the maximum gain of the digital variable gain amplifying circuit for amplifying the digital signal obtained by the conversion can be reduced, the quantization noise generated thereby can be reduced.
As a result, since the power consumption of the digital variable gain amplifier circuit is low, automatic gain control can be performed with low power consumption even when high gain is required as in low-illumination shooting, and the generated quantization noise is reduced. Is also reduced. And the analog
-The analog signal before conversion by the digital converter is black.
Since the offset indicating the level is added,
It is possible to prevent blackout occurring during the above processing.

【手続補正17】[Procedure amendment 17]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Correction target item name] Brief description of drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図面の簡単な説明】[Brief description of the drawings]

【図1】自動利得制御装置を用いた本発明によるビデオ
カメラ装置の基本構成を示すブロック図である。
FIG. 1 shows a video according to the invention using an automatic gain control device .
FIG. 2 is a block diagram illustrating a basic configuration of the camera device .

【図2】図1におけるディジタルAGC回路の一具体例
を示すブロック図である。
FIG. 2 is a block diagram showing a specific example of a digital AGC circuit in FIG.

【図3】図2に示したディジタルAGC回路におけるリ
ミッタの入出力特性を示す図である。
FIG. 3 is a diagram illustrating input / output characteristics of a limiter in the digital AGC circuit illustrated in FIG. 2;

【図4】図1における自動利得制御装置の照度/AGC
利得特性を示す特性図である。
[4] illumination / AGC of the automatic gain control apparatus definitive 1
FIG. 4 is a characteristic diagram illustrating gain characteristics.

【図5】図1における自動利得制御装置の動作を示すフ
ローチャートである。
5 is a flowchart illustrating the operation of the automatic gain control apparatus definitive in FIG.

【図6】本発明によるビデオカメラ装置の一実施形態を
示すブロック図である。
FIG. 6 is a block diagram showing an embodiment of a video camera device according to the present invention .

【図7】図6におけるディジタルAGC回路の一具体例
を示すブロック図である。
FIG. 7 is a block diagram showing a specific example of a digital AGC circuit in FIG. 6;

【図8】自動利得制御装置を用いた装置の他の例を示す
ブロック図である。
FIG. 8 is a block diagram showing another example of the device using the automatic gain control device .

【符号の説明】 1 アイリス 2 センサ 3 アナログAGC回路 4 A/D変換器 5 ディジタルAGC回路 6 信号処理回路 7 マイコン 8 駆動回路 9 レベル検出回路 10 クランプ回路[Description of Signs] 1 Iris 2 Sensor 3 Analog AGC circuit 4 A / D converter 5 Digital AGC circuit 6 Signal processing circuit 7 Microcomputer 8 Drive circuit 9 Level detection circuit 10 Clamp circuit

フロントページの続き (72)発明者 大坪 宏安 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像メディア研究所内 Fターム(参考) 5C021 PA12 PA17 PA66 PA67 RB01 XA13 XA41 5C022 AA11 AB06 AC56 AC69 5J022 AA01 BA02 BA06 BA08 CC02 CE08 CF01 CF02 CF10 CG01 5J100 JA01 KA05 LA07 LA09 LA11 LA13 QA01 Continuing from the front page (72) Inventor Hiroyasu Otsubo 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture F-term in the Visual Media Research Laboratory, Hitachi, Ltd. 5C021 PA12 PA17 PA66 PA67 RB01 XA13 XA41 5C022 AA11 AB06 AC56 AC69 5J022 AA01 BA02 BA06 BA08 CC02 CE08 CF01 CF02 CF10 CG01 5J100 JA01 KA05 LA07 LA09 LA11 LA13 QA01

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入力信号をアナログ信号とし、第1の制
御信号に応じた利得で該入力信号を増幅する第1の可変
利得増幅回路と、 該第1の可変利得増幅回路の出力信号をディジタル信号
に変換するアナログ−ディジタル変換器と、 第2の制御信号に応じた利得で該アナログ−ディジタル
変換器から出力される該ディジタル信号を増幅する第2
の可変利得増幅回路と、 該第2の可変利得増幅回路の出力ディジタル信号を処理
する信号処理回路と、 該信号処理回路の出力信号のレベルを検出するレベル検
出回路と、 該レベル検出回路による検出値が予め設定された基準値
に等しくなるように、該第1,第2の可変利得増幅回路
の利得とを設定する該第1,第2の制御信号を発生する
制御回路とを具備したことを特徴とする自動利得制御装
置。
A first variable gain amplifying circuit for amplifying the input signal with a gain according to a first control signal, and an output signal of the first variable gain amplifying circuit; An analog-to-digital converter for converting the digital signal output from the analog-to-digital converter with a gain according to a second control signal;
A variable gain amplifier circuit, a signal processing circuit for processing an output digital signal of the second variable gain amplifier circuit, a level detection circuit for detecting a level of an output signal of the signal processing circuit, and detection by the level detection circuit A control circuit for generating the first and second control signals for setting the gains of the first and second variable gain amplifier circuits so that the value becomes equal to a preset reference value. An automatic gain control device characterized by the above-mentioned.
JP2001109961A 2001-04-09 2001-04-09 Video camera equipment Expired - Lifetime JP3566666B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001109961A JP3566666B2 (en) 2001-04-09 2001-04-09 Video camera equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001109961A JP3566666B2 (en) 2001-04-09 2001-04-09 Video camera equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4137073A Division JPH05336436A (en) 1992-05-28 1992-05-28 Automatic gain controller

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004137418A Division JP2004236363A (en) 2004-05-06 2004-05-06 Automatic gain control device

Publications (2)

Publication Number Publication Date
JP2002009620A true JP2002009620A (en) 2002-01-11
JP3566666B2 JP3566666B2 (en) 2004-09-15

Family

ID=18961820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001109961A Expired - Lifetime JP3566666B2 (en) 2001-04-09 2001-04-09 Video camera equipment

Country Status (1)

Country Link
JP (1) JP3566666B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679085B1 (en) 2005-04-27 2007-02-05 황도연 Camera and data processing method thereof
JP2008219372A (en) * 2007-03-02 2008-09-18 Canon Inc Image pickup device and its control method
JP2009225390A (en) * 2008-03-19 2009-10-01 Hitachi Kokusai Electric Inc Imaging device
JP2014120955A (en) * 2012-12-17 2014-06-30 Nec Corp Image pickup device and drive method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679085B1 (en) 2005-04-27 2007-02-05 황도연 Camera and data processing method thereof
JP2008219372A (en) * 2007-03-02 2008-09-18 Canon Inc Image pickup device and its control method
JP2009225390A (en) * 2008-03-19 2009-10-01 Hitachi Kokusai Electric Inc Imaging device
JP2014120955A (en) * 2012-12-17 2014-06-30 Nec Corp Image pickup device and drive method thereof

Also Published As

Publication number Publication date
JP3566666B2 (en) 2004-09-15

Similar Documents

Publication Publication Date Title
JP3730419B2 (en) Video signal processing device
US7920181B2 (en) Semiconductor integrated apparatus and black level correction method for image sensor
JP4364903B2 (en) Automatic gain control circuit
US20050024509A1 (en) Histogram-based automatic gain control method and system for video applications
US7259787B2 (en) Digital black clamp circuit in electronic imaging systems
JP2512562B2 (en) Gradation correction device
US6922209B1 (en) Imaging apparatus and image signal processing method producing wide dynamic range
KR20030097687A (en) Image processing apparatus, camera apparatus, and automatic exposure control method
US20100231749A1 (en) Image signal processing device having a dynamic range expansion function and image signal processing method
JP2005244559A (en) Image signal processor
JP2004236180A (en) Digital clamp circuit and digital clamp method
EP0971534A2 (en) Automatic level control unit of camera
JP3377243B2 (en) Color signal clipping or limiting device
JP2006050350A (en) Imaging apparatus and control circuit for imaging device
JP2002009620A (en) Video camera system
JPH0723287A (en) Image pickup device
KR100365847B1 (en) Black level detecting circuit of video signal
JPH05336436A (en) Automatic gain controller
US6806901B1 (en) Controlling the range and resolution of offset correction applied to the output of a charge coupled device
JP2006086791A (en) Solid imaging apparatus, control circuit and control method for solid imaging device
JPH06326918A (en) Contrast correcting circuit for peripheral part of cam coder
JP3788997B2 (en) Image signal processing device
JP2935389B2 (en) Video signal processing device and nonlinear signal processing device
JP2004236363A (en) Automatic gain control device
JP2007036714A (en) Imaging apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

EXPY Cancellation because of completion of term