JPH066638A - White peak clip circuit - Google Patents

White peak clip circuit

Info

Publication number
JPH066638A
JPH066638A JP16261092A JP16261092A JPH066638A JP H066638 A JPH066638 A JP H066638A JP 16261092 A JP16261092 A JP 16261092A JP 16261092 A JP16261092 A JP 16261092A JP H066638 A JPH066638 A JP H066638A
Authority
JP
Japan
Prior art keywords
circuit
white peak
signal
level
clip level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16261092A
Other languages
Japanese (ja)
Inventor
Satoru Kondo
悟 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP16261092A priority Critical patent/JPH066638A/en
Publication of JPH066638A publication Critical patent/JPH066638A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress a white peak without causing a defect such as brightness change by compressing only a signal for a portion to be a clip level or below when a white peak of a video signal is a reference clip level or over in a video processing circuit for a television receiver or the like. CONSTITUTION:A video signal 21 is given to a clamp circuit 1, in which DC recovery is implemented and the result is inputted to a white peak detection circuit 2 or the like. The white peak detection circuit 2 detects a white peak in a signal and its white peak is compared with a reference clip level 22 by a limiter 3. As a result, when the white peak is the reference clip level or over, the level is outputted and when the white peak is less than the reference clip level, the reference clip level is outputted. With respect to the white peak over the reference clip level, only the portion is compressed while decreasing a multiple factor of a multiplier 9. The multiple factor is obtained through negative addition of the result of arithmetic operation by a comparison arithmetic operation circuit 5 (control correction signal 23) in response to the white peak and a reference control signal 26 at an adder 8. A comparator 6 turns on a switch circuit 7 at a compression start timing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビ技術分野におけ
る受像機やモニタ装置等のアナログ映像処理回路におい
て、映像信号の白ピークが基準のクリップレベル以上の
場合には、その部分の信号のみを該クリップレベル以下
に圧縮するようにした白ピーククリップ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog video processing circuit such as a receiver or monitor device in the field of television technology, and when the white peak of a video signal is higher than a reference clip level, only the signal of that part is output. The present invention relates to a white peak clipping circuit that compresses below the clip level.

【0002】[0002]

【従来の技術】ブラウン管(CRT)モニタにおいて、
画像の明るい部分では電子ビームが太くなり画質が劣化
する。この画質劣化を防止するため一般に、いわゆる白
ピーククリップ回路を設け、映像信号の明るい部分を一
定レベル以下に抑制する方法が用いられるている。図3
は従来の白ピーククリップ回路の入出力特性を示したも
のである。同図(A)はリミッタ回路によって、一定レ
ベル以上で信号が大きくならないようにした回路の特性
である。この場合、白ピークの電流が制限されるので電
子ビームが太くなることは防止できるが、白潰れを起こ
し画質が劣化する。これに対し、同図(B)は明るい部
分での傾きを緩やかにするガンマ特性をもたせることで
前記(A)における白潰れを回避した回路の特性であ
る。しかし、この場合、白潰れは回避できるが常時明る
い部分での階調が緩やかであるため、やはり画質劣化と
なる。
2. Description of the Related Art In a cathode ray tube (CRT) monitor,
In the bright part of the image, the electron beam becomes thick and the image quality deteriorates. In order to prevent the deterioration of image quality, a method is generally used in which a so-called white peak clip circuit is provided and the bright portion of the video signal is suppressed below a certain level. Figure 3
Shows the input / output characteristics of the conventional white peak clip circuit. FIG. 7A shows the characteristics of the circuit in which the limiter circuit prevents the signal from increasing above a certain level. In this case, since the current of the white peak is limited, it is possible to prevent the electron beam from becoming thick, but white crushing occurs and the image quality deteriorates. On the other hand, (B) of the figure shows the characteristics of the circuit in which the white crushing in (A) is avoided by providing the gamma characteristic which makes the inclination in the bright portion gentle. However, in this case, the white crushing can be avoided, but the gradation in the always bright portion is gentle, so that the image quality is deteriorated.

【0003】一方、同図(C)および(D)は過剰ビー
ム電流抑制のために用いられるABL、ACL回路の特
性を示すものである。(C)では明るい画像の場合、イ
からロの特性に移動し、(D)では明るい画像の場合、
特性(直線)の傾斜をハからニへ変化せしめ、それぞれ
白潰れを回避するようにしている。しかし、(C)では
黒潰れが発生する場合があり、(D)では映像全体の明
るさが極端に変化し、不自然な映像となる。
On the other hand, FIGS. 3C and 3D show the characteristics of the ABL and ACL circuits used for suppressing the excess beam current. In the case of a bright image in (C), the characteristics move from a to b, and in the case of a bright image in (D),
The slope of the characteristic (straight line) is changed from “c” to “d” to avoid white crush. However, in (C), black crushing may occur, and in (D), the brightness of the entire image changes extremely, resulting in an unnatural image.

【0004】[0004]

【発明が解決しようとする課題】本発明は、前記各種の
白ピーククリップ方法が有する白潰れ、黒潰れ、階調表
現劣化または輝度変化等の弊害をもたらすことなく白ピ
ークを抑止するようにした白ピーククリップ回路を提供
することを目的とする。
DISCLOSURE OF THE INVENTION The present invention is designed to suppress a white peak without causing any adverse effects such as a white crush, a black crush, a gradation expression deterioration, or a luminance change which the various white peak clipping methods have. It is an object to provide a white peak clip circuit.

【0005】[0005]

【課題を解決するための手段】本発明は、入力映像信号
の直流再生をするクランプ回路と、該クランプ回路より
の映像信号から1フィールドごとの白ピークを検出する
白ピーク検出回路と、該白ピーク検出回路よりの前記白
ピークを基準クリップレベルと比較し、該基準クリップ
レベル以上のときにはその白ピークを取り出し、該基準
クリップレベル以下のときには該基準クリップレベルを
出力するリミッタ回路と、該リミッタ回路の出力を1フ
ィールド期間維持するサンプルホールド回路と、該サン
プルホールド回路で前記維持した信号と前記基準クリッ
プレベルとを比較し、双方の差に基づく制御補正信号を
出力する比較演算回路と、前記クランプ回路よりの映像
信号を所定の圧縮開始レベルと比較し、該映像信号が該
圧縮開始レベル以上の場合には下記スイッチ回路をオン
する信号を出力する比較器と、該比較器よりのオン信号
によりオンし、該比較演算回路よりの前記制御補正信号
を下記加算器に伝送するスイッチ回路と、基準制御信号
に対して前記制御補正信号を負として加算する加算器
と、該加算器よりの制御信号に基づき、前記クランプ回
路よりの映像信号を所定のレベルに乗算する乗算器とで
構成し、基準のクリップレベル以上の白ピークを該クリ
ップレベル以下に圧縮するようにした白ピーククリップ
回路を提供するものである。
SUMMARY OF THE INVENTION The present invention provides a clamp circuit for direct current reproduction of an input video signal, a white peak detection circuit for detecting a white peak for each field from the video signal from the clamp circuit, and the white peak detection circuit. A limiter circuit that compares the white peak from the peak detection circuit with a reference clip level, extracts the white peak when the reference clip level is higher than the reference clip level, and outputs the reference clip level when the reference clip level is lower than the reference clip level, and the limiter circuit. A sample and hold circuit that maintains the output of the above for one field period, a comparison calculation circuit that compares the signal maintained by the sample and hold circuit with the reference clip level, and outputs a control correction signal based on the difference between the two, and the clamp. The video signal from the circuit is compared with a predetermined compression start level, and the video signal is below the compression start level. In the case of, a comparator that outputs a signal for turning on the following switch circuit, and a switch circuit that is turned on by an ON signal from the comparator and transmits the control correction signal from the comparison operation circuit to the adder below. An adder that adds the control correction signal as a negative value to a reference control signal, and a multiplier that multiplies the video signal from the clamp circuit by a predetermined level based on the control signal from the adder, A white peak clipping circuit for compressing a white peak equal to or higher than a reference clip level to a level equal to or lower than the clip level.

【0006】[0006]

【作用】映像信号は白ピーク検出を容易にするため直流
再生を行う。直流再生した信号は乗算器、白ピーク検出
回路および比較器に分岐し入力する。白ピーク検出回路
で直流再生した信号から白ピークを検出し、検出した白
ピークをリミッタで基準クリップレベルと比較する。比
較の結果、その白ピークが基準クリップレベル以上の場
合にはそのレベルを、基準以下の場合には基準クリップ
レベルをそれぞれ出力する。基準クリップレベル以上の
白ピークに対してはその部分のみ乗算器(増幅器)の乗
数を下げて圧縮する。該乗数は、比較演算回路が白ピー
クに応じて演算した結果に基づき設定される。この設定
は、比較器がオンせしめるスイッチ回路を介した比較演
算回路よりの制御補正信号と基準制御信号とを減算して
得る。比較器は映像信号を圧縮開始レベルと比較し、圧
縮開始のタイミング時に上記スイッチ回路をオンさせ
る。
The video signal is reproduced by direct current to facilitate the white peak detection. The DC reproduced signal is branched and input to the multiplier, the white peak detection circuit and the comparator. The white peak detection circuit detects a white peak from the DC reproduced signal, and the detected white peak is compared with a reference clip level by a limiter. As a result of the comparison, when the white peak is equal to or higher than the reference clip level, the level is output, and when it is equal to or lower than the reference, the reference clip level is output. For white peaks above the reference clip level, the multiplier of the multiplier (amplifier) is lowered only for that part to compress. The multiplier is set based on the result calculated by the comparison calculation circuit according to the white peak. This setting is obtained by subtracting the control correction signal and the reference control signal from the comparison operation circuit via the switch circuit for turning on the comparator. The comparator compares the video signal with the compression start level, and turns on the switch circuit at the timing of the start of compression.

【0007】[0007]

【実施例】以下、図面に基づいて本発明による白ピーク
クリップ回路を説明する。図1は本発明による白ピーク
クリップ回路の一実施例を示す要部ブロック図である。
図において、1は入力映像信号21の直流再生をするクラ
ンプ回路、2は直流再生した映像信号から1フィールド
ごとの白ピークを検出する白ピーク検出回路、3は該白
ピーク検出回路2よりの前記白ピークを基準クリップレ
ベル22と比較し、該基準クリップレベル以上のときには
その白ピークを取り出し、該基準クリップレベル以下の
ときには該基準クリップレベルを出力するリミッタ回
路、4は該リミッタ回路3の出力を1フィールド期間維
持するサンプルホールド回路、5は該サンプルホールド
回路4で前記維持した信号と前記基準クリップレベル22
とを比較し、双方の差に基づく制御補正信号23を出力す
る比較演算回路、6は前記クランプ回路1よりの映像信
号を所定の圧縮開始レベル24と比較し、該映像信号が該
圧縮開始レベル以上の場合には下記スイッチ回路7をオ
ンする信号25を出力する比較器、7は該比較器6よりの
オン信号25によりオンし、該比較演算回路5よりの前記
制御補正信号23を下記加算器8に伝送するスイッチ回
路、8は基準制御信号26に対して前記制御補正信号23を
負として加算する加算器、9は該加算器8よりの制御信
号27に基づき、前記クランプ回路1よりの映像信号を所
定のレベルに乗算する乗算器である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A white peak clipping circuit according to the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of essential parts showing an embodiment of a white peak clip circuit according to the present invention.
In the figure, 1 is a clamp circuit for DC reproduction of an input video signal 21, 2 is a white peak detection circuit for detecting a white peak for each field from a DC reproduced video signal, 3 is the white peak detection circuit 2 The white peak is compared with the reference clip level 22, the white peak is extracted when the reference clip level is higher than the reference clip level, and the reference clip level is output when the white peak is lower than the reference clip level. The limiter circuit 4 outputs the output of the limiter circuit 3. The sample and hold circuit 5 for maintaining one field period is provided with the signal held by the sample and hold circuit 4 and the reference clip level 22.
And a comparison operation circuit for outputting a control correction signal 23 based on the difference between the two, and 6 compares the video signal from the clamp circuit 1 with a predetermined compression start level 24, and the video signal is the compression start level. In the above case, a comparator that outputs a signal 25 for turning on the following switch circuit 7 is turned on by an ON signal 25 from the comparator 6, and the control correction signal 23 from the comparison operation circuit 5 is added as follows. A switch circuit for transmitting to the adder 8, an adder 8 for adding the control correction signal 23 as a negative to a reference control signal 26, and a reference numeral 9 for the clamp circuit 1 based on a control signal 27 from the adder 8. It is a multiplier that multiplies a video signal by a predetermined level.

【0008】次に、本発明の動作について説明する。ク
ランプ回路1で直流再生をするのは、白ピークレベルの
検出を容易にするためである。白ピーク検出回路2は、
直流再生された映像信号から1フィールドごとの白ピー
クを検出し、そして、この1フィールドごとにリセット
される。白ピーク検出回路2による白ピーク検出は、そ
のフィールド内の白ピークの検出であって、そのレベル
の大小は問題としない。そのレベルの大小はリミッタ回
路3で区分けする。図2(A)にリミッタ回路3の入出
力特性を示す。即ち、リミッタ回路3は基準値として設
定したクリップレベルをリミッタレベルとして白ピーク
検出回路2よりの白ピークを比較し、クリップレベル以
上の入力に対してはそのレベルを出力し、入力がクリッ
プレベル以下の場合には一定値のクリップレベルを出力
する。このようにして逐次出力されるリミッタ回路より
の信号をサンプルホールド回路4が1フィールド単位で
次のフィールドまでの期間ホールドする。ここで、ホー
ルドする理由は次のステップである比較演算回路5にお
ける演算をするためである。比較演算回路5にはリミッ
タ回路3と同様にクリップレベルが設定されており、こ
のクリップレベルとサンプルホールド回路4におけるホ
ールド期間中の信号とを比較する。この比較において、
該クリップレベル以上の信号が含まれている場合には、
比較演算回路5は、乗算器9の出力の該当白ピークレベ
ルをクリップレベルまで圧縮する乗数(制御信号27)と
するに要する制御補正信号23を演算により求める。この
演算に基づく制御補正信号23はクリップレベルを超える
白ピークレベルが大きい程大きくなり、逆に、クリップ
レベル以下の白レベルに対しては零である。零となるの
は、クリップレベル以下の白ピークに対するリミッタ回
路3の出力は前記のようにクリップレベル(一定)であ
り、比較演算回路5はこのレベルとクリップレベルとを
比較するからである。
Next, the operation of the present invention will be described. The reason that the clamp circuit 1 performs the direct current reproduction is to facilitate the detection of the white peak level. The white peak detection circuit 2
A white peak for each field is detected from the DC reproduced video signal, and reset for each field. The white peak detection by the white peak detection circuit 2 is the detection of the white peak in the field, and the magnitude of the level does not matter. The size of the level is divided by the limiter circuit 3. The input / output characteristics of the limiter circuit 3 are shown in FIG. That is, the limiter circuit 3 compares the white peaks from the white peak detection circuit 2 with the clip level set as the reference value as the limiter level, and outputs the level for an input above the clip level, and the input is below the clip level. In the case of, a constant clip level is output. In this way, the sample and hold circuit 4 holds the signals from the limiter circuit, which are successively output in this manner, in units of one field for the period until the next field. Here, the reason for holding is to perform the calculation in the comparison calculation circuit 5, which is the next step. A clip level is set in the comparison operation circuit 5 similarly to the limiter circuit 3, and this clip level is compared with the signal during the hold period in the sample hold circuit 4. In this comparison,
When a signal above the clip level is included,
The comparison operation circuit 5 calculates the control correction signal 23 required to be a multiplier (control signal 27) for compressing the corresponding white peak level of the output of the multiplier 9 to the clip level. The control correction signal 23 based on this calculation increases as the white peak level exceeding the clip level increases, and conversely is zero for white levels below the clip level. The reason why it becomes zero is that the output of the limiter circuit 3 for the white peak below the clip level is the clip level (constant) as described above, and the comparison operation circuit 5 compares this level with the clip level.

【0009】クリップレベル以上の白ピークに対する
値、または零の制御補正信号23はスイッチ回路(後述)
を経て加算器8へ入力する。該加算器8は乗算器9の乗
数を制御信号27をして設定し、クランプ回路1よりの映
像信号を所定レベルの映像出力信号28とするものであ
る。このため、加算器8には所定レベルの映像出力信号
28を得るに要する基準制御信号26が一方として入力して
いる。そして、他方、スイッチ回路7を経て上記制御補
正信号23が入力する。ここで、加算器8は、制御補正信
号23を負として該基準制御信号26と加算する(結果とし
て減算)。この結果、加算器出力(制御信号27)として
の乗数は、零の制御補正信号23にあっては基準制御信号
26と同じ値となり、クリップレベル以上の白ピークの場
合には、基準制御信号26の値をその白ピークに応じて小
さくする。この小さくするということは乗算器9の乗数
を小さくすることである。つまり、映像振幅が圧縮され
ることになる。乗数が基準制御信号26と同じ値では何ら
圧縮されることはない。
A value for the white peak above the clip level or a control correction signal 23 of zero is a switch circuit (described later).
And is input to the adder 8. The adder 8 sets the multiplier of the multiplier 9 by using the control signal 27, and makes the video signal from the clamp circuit 1 a video output signal 28 of a predetermined level. Therefore, the adder 8 outputs a video output signal of a predetermined level.
The reference control signal 26 required to obtain 28 is input as one. On the other hand, the control correction signal 23 is input through the switch circuit 7. Here, the adder 8 adds the control correction signal 23 as a negative value and adds it to the reference control signal 26 (as a result, subtraction). As a result, the multiplier as the adder output (control signal 27) is the reference control signal when the control correction signal 23 is zero.
When the white peak is the same value as 26 and is equal to or higher than the clip level, the value of the reference control signal 26 is decreased according to the white peak. This reduction means reducing the multiplier of the multiplier 9. That is, the video amplitude is compressed. If the multiplier has the same value as the reference control signal 26, there is no compression.

【0010】この圧縮は、白ピークがクリップレベル以
上の期間のみ行う。このタイミングを担うものが比較器
6とスイッチ回路7である。以下、この両者の動作につ
き図2(B)(C)を併用して説明する。比較器6には
クランプ回路1よりの直流再生後の映像信号を入力する
一方、圧縮開始レベル24が設定されている。該圧縮開始
レベル24は前記のクリップレベル22より低いレベルに設
定する〔図2(B)〕。圧縮開始レベル24をクリップレ
ベル22に比し低くするのは、時間的ロス(遅延)による
クリップ動作の不完全さを無くすためである。比較器6
はクランプ回路1よりの映像信号を圧縮開始レベル24と
比較し、圧縮開始レベル以下にあっては、スイッチ回路
7をオフ状態にしておくが、圧縮開始レベル以上の場合
には、その期間のみスイッチ回路7をオンすべく信号25
を出力する(圧縮開始レベル24以下で再びオフ)。この
ように比較器6は映像信号を圧縮開始レベル24と比較
し、それに応じてスイッチ回路7をオンオフさせるもの
である。この結果、該スイッチ回路7がオンのときのみ
比較演算回路5よりの制御補正信号23が加算器8に入力
するので、その期間のみ映像の前記圧縮が行われること
になる。
This compression is performed only when the white peak is at the clip level or higher. The comparator 6 and the switch circuit 7 are responsible for this timing. Hereinafter, both operations will be described with reference to FIGS. The video signal after the direct current reproduction from the clamp circuit 1 is input to the comparator 6, while the compression start level 24 is set. The compression start level 24 is set to a level lower than the clip level 22 (FIG. 2 (B)). The reason why the compression start level 24 is set lower than the clip level 22 is to eliminate the incompleteness of the clip operation due to time loss (delay). Comparator 6
Compares the video signal from the clamp circuit 1 with the compression start level 24, and when it is below the compression start level, the switch circuit 7 is turned off, but when it is above the compression start level, it switches only during that period. Signal 25 to turn on circuit 7
Is output (OFF again at compression start level 24 or lower). In this way, the comparator 6 compares the video signal with the compression start level 24 and turns on / off the switch circuit 7 accordingly. As a result, since the control correction signal 23 from the comparison operation circuit 5 is input to the adder 8 only when the switch circuit 7 is turned on, the compression of the image is performed only during that period.

【0011】次に、本発明における映像圧縮の様子、お
よび入出力特性につき説明する。図2(B)において、
(イ)は映像信号がクリップレベル以下にある場合、同
(ロ)は映像信号がクリップレベル以上の成分がある場
合を示す。図2(B)(イ)の場合は圧縮(クリップ)
を要しないので、図2(C)(イ)のようにそのまま出
力される。しかし、図2(B)(ロ)の場合は一部でク
リップレベルを超えているので、この場合図2(C)
(ロ)に示すようにその超えている部分のみクリップレ
ベルまで圧縮が行われる。このように、本発明による白
ピーククリップは原波形を潰すことなく原形を維持しつ
つ圧縮する点に大きな特徴を有し、白潰れ等の画質劣化
が伴わないという利点がある。また、図1のブロック図
における入出力特性は図2(D)のようになる。入力レ
ベルがクリップレベル以上でその傾斜が緩やかになる
(イからロ)。この緩やかな部分で圧縮(クリップ)が
行われる。当図と図3(B)とは一見同じような特性を
しているが、本発明ではクリップレベル以上の部分のみ
圧縮するのに対し、図3(B)の場合は圧縮を要しない
部分も圧縮してしまう点で根本的に相違する。
Next, the state of video compression and the input / output characteristics in the present invention will be described. In FIG. 2 (B),
(A) shows the case where the video signal is below the clip level, and (B) shows the case where the video signal has a component above the clip level. In the case of FIG. 2 (B) (a), compression (clip)
Since it is not necessary, it is output as it is as shown in FIG. However, since the clip level is partially exceeded in the case of FIGS. 2B and 2B, in this case, FIG.
As shown in (b), the compression is performed up to the clip level only in the exceeding portion. As described above, the white peak clip according to the present invention has a great feature in compressing the original waveform without crushing the original waveform, and has an advantage that image deterioration such as white crushing does not occur. The input / output characteristics in the block diagram of FIG. 1 are as shown in FIG. When the input level is above the clip level, the slope becomes gentle (a to b). Compression (clip) is performed in this gentle portion. Although this figure and FIG. 3 (B) seem to have the same characteristics, in the present invention, only the portion at the clip level or higher is compressed, whereas in the case of FIG. 3 (B), some portions do not require compression. It is fundamentally different in that it compresses.

【0012】[0012]

【発明の効果】以上説明したように本発明によれば、白
ピーク時の電子ビーム太りによる画質劣化に際し、基準
として定めたクリップレベル以上の白ピークのみを、原
波形を維持しつつ圧縮するので、従来の白ピーククリッ
プ回路のような、黒潰れまたは階調表現劣化等の弊害を
伴うことなく白ピークを制限することができ、画質向上
に寄与するものである。
As described above, according to the present invention, when the image quality is deteriorated due to the electron beam thickening at the white peak, only the white peak of the clip level or more set as the reference is compressed while maintaining the original waveform. It is possible to limit the white peak without causing the adverse effects such as the black crushing or the gradation expression deterioration as in the conventional white peak clipping circuit, which contributes to the improvement of the image quality.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による白ピーククリップ回路の一実施例
の要部ブロック図である。
FIG. 1 is a block diagram of a main part of an embodiment of a white peak clip circuit according to the present invention.

【図2】(A)はリミッタ回路3の入出力特性、(B)
と(C)は白ピーククリップに係る入力信号と出力信号
との関係図、(D)は図1の入出力特性である。
FIG. 2A is an input / output characteristic of the limiter circuit 3, and FIG.
And (C) are relationship diagrams between the input signal and the output signal related to the white peak clip, and (D) is the input / output characteristic of FIG.

【図3】従来における各種白ピーククリップ回路の入出
力特性である。
FIG. 3 shows input / output characteristics of various conventional white peak clip circuits.

【符号の説明】[Explanation of symbols]

1 クランプ回路 2 白ピーク検出回路 3 リミッタ回路 4 サンプルホールド回路 5 比較演算回路 6 比較器 7 スイッチ回路 8 加算器 9 乗算器 21 入力映像信号 22 クリップレベル 23 制御補正信号 24 圧縮開始レベル 26 基準制御信号 27 制御信号 28 出力映像信号 1 Clamp circuit 2 White peak detection circuit 3 Limiter circuit 4 Sample and hold circuit 5 Comparative arithmetic circuit 6 Comparator 7 Switch circuit 8 Adder 9 Multiplier 21 Input video signal 22 Clip level 23 Control correction signal 24 Compression start level 26 Reference control signal 27 Control signal 28 Output video signal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入力映像信号の直流再生をするクランプ
回路と、該クランプ回路よりの映像信号から1フィール
ドごとの白ピークを検出する白ピーク検出回路と、該白
ピーク検出回路よりの前記白ピークを基準クリップレベ
ルと比較し、該基準クリップレベル以上のときにはその
白ピークを取り出し、該基準クリップレベル以下のとき
には該基準クリップレベルを出力するリミッタ回路と、
該リミッタ回路の出力を1フィールド期間維持するサン
プルホールド回路と、該サンプルホールド回路で前記維
持した信号と前記基準クリップレベルとを比較し、双方
の差に基づく制御補正信号を出力する比較演算回路と、
前記クランプ回路よりの映像信号を所定の圧縮開始レベ
ルと比較し、該映像信号が該圧縮開始レベル以上の場合
には下記スイッチ回路をオンする信号を出力する比較器
と、該比較器よりのオン信号によりオンし、該比較演算
回路よりの前記制御補正信号を下記加算器に伝送するス
イッチ回路と、基準制御信号に対して前記制御補正信号
を負として加算する加算器と、該加算器よりの制御信号
に基づき、前記クランプ回路よりの映像信号を所定のレ
ベルに乗算する乗算器とで構成し、基準のクリップレベ
ル以上の白ピークを該クリップレベル以下に圧縮するよ
うにしたことを特徴とする白ピーククリップ回路。
1. A clamp circuit for direct-current reproduction of an input video signal, a white peak detection circuit for detecting a white peak for each field from a video signal from the clamp circuit, and the white peak from the white peak detection circuit. With a reference clip level, and a white peak is extracted when the reference clip level is higher than the reference clip level, and the reference clip level is output when the white peak is lower than the reference clip level.
A sample hold circuit for maintaining the output of the limiter circuit for one field period, and a comparison operation circuit for comparing the signal maintained by the sample hold circuit with the reference clip level and outputting a control correction signal based on the difference between the two. ,
A comparator for comparing the video signal from the clamp circuit with a predetermined compression start level and outputting a signal for turning on the following switch circuit when the video signal is equal to or higher than the compression start level, and an on-state from the comparator. A switch circuit that is turned on by a signal and transmits the control correction signal from the comparison operation circuit to the adder below, an adder that adds the control correction signal as a negative to a reference control signal, and an adder from the adder. And a multiplier that multiplies the video signal from the clamp circuit by a predetermined level based on a control signal, and compresses white peaks above a reference clip level to below the clip level. White peak clip circuit.
JP16261092A 1992-06-22 1992-06-22 White peak clip circuit Pending JPH066638A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16261092A JPH066638A (en) 1992-06-22 1992-06-22 White peak clip circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16261092A JPH066638A (en) 1992-06-22 1992-06-22 White peak clip circuit

Publications (1)

Publication Number Publication Date
JPH066638A true JPH066638A (en) 1994-01-14

Family

ID=15757876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16261092A Pending JPH066638A (en) 1992-06-22 1992-06-22 White peak clip circuit

Country Status (1)

Country Link
JP (1) JPH066638A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455199B1 (en) * 2002-08-12 2004-11-06 엘지전자 주식회사 Peaking circuit for television set

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455199B1 (en) * 2002-08-12 2004-11-06 엘지전자 주식회사 Peaking circuit for television set

Similar Documents

Publication Publication Date Title
US5585860A (en) Reproduction circuit for skin color in video signals
KR0127896B1 (en) Video signal correction system
JPS60216675A (en) Digital signal processor
KR100257940B1 (en) Video system with feedback controlled "white stretch" processing and brightness compensation
US7548279B2 (en) Video signal processor
US5255080A (en) Contrast corrector for video signal
JP2006179976A (en) Video signal processor, video signal processing method, and television broadcast receiver
JPH0440170A (en) Black level corrector for video signal
EP0633690A2 (en) Dark level restoring circuit for television receiver
JPH066638A (en) White peak clip circuit
KR920010938B1 (en) Circuit for controlling vertical concentration
JPH10248027A (en) S/n improving device
JP2798562B2 (en) Signal correction circuit
US7545443B2 (en) Image signal processing apparatus and method
JPH0690382A (en) Gradation correction device
JP3531015B2 (en) Video display device
JP2003348378A (en) Video signal processing circuit
JPH0638074A (en) Picture quality adjusting circuit
JPH02165780A (en) Contour enhancing circuit
JPH10304394A (en) Beam current monitor circuit for color picture tube
JP2936953B2 (en) Noise reduction circuit for video signal
KR960013222B1 (en) Edge - enhancing circuit for digital video signal processing system
JP2000059651A (en) Contour emphasis circuit
JPH10126646A (en) Noise reduction circuit
JPH0369276A (en) Noise reduction circuit