JPH0369276A - Noise reduction circuit - Google Patents

Noise reduction circuit

Info

Publication number
JPH0369276A
JPH0369276A JP1205456A JP20545689A JPH0369276A JP H0369276 A JPH0369276 A JP H0369276A JP 1205456 A JP1205456 A JP 1205456A JP 20545689 A JP20545689 A JP 20545689A JP H0369276 A JPH0369276 A JP H0369276A
Authority
JP
Japan
Prior art keywords
noise
video signal
noise reduction
coefficient
correlation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1205456A
Other languages
Japanese (ja)
Inventor
Kuniaki Fujii
邦明 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1205456A priority Critical patent/JPH0369276A/en
Publication of JPH0369276A publication Critical patent/JPH0369276A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

PURPOSE:To always obtain the optimum noise reduction effect in spite of the state of an image by detecting a noise quantity included in a video signal, and varying noise reduction effect characteristic based on a detected result. CONSTITUTION:The detection of the noise quantity by a noise quantity detection circuit 8 is performed by amplifying an original flat part in the video signal, and detecting a noise component included in the part. And the switching timing of the value of a coefficient K at each of multipliers 2 and 6 is controlled based on the output of the detecting cross-section 8 of the noise quantity from which the noise quantity is detected. For example, the correlative quantity of the video signal is ordinarily set at 905 as reference, and such control that the value of the coefficient K is varied to binary values 0.00 and 0.75 based on whether it is less than or over 90% is performed, and when a large quantity of noise exist, the coefficient K is kept at 0.75 not being set at 0.00, thereby, the characteristic is switched so as to obtain the noise reduction effect.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、入力された現在の映像信号と、該映像信号か
ら一定時間遅延された相関性を有する映像信号とにそれ
ぞれ所定の係数を乗算し、この後両映像信号を加算する
ことにより、映像信号の相関性を利用してノイズを低減
するようになされた巡回形ノイズ低減回路に関し、例え
ばビデオテープレコーダ等のビデオ信号を扱うすべての
映像機器に利用される。
Detailed Description of the Invention (Industrial Application Field) The present invention multiplies an input current video signal and a correlated video signal delayed by a certain period of time from the video signal by predetermined coefficients. However, regarding the cyclic noise reduction circuit that reduces noise by using the correlation between the video signals by adding both video signals, for example, it is applicable to all video devices that handle video signals such as video tape recorders. Used for equipment.

また巡回形ノイズ低減回路としては、その遅延時間を、
映像信号の1ライン走査に必要な時間とすることにより
ライン巡回形ノイズ低減回路となり、映像信号の1フイ
ールド走査に必要な時間とすることによりフィールド巡
回形ノイズ低減回路となり、映像信号の1フレーム走査
に必要な時間とすることによりフレーム巡回形ノイズ低
減回路となる。
In addition, as a cyclic noise reduction circuit, its delay time is
By setting the time required to scan one line of the video signal, it becomes a line cyclic noise reduction circuit, and by setting the time required to scan one field of the video signal, it becomes a field cyclic noise reduction circuit, which performs one frame scanning of the video signal. By setting the time required for , it becomes a frame cyclic noise reduction circuit.

(従来の技術) 第4図は、上記した各巡回形ノイズ低減回路のうち、フ
ィールド巡回形ノイズ低減回路の従来例を示している。
(Prior Art) FIG. 4 shows a conventional example of a field cyclic noise reduction circuit among the above-mentioned cyclic noise reduction circuits.

図において、1フイールドの映像信号が導かれる入力端
子11は、映像信号の相関量を検出する加算器17のプ
ラス入力に導かれるとともに、係数(1−K)の乗算を
行う第1乗算器12を介して加算器13の一方の入力に
導かれており、加算器13の出力は、出力端子14を介
して図示しないその後の映像信号処理系に出力されると
ともに、lフィール1分の遅延を行う遅延回路15に導
かれている。そして、この遅延回路15の出力は、加算
器17のマイナス入力に導かれるとともに、係数にの乗
算を行う第2乗算器16を介して加算器13の他方の入
力に導かれている。
In the figure, an input terminal 11 through which one field of video signals is led is connected to a plus input of an adder 17 that detects the correlation amount of the video signal, and a first multiplier 12 that multiplies by a coefficient (1-K). The output of the adder 13 is output to the subsequent video signal processing system (not shown) via the output terminal 14, and is delayed by 1 minute. It is guided to a delay circuit 15 that performs the following steps. The output of this delay circuit 15 is led to the minus input of an adder 17, and also to the other input of the adder 13 via a second multiplier 16 that multiplies a coefficient.

すなわち、入力端子11から入力された映像信号は、加
算器17のプラス入力に与えられるとともに、第1乗算
器12によって(1−K)倍された後、加算器13の一
方の入力に与えられる。また、この映像信号より先に人
力され、遅延回路15によって1フイールド遅延された
映像信号は、加算器17のマイナス人力に与えられると
ともに、第2乗算器16によってに倍された後、加算器
13の他方の入力に与えられる。
That is, the video signal input from the input terminal 11 is given to the plus input of the adder 17, and after being multiplied by (1-K) by the first multiplier 12, it is given to one input of the adder 13. . Further, the video signal which is manually inputted earlier than this video signal and delayed by one field by the delay circuit 15 is given to the minus input of the adder 17, and after being multiplied by the second multiplier 16, the adder 13 is given to the other input of

一方、加算器17では、入力端子11から入力された映
像信号から、1フイールド前の映像信号を引くことによ
り、両映像信号の相関性を示す信号を抽出し、この信号
を各乗算器12.16に与えている。
On the other hand, the adder 17 subtracts the video signal one field before from the video signal input from the input terminal 11 to extract a signal indicating the correlation between the two video signals, and this signal is applied to each multiplier 12. It is given to 16 people.

各乗算器12.16では、この相関性を示す信号に基き
、第2図に示すノイズリダクション効果変換特性に基い
て係数にの値を決定する。ここで、係数にの値が1.0
0に近づくほどノイズリダクション効果が大きくなるの
であるが、逆に相関性の低い動画部分では残像となる不
具合が生じる。
Each multiplier 12.16 determines the value of the coefficient based on the signal indicating this correlation and based on the noise reduction effect conversion characteristics shown in FIG. Here, the value of the coefficient is 1.0
The closer the value is to 0, the greater the noise reduction effect becomes, but conversely, in moving image parts where the correlation is low, an afterimage occurs.

そこで、動画部分すなわちフィールド相関の低い部分で
は、その相関量に応じて係数にの値を変えることにより
、残像を軽減している。
Therefore, in moving image parts, that is, parts with low field correlation, the afterimage is reduced by changing the value of the coefficient according to the amount of correlation.

すなわち、加算器17から出力される信号が90%以上
の相関性を示す信号であるときには、各乗算器12.1
6によって設定される係数にの値を0.75とし、また
加算器17から出力される信号が90%以下の相関性を
示す信号であるときには、各乗算器12,1.6によっ
て設定される係数にの値を0.00としている。
That is, when the signal output from the adder 17 is a signal showing a correlation of 90% or more, each multiplier 12.1
The value of the coefficient set by 6 is 0.75, and when the signal output from the adder 17 is a signal showing a correlation of 90% or less, the value is set by each multiplier 12 and 1.6. The value of the coefficient is set to 0.00.

したがって、加算器エフからの信号が90%以下の相関
性を示す信号であるときには、K=0.00であるから
、入力端子11から入力された映像信号がそのまま出力
端子14に出力されることになる。すなわち、この場合
にはノイズリダクションは行われないことになる。また
、加算器17からの信号が90%以上の相関性を示す信
号であるときには、K=0.75であるから、入力端子
11から入力された映像信号は、第1乗算器12におい
てそのレベルが1/4に変換されて加算器13に与えら
れ、また遅延回路15からの映像信号は、第2乗算器1
6においてそのレベルが3/4に変換されて加算器13
に与えられる。そのため、映像信号は相関性があること
から、加算器13で加算された映像信号は、元のレベル
の映像信号となって出力端子14に与えられるとともに
、再び遅延回路15に与えられる。このとき、各フィー
ルドの映像信号に含まれるノイズ成分には相関性がない
ことから、加算器13で加算されたノイズ成分は、その
レベルが圧縮されることになる。このような動作を巡回
して行うことにより、ノイズ成分が徐々に圧縮され、出
力端子14から出力される映像信号からノイズ成分が除
去されることになる。
Therefore, when the signal from the adder F is a signal showing a correlation of 90% or less, since K=0.00, the video signal input from the input terminal 11 is outputted as is to the output terminal 14. become. That is, in this case, noise reduction will not be performed. Further, when the signal from the adder 17 is a signal showing a correlation of 90% or more, since K=0.75, the video signal input from the input terminal 11 is input to the first multiplier 12 at that level. is converted to 1/4 and given to the adder 13, and the video signal from the delay circuit 15 is sent to the second multiplier 1.
6, the level is converted to 3/4 and the adder 13
given to. Therefore, since the video signals have a correlation, the video signals added by the adder 13 become the video signals at the original level and are applied to the output terminal 14, and are also applied to the delay circuit 15 again. At this time, since there is no correlation between the noise components included in the video signal of each field, the level of the noise components added by the adder 13 is compressed. By performing such operations cyclically, the noise components are gradually compressed, and the noise components are removed from the video signal output from the output terminal 14.

(発明が解決しようとする課題) しかしながら、上記したように従来のノイズ低減回路で
は、映像信号の相関量と係数にの値とは、第2図に示す
ように一定のノイズリダクション効果変換特性に設定さ
れていることから、その設定によっては、ノイズ成分の
多い画面ではすべて動画処理(K=0.OO)となって
ノイズリダクションが行われなかったり、またS/Nの
非常に良い画面では残像が目立つといった問題が発生し
ていた。
(Problem to be Solved by the Invention) However, as described above, in the conventional noise reduction circuit, the correlation amount of the video signal and the value of the coefficient have a certain noise reduction effect conversion characteristic as shown in Fig. 2. Depending on the settings, all screens with a lot of noise components will be processed as video (K = 0.OO) and noise reduction will not be performed, or screens with very good S/N may have afterimages. A problem occurred in which the problem was noticeable.

本発明は係る実情に鑑みてなされたもので、その目的は
、どのような画像であっても最適なノイズリダクション
効果が得られるとともに、それによる弊害をも同時に除
去することが可能なノイズ低減回路を提供することにあ
る。
The present invention has been made in view of the above circumstances, and its purpose is to provide a noise reduction circuit that can obtain an optimal noise reduction effect for any image and simultaneously eliminate the adverse effects caused by the noise reduction effect. Our goal is to provide the following.

(課題を解決するための手段) 上記課題を解決するため、本発明は、入力された現在の
映像信号と、該映像信号から一定時間(1ライン、1フ
イールド又は1フレームの走査に必要な時間)遅延され
た相関性を有する映像信号とにそれぞれ所定の係数を乗
算し、この後両映像信号を加算することにより、映像信
号の相関性を利用してノイズを低減するようになされた
巡回形ノイズ低減回路において、映像信号に含まれるノ
イズ量を検出するノイズ量検出手段と、このノイズ−M
検出手段によって検出されたノイズ量に基き、映像信号
の相関量と前記係数との関係によって定まるノイズリダ
クション効果変換特性を変える特性変化手段とを備えた
構成とする。
(Means for Solving the Problems) In order to solve the above problems, the present invention provides an input current video signal and a certain period of time (time required for scanning one line, one field, or one frame) from the video signal. ) A cyclic type that uses the correlation of the video signals to reduce noise by multiplying each video signal with delayed correlation by a predetermined coefficient and then adding both video signals. The noise reduction circuit includes a noise amount detection means for detecting the amount of noise included in the video signal, and a noise amount detection means for detecting the amount of noise included in the video signal;
The apparatus further includes a characteristic changing means for changing the noise reduction effect conversion characteristic determined by the relationship between the correlation amount of the video signal and the coefficient based on the amount of noise detected by the detecting means.

(作用) 入力端子から入力された映像信号に含まれるノイズ量を
ノイズ量検出手段によって検出し、その検出結果に基き
、例えば1フイールド遅延した映像信号と現映像信号と
の相関量と、これら各映像信号に乗算する係数にの値と
によって定まるノイズリダクション効果変換特性を変化
させる0例えば、通常は映像信号の相関量として90%
を基準とし、90%以下か以上かで係数にの値を0.O
Oと0.75の2(Ii!に変化させる制御を行い、ノ
イズ量が多い場合には、相関性が例えば90%以下とな
る場合であっても、例えば60%以上であれば係数Kを
0.00とせず、0.75を維持して、ノイズリダクシ
ョン効果が得られるようにその特性を切換える。
(Function) The amount of noise contained in the video signal input from the input terminal is detected by the noise amount detection means, and based on the detection result, the amount of correlation between the video signal delayed by one field and the current video signal, and each of these For example, the correlation amount of the video signal is usually 90%.
is the standard, and the value of the coefficient is set to 0. O
0 and 0.75 (Ii!), and when the amount of noise is large, even if the correlation is 90% or less, if it is 60% or more, the coefficient K is changed. Instead of setting it to 0.00, it maintains 0.75 and changes its characteristics so that a noise reduction effect can be obtained.

(実施例〉 以下、本発明の一実施例を図面を参照して説明する。な
お本実施例では、前記従来技術と同様のフィールド巡回
型ノイズ低減回路に本発明を適用した場合について説明
する。
(Embodiment) An embodiment of the present invention will be described below with reference to the drawings. In this embodiment, a case where the present invention is applied to a field recursive noise reduction circuit similar to the prior art described above will be described.

第1図は本発明のノイズ低減回路の電気的構成を示すブ
ロック線図である。
FIG. 1 is a block diagram showing the electrical configuration of the noise reduction circuit of the present invention.

同図において、1は入力端子、2は第1乗算器、3は加
算器、4は出力端子、5は遅延回路、6は第2乗算器、
7は加算器であり、これらの構成は前記従来例で示した
ノイズ低減回路の構成と同様であるので、ここでは説明
を省略する。
In the figure, 1 is an input terminal, 2 is a first multiplier, 3 is an adder, 4 is an output terminal, 5 is a delay circuit, 6 is a second multiplier,
Reference numeral 7 denotes an adder, and since the configuration thereof is the same as that of the noise reduction circuit shown in the conventional example, a description thereof will be omitted here.

本発明は、上記構成において、入力端子1に映像信号に
含まれるノイズ量を検出するノイズ量検出回路8を接続
し、このノイズ量検出回路8の出力を各乗算器2.6に
導く構成としている。
In the present invention, in the above configuration, a noise amount detection circuit 8 for detecting the amount of noise contained in the video signal is connected to the input terminal 1, and the output of this noise amount detection circuit 8 is guided to each multiplier 2.6. There is.

ここで、ノイズ量検出回路8によるノイズ量の検出は、
映像信号内の本来平坦な部分である例えば水平同期部分
、垂直同期部分、又は垂直ブランキング部分等を増幅し
、そこに含まれているノイズ成分を抽出することにより
行う。そして、このようにしてノイズ量を検出したノイ
ズ量検出回路8の出力に基いて各乗算器2.6での係数
にの値の切換えタイミングを制御している。
Here, the detection of the amount of noise by the noise amount detection circuit 8 is as follows.
This is done by amplifying originally flat parts of the video signal, such as horizontal synchronization parts, vertical synchronization parts, or vertical blanking parts, and extracting noise components contained therein. The switching timing of the value of the coefficient in each multiplier 2.6 is controlled based on the output of the noise amount detection circuit 8 which has detected the amount of noise in this manner.

第2図及び第3図は、ノイズ量検出回路8によって検出
されたノイズ量に基いて、各乗算I’s 2 。
FIGS. 2 and 3 show each multiplication I's 2 based on the amount of noise detected by the noise amount detection circuit 8.

6において切換えられるノイズリダクション効果変換特
性の例を示している。
6 shows an example of the noise reduction effect conversion characteristics that are switched in step 6.

すなわち、第2図は映像信号の相関量として90%を基
準とし、90%以下か以上かで係数にの値を0.00と
0.75の2値に変化させている。また、第3図は映像
信号の相関量として60%を基準とし、60%以下か以
上かで係数にの値を0.00と0.75の2値に変化さ
せている。
That is, in FIG. 2, the correlation amount of the video signal is set at 90%, and the value of the coefficient is changed to two values of 0.00 and 0.75 depending on whether it is less than or more than 90%. Further, in FIG. 3, the correlation amount of the video signal is set at 60%, and the value of the coefficient is changed to two values of 0.00 and 0.75 depending on whether it is less than or more than 60%.

次に、゛上記構成のノイズ低減回路の動作を説明する。Next, the operation of the noise reduction circuit having the above configuration will be explained.

入力端子lから入力された映像信号は、加算器7のプラ
ス入力に与えられるとともに、第1乗算器2によって(
1−K)倍された後、加算器3の一方の入力に与えられ
る。また、この映像信号より先に入力され、遅延回路5
によって1フイールド遅延された映像信号は、加算器7
のマイナス入力に与えられるとともに、第2乗算器6に
よってに倍された後、加算器3の他方の入力に与えられ
る。
The video signal input from the input terminal l is given to the plus input of the adder 7, and the first multiplier 2 outputs (
1-K) and then applied to one input of adder 3. In addition, this video signal is input before the delay circuit 5.
The video signal delayed by one field is sent to the adder 7
The signal is applied to the negative input of the adder 3, and after being multiplied by the second multiplier 6, it is applied to the other input of the adder 3.

また、入力端子1から入力された映像信号は、ノイズ量
検出回路8にも与えられており、ノイズ量検出回路8で
は、この導かれた映像信号の例えば水平同期部分に含ま
れるノイズ成分を抽出し、そのノイズ量を示す信号を各
乗算器2,6に与えている。
The video signal input from the input terminal 1 is also given to the noise amount detection circuit 8, and the noise amount detection circuit 8 extracts noise components included in, for example, the horizontal synchronization part of the derived video signal. A signal indicating the amount of noise is given to each multiplier 2, 6.

一方、加算器7では、入力端子lから入力された映像信
号から、その映像信号より1フイールド前の映像信号を
引くことにより、両映像信号の相関性を示す信号を各乗
算器2,6に与えている。
On the other hand, the adder 7 subtracts the video signal one field before the video signal input from the input terminal l, thereby providing a signal indicating the correlation between the two video signals to each multiplier 2 and 6. giving.

各乗算器2.6では、まずノイズ量検出回路8から与え
られたノイズ量を示す信号に基くことにより、含まれて
いるノイズ成分が少ない場合には、第2図に示す特性に
従って係数にの値を切換えるようにその動作が決定され
る。そして、この後加算器7から与えられた相関性を示
す信号に基き、第2図に示すノイズリダクション効果変
換特性に基いて係数にの値を決定する。すなわち、加算
器7から与えられた信号が90%以下の相関性を示す信
号であるときには、係数Kを0.00として各乗算器2
,6での乗算処理を行い、JIB算器7から与えられた
信号が90%以上の相関性を示す信号であるときには、
係数Kを0.75として各乗算器2,6での乗算処理を
行う。
In each multiplier 2.6, first, based on the signal indicating the amount of noise given from the noise amount detection circuit 8, if the included noise components are small, the coefficients are adjusted according to the characteristics shown in FIG. Its operation is determined to switch values. Then, based on the signal indicating the correlation given from the adder 7, the value of the coefficient is determined based on the noise reduction effect conversion characteristic shown in FIG. That is, when the signal given from the adder 7 is a signal showing a correlation of 90% or less, the coefficient K is set to 0.00 and each multiplier 2
, 6, and when the signal given from the JIB calculator 7 is a signal showing a correlation of 90% or more,
Multiplication processing is performed in each multiplier 2 and 6 with coefficient K set to 0.75.

一方、ノイズ量検出回路8から与えられたノイズ量を示
す信号に基くことにより、含まれているノイズ成分が多
い場合には、第3図に示す特性に従って係数にの値を切
換えるようにその動作が決定される。そして、この後加
算器7から与えられた相関性を示す信号に基き、第3図
に示すノイズリダクション効果変換特性に基いて係数に
の値を決定する。すなわち、加算器7から与えられた信
号が60%以下の相関性を示す信号であるときには、係
数Kを0.00として各乗算器2,6での乗算処理を行
い、加算器7から与えられた信号が60%以上の相関性
を示す信号であるときには、係数Kを0.75として各
乗算器2.6での乗算処理を行う。この結果、ノイズ量
が多い場合であって、かつ動画等の相関性が低い場合(
ただし、60%以上)であっても、各乗算器2,6で行
われる乗算処理は、係数Kを0.75として行うことか
ら、ノイズリダクション効果の効いた映像信号が加算器
13の各入力に与えられることになる。
On the other hand, based on the signal indicating the amount of noise given from the noise amount detection circuit 8, if there are many noise components included, the operation is performed to switch the value of the coefficient according to the characteristics shown in FIG. is determined. Then, based on the signal indicating the correlation given from the adder 7, the value of the coefficient is determined based on the noise reduction effect conversion characteristic shown in FIG. That is, when the signal given from the adder 7 is a signal showing a correlation of 60% or less, multiplication processing is performed in each multiplier 2 and 6 with the coefficient K set to 0.00, and the signal given from the adder 7 is When the obtained signals are signals showing a correlation of 60% or more, multiplication processing is performed in each multiplier 2.6 with the coefficient K set to 0.75. As a result, when the amount of noise is large and the correlation between videos etc. is low (
However, even if the noise reduction effect is 60% or more, the multiplication processing performed in each multiplier 2 and 6 is performed with the coefficient K set to 0.75, so that the video signal with the noise reduction effect is input to each input of the adder 13. will be given to

なお、上記実施例では、ノイズリダクション効果の切換
えを2値(すなわち、kの値を0.00と0.75)と
して説明しているが、多値又は連続した変化とすること
が可能である。また、上記実施例では、係数にの値を変
える場合について説明したが、すξツタを用いた動画補
正方法にも適用が可能であり、この場合にはリミッタ値
をノイズ量により変化させればよい。さらに、上記実施
例では、フィールド巡回形のノイズ低減回路について説
明したが、遅延回路による遅延時間を、1ライン走査に
必要な時間とすることによりライン巡回形ノイズ低減回
路に適用することが可能であり、またlフレーム走査に
必要な時間とすることによりフレーム巡回形ノイズ低減
回路に適用することが可能である。
Note that in the above embodiment, switching of the noise reduction effect is explained as a binary change (that is, the value of k is 0.00 and 0.75), but it is possible to change the noise reduction effect in multiple values or in a continuous manner. . In addition, in the above embodiment, the case where the value of the coefficient is changed has been explained, but it can also be applied to a video correction method using ξ ivy, and in this case, if the limiter value is changed depending on the amount of noise. good. Furthermore, in the above embodiment, a field cyclic noise reduction circuit has been described, but it can be applied to a line cyclic noise reduction circuit by setting the delay time of the delay circuit to the time required for scanning one line. Moreover, by setting the time required for one frame scanning, it is possible to apply it to a frame cyclic noise reduction circuit.

(発明の効果) 本発明のノイズ低減回路は、入力端子から人力された映
像信号に含まれるノイズ量をノイズ量検出手段によって
検出し、その検出結果に基き、−定時間遅延した映像信
号と現映像信号との相関量と、これら各映像信号に乗算
する係数にの値とによって定まるノイズリダクション効
果特性を変化させる構成としたので、画像状態に係わり
なく、常に最適なノイズリダクション効果を得ることが
できるとともに、これにより生ずる弊害をも除去するこ
とができる。
(Effects of the Invention) The noise reduction circuit of the present invention detects the amount of noise contained in a video signal manually inputted from an input terminal using a noise amount detection means, and based on the detection result, a video signal delayed by a fixed time and a current Since the noise reduction effect characteristics determined by the amount of correlation with the video signal and the value of the coefficient multiplied by each video signal are changed, it is possible to always obtain the optimum noise reduction effect regardless of the image condition. In addition to this, it is also possible to eliminate the harmful effects caused by this.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のノイズ低減回路の電気的構成を示すブ
ロック線図、第2図及び第3図は映像信号の相関量に対
する係数にの値の関係を示すノイズリダクション効果変
換特性図、第4図は従来のノイズ低減回路の電気的構成
を示すブロック線図である。 ・・・入力端子 ・・・第1乗算器 ・・・加算器 ・・・出力端子 ・・・遅延回路 ・・・第2乗算器 ・・・ノイズ量検出回路
FIG. 1 is a block diagram showing the electrical configuration of the noise reduction circuit of the present invention, FIGS. 2 and 3 are noise reduction effect conversion characteristic diagrams showing the relationship between the coefficient value and the correlation amount of the video signal, and FIG. FIG. 4 is a block diagram showing the electrical configuration of a conventional noise reduction circuit. ... Input terminal ... First multiplier ... Adder ... Output terminal ... Delay circuit ... Second multiplier ... Noise amount detection circuit

Claims (1)

【特許請求の範囲】 1)入力された現在の映像信号と、該映像信号から一定
時間遅延された相関性を有する映像信号とにそれぞれ所
定の係数を乗算し、この後両映像信号を加算することに
より、映像信号の相関性を利用してノイズを低減するよ
うになされた巡回形ノイズ低減回路において、映像信号
に含まれるノイズ量を検出するノ イズ量検出手段と、 このノイズ量検出手段によって検出された ノイズ量に基き、映像信号の相関量と前記係数との関係
によって定まるノイズリダクション効果変換特性を変え
る特性変化手段とを備えたことを特徴とするノイズ低減
回路。
[Claims] 1) Multiplying the current input video signal and a correlated video signal delayed by a certain period of time from the video signal by predetermined coefficients, and then adding both video signals. Accordingly, in a cyclic noise reduction circuit configured to reduce noise using the correlation of video signals, there is provided a noise amount detection means for detecting the amount of noise included in the video signal; 1. A noise reduction circuit comprising: characteristic changing means for changing a noise reduction effect conversion characteristic determined by a relationship between a correlation amount of a video signal and the coefficient, based on the determined noise amount.
JP1205456A 1989-08-08 1989-08-08 Noise reduction circuit Pending JPH0369276A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1205456A JPH0369276A (en) 1989-08-08 1989-08-08 Noise reduction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1205456A JPH0369276A (en) 1989-08-08 1989-08-08 Noise reduction circuit

Publications (1)

Publication Number Publication Date
JPH0369276A true JPH0369276A (en) 1991-03-25

Family

ID=16507182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1205456A Pending JPH0369276A (en) 1989-08-08 1989-08-08 Noise reduction circuit

Country Status (1)

Country Link
JP (1) JPH0369276A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0530394A (en) * 1991-07-23 1993-02-05 Alps Electric Co Ltd Noise detector in video signal
JP2009027619A (en) * 2007-07-23 2009-02-05 Olympus Corp Video processing device and video processing program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0530394A (en) * 1991-07-23 1993-02-05 Alps Electric Co Ltd Noise detector in video signal
JP2009027619A (en) * 2007-07-23 2009-02-05 Olympus Corp Video processing device and video processing program

Similar Documents

Publication Publication Date Title
EP0731601B2 (en) Video signal noise reduction apparatus
JPH0514469B2 (en)
EP0805603A1 (en) Improvements in or relating to signal processing circuits
KR940011069B1 (en) Noise reduction apparatus for television receiver
JPH04101579A (en) Television signal processor
JPH0369276A (en) Noise reduction circuit
JPH04271570A (en) Contour correction circuit for image
EP0613310A1 (en) Luminance signal/color signal separator circuit
JPS62171282A (en) Correlation adaptive type noise reducing device
JPS62290270A (en) Noise eliminator
JPH05211619A (en) Limiter circuit
JPS62290268A (en) Noise eliminator
JP2004080299A (en) Circuit and method for removing noise
JP2574803B2 (en) Noise reduction circuit for color television signal
JP2001119695A (en) Device for reducing block noise
JPS59224985A (en) Ghost eliminating device
JP2523676B2 (en) Noise reduction device
JPH0514468B2 (en)
KR970004196B1 (en) Noise deleting apparatus of tv
JPH05145800A (en) Television set
KR960013222B1 (en) Edge - enhancing circuit for digital video signal processing system
JPH02107070A (en) Noise removing device
JPS63244978A (en) Cyclic type noise reducing device
JP2768550B2 (en) Noise removal device
JPH09102891A (en) Noise reduction device