JPS61216402A - 可変抵抗器のピン端子 - Google Patents
可変抵抗器のピン端子Info
- Publication number
- JPS61216402A JPS61216402A JP5786585A JP5786585A JPS61216402A JP S61216402 A JPS61216402 A JP S61216402A JP 5786585 A JP5786585 A JP 5786585A JP 5786585 A JP5786585 A JP 5786585A JP S61216402 A JPS61216402 A JP S61216402A
- Authority
- JP
- Japan
- Prior art keywords
- pin terminal
- variable resistor
- electrode
- pin
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 238000003466 welding Methods 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野]
この出題の発明は可変抵抗器のピン端子に関する。更に
詳しくいえば回動型可変抵抗器のピン端子の6板への取
付は構成に関する。
詳しくいえば回動型可変抵抗器のピン端子の6板への取
付は構成に関する。
(従来の技術)
従来より行われているピン端子を可変抵抗器のセラミッ
ク基板上に設けた電極部に接続する方法についてのべる
。従来列においては、第11で各ピン端子をそれぞれ一
本づつ順序よくセラミック基板上の電極部に溶着する方
法ととるが又は第2にピン端子を一度に型板で打抜きし
、これらのピン端子を、セラミック基板上に予め印刷、
焼成して設けた電極部に半田づけすることにより両部材
を連結していた。
ク基板上に設けた電極部に接続する方法についてのべる
。従来列においては、第11で各ピン端子をそれぞれ一
本づつ順序よくセラミック基板上の電極部に溶着する方
法ととるが又は第2にピン端子を一度に型板で打抜きし
、これらのピン端子を、セラミック基板上に予め印刷、
焼成して設けた電極部に半田づけすることにより両部材
を連結していた。
(発明の解決しようとする問題点〕
前述の第1の方法のように一本一本のピン端子全電極部
に溶着するのは作業能率の向上全針ることはできないと
いう欠陥があった。又第2の方法のように半田づけを実
施する場合には作業効率が悪く5例えばフラックスを除
去するために別に洗浄等の煩鎖な作業をしなければなら
ないという開題があった。
に溶着するのは作業能率の向上全針ることはできないと
いう欠陥があった。又第2の方法のように半田づけを実
施する場合には作業効率が悪く5例えばフラックスを除
去するために別に洗浄等の煩鎖な作業をしなければなら
ないという開題があった。
(問題点を解決するための手段並に作用)本発明におい
ては、金属板等に打抜いて形成したピン端子先端部分の
一側面には特に半田メツ牛を庁すことなく、この部分上
面に電極棒をあてがい、ピン端子をセラミック基板上に
印刷焼成した電極部に、パラレルギャップ溶接を施すも
のである。パラレルギャップを有する一対のt梶棒間の
通電作用により、溶接用材料例えばはんだ等はピン端子
とセラミンク基板とtTL極部を介して溶接する。この
際、溶接用材料は電極棒に付着することなく、従来列の
よう九これらの溶接作業工程の途中においてフシックス
を除去する等の煩雑な余分の工程を必要としない。
ては、金属板等に打抜いて形成したピン端子先端部分の
一側面には特に半田メツ牛を庁すことなく、この部分上
面に電極棒をあてがい、ピン端子をセラミック基板上に
印刷焼成した電極部に、パラレルギャップ溶接を施すも
のである。パラレルギャップを有する一対のt梶棒間の
通電作用により、溶接用材料例えばはんだ等はピン端子
とセラミンク基板とtTL極部を介して溶接する。この
際、溶接用材料は電極棒に付着することなく、従来列の
よう九これらの溶接作業工程の途中においてフシックス
を除去する等の煩雑な余分の工程を必要としない。
〔実施列多
以下添付図面を参照して本発明に係る実施列を説明する
。
。
第1図は、セラミンク基板2の上面に、第1に電極部4
a、4b、4c全印刷焼成して後、扇状抵抗体6全印刷
焼成してなる平面図である。扇状抵抗体6は電極部4a
、4bとオーバラップ8する。又を極部4aと4bとの
間隙に角状ガラス体10を又電極部4Cと4a、4bと
の間にそれぞれガラス体12.14’を印刷焼成する。
a、4b、4c全印刷焼成して後、扇状抵抗体6全印刷
焼成してなる平面図である。扇状抵抗体6は電極部4a
、4bとオーバラップ8する。又を極部4aと4bとの
間隙に角状ガラス体10を又電極部4Cと4a、4bと
の間にそれぞれガラス体12.14’を印刷焼成する。
これらのガラス体は、後述する可変抵抗器のI・ウジフ
グ形成する際に施すインサート成型時に、合成樹脂の余
分の流動、流出を防止するのに役立つ。
グ形成する際に施すインサート成型時に、合成樹脂の余
分の流動、流出を防止するのに役立つ。
第2図は帯状金属片にピン端子を打抜き形成した平1d
図でbる。帯状金属片16にはピン端子18とこ九に対
向する一対のど/端子20.22が形成される。帯状金
属片16は例えばリン青銅よりなるも、各ピン774子
18,20.22の先端部24.26.28の上面2除
く部分には半田めっきが施されている。符号30は金属
片16の位置決め孔である。第1図に図示のTL極部九
ピン端子を接続する方法を第4図に基づいて説明する。
図でbる。帯状金属片16にはピン端子18とこ九に対
向する一対のど/端子20.22が形成される。帯状金
属片16は例えばリン青銅よりなるも、各ピン774子
18,20.22の先端部24.26.28の上面2除
く部分には半田めっきが施されている。符号30は金属
片16の位置決め孔である。第1図に図示のTL極部九
ピン端子を接続する方法を第4図に基づいて説明する。
パラレルに形成された一対の電極4’132(以下パラ
レルギャップ電極棒という)を電極部4bの端部26(
半田めっきしてない)に当てがって、ピン端子20上に
載置して、電流34を通ずると、電流34は一対の電極
棒32間を流れて1発熱現象を起し、更lCt極棒32
を力Ω圧36すれば、溶接材38は溶解し、ピン端子2
0はセラミック基板2の電極部に溶接される。既に説明
したように、ピン端子の電極棒に当接する面には半田め
っきが力されていないので、半田めっきによる電極棒の
汚染等がなく、溶接作業が完全迅速に実施できる。
レルギャップ電極棒という)を電極部4bの端部26(
半田めっきしてない)に当てがって、ピン端子20上に
載置して、電流34を通ずると、電流34は一対の電極
棒32間を流れて1発熱現象を起し、更lCt極棒32
を力Ω圧36すれば、溶接材38は溶解し、ピン端子2
0はセラミック基板2の電極部に溶接される。既に説明
したように、ピン端子の電極棒に当接する面には半田め
っきが力されていないので、半田めっきによる電極棒の
汚染等がなく、溶接作業が完全迅速に実施できる。
他のピン端子も同様の方法により毛ラミック基板に溶接
される。第3図はその平面図でるる。
される。第3図はその平面図でるる。
次に、第3図の構成に合成樹脂等を用いてインサートモ
ールデングを実施して、ハウジングを構成した平面を図
示するものが第5図でろる。ハウジング40は合成樹脂
等を用いたインサート成型により形成される。この上面
に設けた孔部42に、第8図に図示のブラシワイパ群4
8を収容したロータ44を嵌挿し、その上よりケース6
2を0リング72を介して装着すれば可変抵抗器fi組
立てが完了する(第6因]、勿論帯状金属片16は切断
されて、それぞれ単独ピン端子18,20.22が形成
される。第8図において、コータ44に支持片46に並
列に線材を斜状に装着したブラシワイパ48″f!:収
容する斜状hll 50を設ける。斜状溝50の周りに
畝部52′fc隆起させ、そのロータ44の外周に近接
して扇状ストッパ部54を形成し、ストッパ部両端に壁
部56.58を設ける。尚ハウジング400両側に突出
部6oを設け、これにケース62の孔部64が嵌合する
ことにより、−動作でケース62をハウジング4oに取
付けることができる。又第5図に示すハウジング4oの
ピン端子18の先端部24が位置するセラミック基板2
には両側壁66.68を有する扇状盛上り部70がハウ
ジング40と一億に形成される。
ールデングを実施して、ハウジングを構成した平面を図
示するものが第5図でろる。ハウジング40は合成樹脂
等を用いたインサート成型により形成される。この上面
に設けた孔部42に、第8図に図示のブラシワイパ群4
8を収容したロータ44を嵌挿し、その上よりケース6
2を0リング72を介して装着すれば可変抵抗器fi組
立てが完了する(第6因]、勿論帯状金属片16は切断
されて、それぞれ単独ピン端子18,20.22が形成
される。第8図において、コータ44に支持片46に並
列に線材を斜状に装着したブラシワイパ48″f!:収
容する斜状hll 50を設ける。斜状溝50の周りに
畝部52′fc隆起させ、そのロータ44の外周に近接
して扇状ストッパ部54を形成し、ストッパ部両端に壁
部56.58を設ける。尚ハウジング400両側に突出
部6oを設け、これにケース62の孔部64が嵌合する
ことにより、−動作でケース62をハウジング4oに取
付けることができる。又第5図に示すハウジング4oの
ピン端子18の先端部24が位置するセラミック基板2
には両側壁66.68を有する扇状盛上り部70がハウ
ジング40と一億に形成される。
第6図、第7図のロータ44の上端部に穿設したスリッ
ト74にドライバ等を当てがって口・−タ44’i時計
又は反時計方向に所定角度回動すれば、ブラシワイパ4
Bは抵抗体6.電極部4a、4b。
ト74にドライバ等を当てがって口・−タ44’i時計
又は反時計方向に所定角度回動すれば、ブラシワイパ4
Bは抵抗体6.電極部4a、4b。
4c等の上面を摺動する。その結果所期の抵抗値が得ら
れる。ロータ44の回動の限度は、ロータ44のストッ
パ部54の壁部56,5Bが、それぞれ七シミツク基板
2に突設したハウジングの盛上り部70の両1m116
6.68のいずれかに当接することにより規制される。
れる。ロータ44の回動の限度は、ロータ44のストッ
パ部54の壁部56,5Bが、それぞれ七シミツク基板
2に突設したハウジングの盛上り部70の両1m116
6.68のいずれかに当接することにより規制される。
(発明の効果)
本発明においては打抜き形成されたピン端子の先端部の
一側に半田めっきによるコーテングf、aすことなく、
この面に電極棒を当てがってこれらの端部をセラミック
基板て設けた電極部にパラレルギャップ溶接により接続
するもので、接続中溶接材より生じる不具合を阻止でき
、高性能の可変抵抗zt5つピン端子しつ接続構成とう
ることができる。
一側に半田めっきによるコーテングf、aすことなく、
この面に電極棒を当てがってこれらの端部をセラミック
基板て設けた電極部にパラレルギャップ溶接により接続
するもので、接続中溶接材より生じる不具合を阻止でき
、高性能の可変抵抗zt5つピン端子しつ接続構成とう
ることができる。
第1図乃至第3図は本発明に係るピン端子の構成される
順序を図示するもので、第1図は抵抗体。 電極部を印刷暁成した化ラミック基板の平面図1第2図
はピン端子が打抜形成された帯状金属片の平面図、@3
図は第2ノにピン端子を接着した平面図、第4図はピン
端子の溶接状、恨を示す斜視図、第5図は第3図にイン
サート成型を施した平面図。 第6図は可変抵抗器の平面図、第7図は第6図の〜M−
■の悔に沿った断面図、第8図はブラシワイパを収容し
たロータの平面図、第9図は第6図の■−IXの線に沿
った断面■。 2・・・セラミック基板、4a、4b、4c・・・電極
部。 6・・・抵抗体、18,20.22・・・ピン端子、
24,26゜28・・・先端部、32・・・電極棒(パ
ラレルギャップ138・・・溶接材。
順序を図示するもので、第1図は抵抗体。 電極部を印刷暁成した化ラミック基板の平面図1第2図
はピン端子が打抜形成された帯状金属片の平面図、@3
図は第2ノにピン端子を接着した平面図、第4図はピン
端子の溶接状、恨を示す斜視図、第5図は第3図にイン
サート成型を施した平面図。 第6図は可変抵抗器の平面図、第7図は第6図の〜M−
■の悔に沿った断面図、第8図はブラシワイパを収容し
たロータの平面図、第9図は第6図の■−IXの線に沿
った断面■。 2・・・セラミック基板、4a、4b、4c・・・電極
部。 6・・・抵抗体、18,20.22・・・ピン端子、
24,26゜28・・・先端部、32・・・電極棒(パ
ラレルギャップ138・・・溶接材。
Claims (1)
- 回動型可変抵抗器において、ピン端子群の半田めつきを
施さない端部一側に電極棒をあてがい、前記ピン端子群
と基板上に設けた電極部とをパラレル溶接したことを特
徴とする可変抵抗器のピン端子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60057865A JPH0614483B2 (ja) | 1985-03-22 | 1985-03-22 | 可変抵抗器のピン端子 |
DE3645257A DE3645257C2 (de) | 1985-03-22 | 1986-03-21 | Verfahren zur Herstellung eines Regelwiderstandes |
DE19863609654 DE3609654A1 (de) | 1985-03-22 | 1986-03-21 | Regelwiderstand |
US07/140,239 US4839627A (en) | 1985-03-22 | 1987-12-31 | Variable resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60057865A JPH0614483B2 (ja) | 1985-03-22 | 1985-03-22 | 可変抵抗器のピン端子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61216402A true JPS61216402A (ja) | 1986-09-26 |
JPH0614483B2 JPH0614483B2 (ja) | 1994-02-23 |
Family
ID=13067883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60057865A Expired - Fee Related JPH0614483B2 (ja) | 1985-03-22 | 1985-03-22 | 可変抵抗器のピン端子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0614483B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6380809U (ja) * | 1986-11-14 | 1988-05-27 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59169060A (ja) * | 1983-03-16 | 1984-09-22 | Hitachi Maxell Ltd | リ−ド端子付き扁平形リチウム電池の製造法 |
-
1985
- 1985-03-22 JP JP60057865A patent/JPH0614483B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59169060A (ja) * | 1983-03-16 | 1984-09-22 | Hitachi Maxell Ltd | リ−ド端子付き扁平形リチウム電池の製造法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6380809U (ja) * | 1986-11-14 | 1988-05-27 | ||
JPH0514485Y2 (ja) * | 1986-11-14 | 1993-04-19 |
Also Published As
Publication number | Publication date |
---|---|
JPH0614483B2 (ja) | 1994-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7327214B2 (en) | Chip resistor and method of making the same | |
KR100258677B1 (ko) | 서미스터 소자 | |
JPS6099542A (ja) | ジグ | |
JPS61216402A (ja) | 可変抵抗器のピン端子 | |
EP0484756B1 (de) | Widerstandsanordnung in SMD-Bauweise | |
JP3848247B2 (ja) | チップ抵抗器およびその製造方法 | |
JP3167968B2 (ja) | チップ抵抗器の製造方法 | |
JPH01109702A (ja) | チップ抵抗器とその製造方法 | |
JPH0465046A (ja) | チップ形ヒューズ抵抗器 | |
JPS5834772Y2 (ja) | 印刷配線基板 | |
JPH0131283B2 (ja) | ||
JP3000660B2 (ja) | チップ型半導体部品 | |
JP2775718B2 (ja) | チップ抵抗器とその製造方法 | |
JPH02178901A (ja) | 薄膜素子の電極部構造 | |
JP3462198B2 (ja) | 抵抗器及びその製造法 | |
JPH0353481Y2 (ja) | ||
JPH0612623Y2 (ja) | チツプジヤンパ | |
JP2866808B2 (ja) | チップ抵抗器の製造方法 | |
JPH0314003Y2 (ja) | ||
JPS59198701A (ja) | 半固定抵抗器 | |
JPH07211504A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
JPS6129101A (ja) | チツプ抵抗およびその製造方法 | |
JPH0569269B2 (ja) | ||
JPH04114401A (ja) | チップ型可変抵抗器の製造方法 | |
JPS61108194A (ja) | 混成ic基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |