JPS61214384A - パツケ−ジ間接続方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子計算機、電子交換機等で使用される電子
回路パッケージ相互の実装固定方式及び電気的接続方式
に関し、特に、マザーパッケージ上にスタットを利用し
てサブパッケージを実装する時の実装固定方式及び電気
的接続方式に関する。

従来の技術 従来、この種の電子回路パッケージの実装方式に関して
第９図（ａ）、（ｂ）を参照して説明する。

第９図（ａ）、（ｂ）は従来のマザーパッケージにサブ
パッケージを実装した場合の一例（ａ）側面図、（ｂ）
平面図を示し、マザーパッケージ１０／とサブパッケー
ジ１０コとはねじｉｏｑとスタット１０３により機械的
に固定され、ＦＣコネクタｌθりとＦＣケーブル１０６
又はジャンパ布線１０１等によシミ気的接続が行なわれ
ていた。

発明が解決しようとする問題点 しかしながら、上述した従来のパッケージ接続方式は、
電気的接続を行なう上でスタットによる機械的固定とは
別にかならずコネクタとケーブル又はジャンパ線等を利
用した接続法によシ電気的接続を行な、つていた為Ｋ、
電気的接続用のコネクタとケーブル又はジャンパ線等が
余分であると共に組立工数が多くかかる等の欠点があっ
た。

更にまた。サブパッケージを増設する場合には、サブパ
ッケージ上に新たな増設用の穴を設はアイレットとねじ
で固定する為に、余分な増設用の工事をする必要がある
等の欠点があった。

本発明は従来の技術に内在する上記諸欠点を解消する為
になされたものであ夛、従って本発明の目的は、機械的
実装と電気的接続を同時に行なうことが出来、組立工数
及び部品点数の大幅な削減を実行出来る新規なパッケー
ジ接続方式を提供することにある。

問題点を解決するための手段 上記目的を達成する為に、本発明のパッケージ接続方式
は、サブパッケージ上に実装された導電性スタットの底
部とマザーパッケージ上〈実装された導電性スタットの
上部とが凸凹の構造によシ凸を凹へ挿入する事によシ着
脱自在に結合され、１種類の導電性スタットで増設性の
ある機械的固定が出来ると共に電気的導通も出来る等の
特長を有する。

実施例 次に本発明をその好ましい実施例について図面を参照し
て具体的に説明する。

第１図（ａ）　、　（ｂ）は本発明の一実施例を示す側
面図。

平面図である。

第７図において、参照番号ｌはマザーパッケージを示し
、該マザーパッケージｌとサブパッケージコとは導電性
スタットｊによシ機械的な固定がされると共に、電気的
な接続が行なわれる。この接続構造を第一図によシ詳細
な説明を行なう。

第一図は、第１図のＡ部におけるマザーパッケージ／と
サブパッケージλとが実装されていない状態でのＡ　−
Ａ部線による拡大縦断面図である。

サブパッケージ２ＶＣ実装された導電性スタットＪの凸
部３１をマザーパッケージｌに実装された導電性スタッ
ト３の凹部３コへ挿入する事にょｐ、導電性スタット３
の凹部３１内に配設された導電性及び弾性を有するばね
３３にょシマザーパッケージ／とテブパッケージコとが
機械的に固定されると共に電気的に接続される。

凹部３コの変形例として、凹部ＪコにばねＪ３を設ける
代シに、凹部Ｊコ自体を弾性体で形成し凹部自身にばね
性を持たせることもできる。

又、１ＣＩＩｌからＩｏｌＩｓへの電気的接続の具体例
を第一図を参照し以下に説明する。工Ｃｌｌ１０ＩＣピ
ン’ＩＩ／からスルホールコｌまで、又、ＩＣ侵のＩＣ
ビンダコｌからスルホール／／までの接続が一般的なプ
リント配線／コ、−によシ行なわれていて、電気的導通
があるものとする。スルホール２１及びスルホール／／
上に導電性スタットＪを挿入してはんだ付等によシ固定
し、導電性スタット３の凸部３１を導電性スタット３の
凹部３コへ挿入する事により艮ルホールコｌからスルホ
ールｌ／への電気的導通が行なわれると共に、工Ｃｌｌ
１０ＩＣピン’ＩＩ／からＩＣ４！コのＩＣビンＬ２／
までの電気的接続が完成する。

第３図は本発明の他の実施例を示し、第１図の実施例に
対してサブパッケージＢｐ及び導電性スタット用コネク
タＳを増設した一実施例の側面図である。サブパッケー
ジコ及びサブパッケージコダは導電性スタット３によプ
機械的な固定がされると共に、′４気的な接続が行なわ
れる。導電性スタット用コネクタｊの凸部５１を導電性
スタット３の凹部Ｊコへ挿入する事によシ、機械的に固
定されると共に電気的に導通される。

発明の詳細 な説明したように、本発明は、導電性スタットをマザー
パッケージ及びサブパッケージに実装し、サブパッケー
ジ上の導電性スタット凸部をマザー基板上の導電性スタ
ット凹部へ挿入する様な構造にした事により下記の様な
効果がある。

■、スタットの凸部と凹部の嵌脱性を利用してサブパッ
ケージとマザーパッケージとがワンタッチで脱着出来る
。

■、導電性スタットを利用した戒気的接続方法により機
械的実装と電気的接続が同時に達成でき、ＦＣコネクタ
、ＦＣケーブル、ジャンパ線等特別な電気的手段を使用
しなくてすむ様忙なった。

■、マザーパッケージ上へサブパッケージを何段も積重
ね実装が出来る実装構造が可能な為にメモリパッケージ
等の増設性及びシステムとしての拡張性がある。

【図面の簡単な説明】

第７図ω、（ｂ）は本発明の一実施例を示す側面図。 平面図、第２図は１ｇ１図ωλ部において第１図（ｂ）
Ａ−Ｎ線上の拡大断面図、第３図は第１図の実施例に対
しサブパッケージ及び導電性スタット用コネクタを増設
した他の一実施例を示す側面図、第ダ図ω、（ｂ）は従
来のマザーパッケージ忙サブパッケージを実装した場合
の一実施例を示す側面図。 平面図である。 ／・・・マザーパッケージ、コ・・・サブパッケージ、
３・・・導電性スタット、り・・・工Ｃ，ｙ・・・導を
性スタット用コネクタ％　６・・・ＦＣケーブル、７・
・・ＦＣコネクタ、ｔ・・・ジャンパ線％　ｔ・・・ね
じ、　／／・・・スルホール、コト・・スルホール、／
２．ＪＪ・・・プリント配線。 Ｊｌ・・・導電性スタット凸部、３コ・・・導電性スタ
ット凹部、３３・・・導電性及び弾性を有するばね、コ
・・・サブパッケージ、コダ・・・サブパッケージ、３
１・・・導電性スタット用コネクタ凸部、　ＩＩＩ／・
・・ＩＯＡのＩＣピン。 ダコト・・ＩＣＢのＩＣピン 特許出願人　　　日本電気株式会社 代　理　人　　　弁理士　熊谷雄太部 （ａ） （ｂ） ＠１図 １Ｉ＆２図 第３図

Claims (2)

【特許請求の範囲】
1. （１）、基本となる電子回路パッケージ（以後：マザー
   パッケージ）上に複数のサブ電子回路パッケージ（以後
   ：サブパッケージ）をスタットを利用し実装する方法に
   おいて、サブパッケージ上に実装された導電性スタット
   の底部とマザーパッケージ上に実装された導電性スタッ
   トの上部とを凹凸構造関係により脱着可能に嵌合固定し
   、前記導電性スタットを通して前記マザーパッケージと
   サブパッケージの回路を電気的に導通させることを特徴
   とするパッケージ間接続方式。
2. （２）、前記サブパッケージ及び導電性スタット用コネ
   クタの増設を、前記導電性スタットを利用して行なう事
   を更に特徴とする特許請求の範囲第（１）項に記載のパ
   ッケージ間接続方式。