JPS61208858A - Manufacture of lead frame of semiconductor device - Google Patents
Manufacture of lead frame of semiconductor deviceInfo
- Publication number
- JPS61208858A JPS61208858A JP4943385A JP4943385A JPS61208858A JP S61208858 A JPS61208858 A JP S61208858A JP 4943385 A JP4943385 A JP 4943385A JP 4943385 A JP4943385 A JP 4943385A JP S61208858 A JPS61208858 A JP S61208858A
- Authority
- JP
- Japan
- Prior art keywords
- finger
- lead frame
- bump
- semiconductor chip
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000011888 foil Substances 0.000 claims 1
- 238000003825 pressing Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000005323 electroforming Methods 0.000 description 6
- 229920003002 synthetic resin Polymers 0.000 description 6
- 239000000057 synthetic resin Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 5
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000005282 brightening Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- -1 nickel Chemical class 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229940082569 selenite Drugs 0.000 description 1
- MCAHWIHFGHIESP-UHFFFAOYSA-L selenite(2-) Chemical compound [O-][Se]([O-])=O MCAHWIHFGHIESP-UHFFFAOYSA-L 0.000 description 1
- 235000011121 sodium hydroxide Nutrition 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明はＩＣ，ＬＳＩ等の半導体チップを固定するのに
用いるリードフレームの製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a method for manufacturing a lead frame used for fixing semiconductor chips such as ICs and LSIs.
従来より半導体チップを樹脂モールドで一体化して複数
ビンを突設した半導体装置の組立てには金属性のリード
フレームが用いられている。このリードフレーム１０は
薄い金属板をプレスで打ち抜いたり、エツチングなどに
よって形成されており、その形状は第６図に示すように
、半導体チップ１を取り付ける矩形のタブ２をその４隅
において支持するタブリード３と、タブ２の周縁に内端
を臨ませる複数のフィンガ４と、これらフィンガ４及び
タブリード３の外端を支持する枠部５と、枠部５０両側
縁に沿って定間隔に設けられたスプロケット孔６とから
なっている。2. Description of the Related Art Conventionally, a metal lead frame has been used to assemble a semiconductor device in which a semiconductor chip is integrated with a resin mold and a plurality of vias are provided protrudingly. This lead frame 10 is formed by punching out a thin metal plate with a press or by etching, and its shape is as shown in FIG. 3, a plurality of fingers 4 whose inner ends face the periphery of the tab 2, a frame portion 5 that supports these fingers 4 and the outer ends of the tab lead 3, and a frame portion 50 provided at regular intervals along both side edges. It consists of a sprocket hole 6.
このようなリードフレーム１０を用いて半導体装置を組
み立てるには、まずタブ２上に半導体チップ１を取り付
けた後、半導体チップ１の各電極とこれに対応するフィ
ンガ４の内端をワイヤあるいはワイヤを用いず直接に接
続し、その後矩形枠部５の内側領域を合成樹脂でモール
ドし半導体チツブエを被覆し、次いで枠部５を切除し、
フラットリードあるいはインライン型の半導体装置を得
るのである。To assemble a semiconductor device using such a lead frame 10, first attach the semiconductor chip 1 onto the tab 2, and then connect each electrode of the semiconductor chip 1 and the corresponding inner end of the finger 4 with a wire or a wire. After that, the inner area of the rectangular frame part 5 is molded with synthetic resin to cover the semiconductor chip, and then the frame part 5 is cut out.
A flat lead or in-line type semiconductor device is obtained.
ところで、上記の半導体装置にあってはリードフレーム
１０のフィンガ４と半導体チップ１の電極との接続作業
が極めて困難なものである。最近のように半導体装置の
ピン数、即ちリードフレーム１０のフィンガ４の数が増
加し、しかも小型化によって隣接するフィンガ４の間隔
が小さく、フィンガ４自身の幅も細くなってくると、接
続作業の能率、確実性は製品コストに対して無視できな
いものとなっている。そのため、第７図に示すように、
シリコン７上に形成されたアルミニウム電極８がシリコ
ン表面に形成された保護膜９より薄く、半導体チップｌ
の内方に形成されているものに対しては、従来よりこの
電極８と接続されるフィンガ４の先端にはバンプ４ａを
設けて接触を確実に行うようにしているのであるが、こ
のバンプ４ａをプレス折曲加工によって形成するものは
フィンガ４の幅、径等が極めて小さいことから非常に難
しく、またエツチング加工を用いるのはコスト上好まし
くない。By the way, in the above-mentioned semiconductor device, it is extremely difficult to connect the fingers 4 of the lead frame 10 and the electrodes of the semiconductor chip 1. Recently, the number of pins of semiconductor devices, that is, the number of fingers 4 of the lead frame 10 has increased, and due to miniaturization, the distance between adjacent fingers 4 has become smaller, and the width of the fingers 4 themselves has become narrower. The efficiency and reliability of this product cannot be ignored compared to the product cost. Therefore, as shown in Figure 7,
The aluminum electrode 8 formed on the silicon 7 is thinner than the protective film 9 formed on the silicon surface, and the semiconductor chip l
Conventionally, a bump 4a is provided at the tip of the finger 4 that is connected to the electrode 8 to ensure contact with the electrode 8. It is very difficult to form the finger 4 by press bending because the width, diameter, etc. of the finger 4 are extremely small, and etching is not preferable in terms of cost.
本発明は上記の点に鑑みてなされたもので、フィンガの
先端に容易にバンプを成形することのできるリードフレ
ーム製造方法の提供を目的としている。The present invention has been made in view of the above points, and an object of the present invention is to provide a lead frame manufacturing method that can easily form bumps on the tips of fingers.
上記目的を達成するため、本発明はフィンガの基部側を
予圧した状態でフィンガの中間部のみをプレス加工した
ことを特徴としている。In order to achieve the above object, the present invention is characterized in that only the intermediate portion of the finger is pressed while the base side of the finger is preloaded.
その結果、フィンガ先端のバンプは、プレス加工された
中間部が薄肉部となることにより所望高さの突出部とし
て形成されるものである。As a result, the bump at the tip of the finger is formed as a protrusion of a desired height by forming the pressed middle part into a thin part.
第１図は本発明の実施例によって製造されたリードフレ
ームＩＯの一部を断面した斜視図である。FIG. 1 is a partially sectional perspective view of a lead frame IO manufactured according to an embodiment of the present invention.
リードフレーム１０はポリイミド、ポリエステル等の合
成樹脂からなるフィルム１１上に積層されたニッケルそ
の他の導電性金属薄膜からなり、従来例と同様に半導体
チップ１を取り付ける矩形のタブ２と、タブ２を支持す
る４本のタブリード３と、タブ２の周縁に内端を臨ませ
る複数のフィンガ４と、これらフィンガ４とタブリード
３の外端を支持する枠部５とを有し、前記フィルム１１
のタブ２に対間する位置にはディバイス孔１２を穿ち、
フィルム１１の前記枠部５の両側部には、リードフレー
ム１０の組立、搬送の際の位置決め孔であるスプロケッ
ト孔６が形成しである。The lead frame 10 is made of nickel or other conductive metal thin film laminated on a film 11 made of synthetic resin such as polyimide or polyester, and has a rectangular tab 2 to which the semiconductor chip 1 is attached and supports the tab 2, as in the conventional example. The film 11
A device hole 12 is bored at a position opposite to the tab 2 of
Sprocket holes 6 are formed on both sides of the frame portion 5 of the film 11 to serve as positioning holes for assembling and transporting the lead frame 10.
第２図はこのリードフレームの成形工程を示す図で、ま
ず（ａ）〜（ｂ）図に示すようにポリイミド、ポリエス
テル等の合成樹脂からなるフィルム１１にブツシュバッ
ク法によるプレス加工でディバイス孔１２を設ける。ブ
ツシュバック法は（８１図の如くまず押型によって所望
部分を打ち抜き、次いで受型を再度上昇させて（′ｂ）
図の如く切抜片１１ａを一度穿ったディバイス孔１２内
に嵌合保持させる加工方法である。従って、加工後はフ
ィルム１１はディバイス孔１２が開口されないＣｂ１図
の状態で維持され、一枚のシートとして取扱うことがで
きる。尚、このディバイス孔１２の形成時には、その他
前記スプロケット孔６等の窓部も同時に成形することが
できる。Figure 2 is a diagram showing the molding process of this lead frame. First, as shown in Figures (a) and (b), device holes are formed in a film 11 made of synthetic resin such as polyimide or polyester by press processing using the Bushback method. 12 will be provided. The bushback method (as shown in Figure 81) first punches out the desired part using a pressing die, then raises the receiving die again ('b).
As shown in the figure, this is a processing method in which a cutout piece 11a is fitted and held in a device hole 12 that has been drilled once. Therefore, after processing, the film 11 is maintained in the state shown in Fig. Cb1 in which the device holes 12 are not opened, and can be handled as a single sheet. Incidentally, when forming the device hole 12, other windows such as the sprocket hole 6 can also be formed at the same time.
次に開口されない前記フィルム１１上には（Ｃ１図の如
く銅などの導電性金属層１３が無電解メッキ、蒸着など
の手段にて形成される。更に導電性金属層１３の上には
（ｄ）図のようにフォトレジスト層１４が塗布され、フ
ォトマスク１４をかけて所望パターンに露光した後洗浄
することにより、感光した部分のみ取り除かれて（ｅ）
図の如きレジスト層１４が導電性金属層１３上に形成さ
れる。ブツシュバック後のこの導電性金属層やフォトレ
ジスト層は切抜片１０の不要な脱落を防止する仮止め手
段としての機能を有するもので、フィルムのように薄状
物のブツシュバックされた物のように脱落し易いものの
仮止めに特に有効である。Next, on the film 11 which is not opened, a conductive metal layer 13 such as copper is formed by electroless plating, vapor deposition, etc., as shown in Figure C1.Furthermore, on the conductive metal layer 13, (d ) As shown in the figure, a photoresist layer 14 is applied, a photomask 14 is applied, and after exposure to a desired pattern, cleaning is performed to remove only the exposed areas (e)
A resist layer 14 as shown is formed on the conductive metal layer 13. This conductive metal layer and photoresist layer after bushing back have a function as a temporary fixing means to prevent the cutout piece 10 from falling off unnecessarily. It is particularly effective for temporarily fixing items that easily fall off, such as.
次にこのフィンガ１１上に亜セレン酸や苛性ソーダ等に
より剥離処理を施し、ニッケルなどの金属を電鋳成形す
ると、（ｆ）図に示すようにレジスト層１４が形成され
ていない導電性金属層１３の上に所望パターンのリード
フレーム１０が形成される。Next, this finger 11 is subjected to a peeling treatment using selenite, caustic soda, etc., and a metal such as nickel is electroformed. As shown in FIG. A lead frame 10 having a desired pattern is formed thereon.
ニッケルなどの金属でリードフレームを電鋳する際、０
．０７％以下の光沢剤（カーボンが０．０１〜０．０４
％、イオウが０．０１〜０．０４％でこれらの合計が０
．０７％以下）が使用される。光沢剤の含有率は通常０
，１％程度であるが、このように含有率が高いと、ＩＣ
チップとの接合時におけるリードフレームの温度上昇に
より、ニッケルが脆化する。そのため光沢剤の含有率は
０．０７％以下に制限する必要がある。また光沢剤を全
く含有しなければ、機械的強度が十分に得られず、加工
時の変形によって隣のリードと短絡する恐れがある。When electroforming lead frames with metals such as nickel, 0
．． 0.07% or less brightener (carbon content 0.01-0.04
%, sulfur is 0.01-0.04% and the sum of these is 0
．． 07% or less) is used. Brightener content is usually 0
, about 1%, but when the content is this high, IC
Nickel becomes brittle due to the rise in temperature of the lead frame when it is bonded to the chip. Therefore, it is necessary to limit the brightener content to 0.07% or less. Furthermore, if no brightener is contained, sufficient mechanical strength cannot be obtained, and deformation during processing may cause short circuits with adjacent leads.
電鋳成形後にレジスト層１４を除去し、次いでディバイ
ス孔１２を含む窓部を閉鎖している切抜片１１ａを抜き
落せば、（蜀図の如き断面のリードフレーム１０が合成
樹脂フィルム１１上に形成されるのである。After electroforming, by removing the resist layer 14 and then pulling out the cutout piece 11a that closes the window including the device hole 12, a lead frame 10 with a cross section as shown in the diagram is formed on the synthetic resin film 11. It will be done.
この場合、導電性金属層１０は電鋳のための導電性を確
保するために設ける程度の厚さ例えば５〜１０μ程度で
あるので、抜き落し力は小さくて済みリードフレーム１
３を変形させることはない。In this case, since the conductive metal layer 10 has a thickness of about 5 to 10 μm, for example, to ensure conductivity for electroforming, the force required to remove the lead frame 1 is small.
3 will not be transformed.
尚、上記実施例においては、リードフレーム１０は合成
樹脂フィルム１１上に形成したが、合成樹脂フィルム１
１の代りに導電性の金属ステンレスフィルム等を用いる
こともできる。In the above embodiment, the lead frame 10 was formed on the synthetic resin film 11; however, the lead frame 10 was formed on the synthetic resin film 11.
Instead of 1, a conductive metal stainless steel film or the like may be used.
この場合は、第２図（Ｃ１に示す如き銅などからなる導
電性金属層１３を新たに設けることがなく、ステンレス
フィルム１１の上にフォトレジスト層１４を形成し、直
接電鋳によってステンレスフィルム上にニッケルからな
るリードフレーム１０を形成することが可能である。In this case, the photoresist layer 14 is formed on the stainless steel film 11 without newly providing the conductive metal layer 13 made of copper or the like as shown in FIG. It is possible to form the lead frame 10 made of nickel.
この状態で得られたリードフレームのフィンガ４は７０
μ程度の一定の厚みを有している。そこで第３図に破線
に示す位置のみをプレス加工する。Finger 4 of the lead frame obtained in this state is 70
It has a constant thickness of approximately μ. Therefore, only the positions indicated by broken lines in FIG. 3 are pressed.
即ち、第４図に示すように上型Ａ及び下型Ｂによってリ
ードフレーム１０の枠部５及びフィンガ４の基部４ｂに
予圧を加えた状態で、上型Ａに対し移動可能に設けられ
た第２上型Ｃを微かに下降させる。That is, as shown in FIG. 4, with a preload applied to the frame portion 5 of the lead frame 10 and the base portion 4b of the finger 4 by the upper mold A and the lower mold B, the second mold movable with respect to the upper mold A is 2 Lower the upper mold C slightly.
その結果第５図（ａ）、 （ｂ）に示す如き、フィンガ
４の中間部には薄肉部４ｃが幾分幅広に形成されるとと
もに、上型、下型によって押圧されないフィンガ先端に
は膨出するバンプ４ａが同時に形成される。As a result, as shown in FIGS. 5(a) and 5(b), a thin-walled portion 4c is formed in the middle part of the finger 4 to be somewhat wider, and a bulge is formed at the tip of the finger which is not pressed by the upper and lower molds. Bumps 4a are formed at the same time.
このバンプ４ａの高さく薄肉部４ｃ上面とバンプ４ｃ上
面との段差）は一般に１２〜１５μ程度あれば良い。Generally, the height difference between the upper surface of the thicker thin portion 4c of the bump 4a and the upper surface of the bump 4c is approximately 12 to 15 microns.
バンプ４ａを半導体チップ１の電極に接続する際は、半
導体、チップ１の取付位置とリードフレームの寸法誤差
等によってフィンガ４に負荷が加わることになるが、フ
ィンガ４は薄肉部４Ｃによって可撓性が十分与えられて
いるため、これらの寸法誤差等を吸収し、断線すること
なく電極に接続され得る。また半導体チップ１と接続す
るバンプ側よりプレスすることにより、プレス後は、薄
肉部４Ｃはバンプ側へ反り状に変形し、このためフィン
ガ４よりバンプ部は半導体チップ側へ突出し接続をより
容易にしている。When connecting the bumps 4a to the electrodes of the semiconductor chip 1, a load is applied to the fingers 4 due to the mounting position of the semiconductor and the chip 1 and dimensional errors in the lead frame, but the fingers 4 are flexible due to the thin wall portion 4C. Since the wires are sufficiently provided, these dimensional errors can be absorbed and the wires can be connected to the electrodes without disconnection. In addition, by pressing from the side of the bump that connects to the semiconductor chip 1, the thin wall portion 4C is warped toward the bump after pressing, so that the bump portion protrudes from the finger 4 toward the semiconductor chip, making the connection easier. ing.
尚、上記実施例では、リードフレーム全体の成形を電鋳
により行ったが、本発明はこれに限定されることなく、
プレス成形、エツチング加工等によって一体成形された
リードフレームにも適用できることは明らかである。In the above embodiment, the entire lead frame was formed by electroforming, but the present invention is not limited to this.
It is clear that the present invention can also be applied to lead frames integrally formed by press molding, etching, etc.
またニッケルなどの金属でリードフレームを電鋳する際
、光沢剤が含有されない層と光沢剤が含有された層の二
層を重ね合わせたリードフレームを作ることもできる。Furthermore, when electroforming a lead frame from a metal such as nickel, it is also possible to create a lead frame in which two layers, a layer that does not contain a brightening agent and a layer that contains a brightening agent, are superimposed.
光沢剤を入れないで電鋳すると、表面が粗面化され凹凸
の著しし）ものとなりこのためＩＣチップとの接合時の
温度集中、特に圧接状態で接合する際の温度集中が起こ
り易く、接合を確実なものとすることができる。一方、
接合面と反対側に光沢剤入りの層を設ければ、リードフ
レームとしての機械的強度を確保することができる。な
お、光沢剤の含有率は前記実施例で述べたように０．０
７％以下に制限する方が望ましい。If electroforming is performed without adding a brightener, the surface will be roughened and have significant irregularities, which will likely cause temperature concentration when bonding with an IC chip, especially when bonding under pressure. Bonding can be ensured. on the other hand,
By providing a layer containing a brightening agent on the side opposite to the bonding surface, mechanical strength as a lead frame can be ensured. Note that the content of the brightener is 0.0 as described in the example above.
It is preferable to limit it to 7% or less.
本発明は以上の通り、バンプを形成するのにフィンガ中
間部をプレスするようにしたため、成形が容易で、多数
フィンガを有するリードフレームにも用いることができ
る。しかも同時にフィンガ中間部が薄肉となるため、フ
ィンガの可撓性が増し、半導体チップの電極とバンプと
の接続作業の際、互いの位置ずれ等を吸収し、確実に接
続することが可能となる。As described above, the present invention presses the middle part of the fingers to form the bumps, so it is easy to mold and can be used for lead frames having a large number of fingers. At the same time, since the middle part of the finger is thinner, the flexibility of the finger increases, and when connecting semiconductor chip electrodes and bumps, it is possible to absorb mutual misalignment and ensure a reliable connection. .
第１図は本発明実施例のリードフレームを示す部分斜視
図、第２図は実施例のリードフレーム製造工程の一部を
説明する図、第３図は実施例のリードフレーム製造工程
におけるバンプ形成の際のプレス位置を示す平面図、第
４図は実施例のリードフレーム製造工程におけるプレス
作業を説明する断面図、第５図（ａｌ、 （ｂｌは実施
例におけるフィンガ形状を示す断面図及び斜視図、第６
図は一般的なリードフレーム形状を示す平面図、第７図
はバンプと半導体チップの電極との関係を示す断面図で
ある。
１・・・半導体チップ、４・・・フィンガ、４ａ・・・
バンプ、４ｂ・・・基部、４ｃ・・・薄肉部、８・・・
電極、１０・・・リードフレーム。
第１図
第３ＷＡ
Ｏ
第２図
／／σ
ｌマ
第４図Fig. 1 is a partial perspective view showing a lead frame according to an embodiment of the present invention, Fig. 2 is a diagram illustrating a part of the lead frame manufacturing process of the embodiment, and Fig. 3 is a bump formation in the lead frame manufacturing process of the embodiment. FIG. 4 is a cross-sectional view illustrating the press operation in the lead frame manufacturing process of the example, and FIG. Figure, 6th
The figure is a plan view showing a general lead frame shape, and FIG. 7 is a cross-sectional view showing the relationship between bumps and electrodes of a semiconductor chip. 1... Semiconductor chip, 4... Finger, 4a...
Bump, 4b...base, 4c...thin wall part, 8...
Electrode, 10... lead frame. Figure 1 Figure 3WA O Figure 2//σ l Figure 4
Claims (1)
に向つて延出する複数のフィンガを形成した略一定厚の
金属箔からなるリードフレームの製造方法であつて、所
望厚みに成形したリードフレームのフィンガ基部側を予
圧した状態で、フィンガ中間部のみをプレス成形し、こ
の中間部を薄肉とするとともに、フィンガ先端部には半
導体チップの電極と接続するためのバンプを形成したこ
とを特徴とする半導体装置のリードフレーム製造方法。A method for manufacturing a lead frame made of metal foil having a substantially constant thickness and forming a plurality of fingers extending inward from the inner edge of a device hole in which a semiconductor chip is placed, the lead frame being formed to a desired thickness. It is characterized in that only the middle part of the finger is press-molded with the base side of the finger being preloaded, the middle part is made thin, and a bump is formed on the tip of the finger for connection to the electrode of the semiconductor chip. A method for manufacturing lead frames for semiconductor devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4943385A JPS61208858A (en) | 1985-03-14 | 1985-03-14 | Manufacture of lead frame of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4943385A JPS61208858A (en) | 1985-03-14 | 1985-03-14 | Manufacture of lead frame of semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4089836A Division JP2528765B2 (en) | 1992-03-14 | 1992-03-14 | Lead frames for semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61208858A true JPS61208858A (en) | 1986-09-17 |
| JPH0564854B2 JPH0564854B2 (en) | 1993-09-16 |
Family
ID=12830969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4943385A Granted JPS61208858A (en) | 1985-03-14 | 1985-03-14 | Manufacture of lead frame of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208858A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204753A (en) * | 1987-02-20 | 1988-08-24 | Nitto Electric Ind Co Ltd | Semiconductor device |
-
1985
- 1985-03-14 JP JP4943385A patent/JPS61208858A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204753A (en) * | 1987-02-20 | 1988-08-24 | Nitto Electric Ind Co Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0564854B2 (en) | 1993-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437437B1 (en) | Semiconductor package manufacturing method and semiconductor package | |
| US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
| US5322204A (en) | Electronic substrate multiple location conductor attachment technology | |
| JP4029910B2 (en) | Manufacturing method of semiconductor package and semiconductor package | |
| US5311056A (en) | Semiconductor device having a bi-level leadframe | |
| JPS61208858A (en) | Manufacture of lead frame of semiconductor device | |
| US5229328A (en) | Method for bonding dielectric mounted conductors to semiconductor chip contact pads | |
| JP2001007274A (en) | Resin-sealed semiconductor device, circuit member used thereof, and its manufacturer | |
| EP0204102A2 (en) | Direct connection of lead frame having flexible, tapered leads and mechanical die support | |
| JPS61208859A (en) | Lead frame of semiconductor device | |
| JPS61234060A (en) | Manufacture of lead frame of semiconductor device | |
| JP2000058701A (en) | Carrier tape with reinforcing section and semiconductor device using the same | |
| JPH0564853B2 (en) | ||
| JP2549277B2 (en) | Semiconductor device | |
| JP2528765B2 (en) | Lead frames for semiconductor devices | |
| JP3606275B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP2524645B2 (en) | Lead frame and manufacturing method thereof | |
| JPH05308092A (en) | Semiconductor device | |
| JPS61234061A (en) | Manufacture of lead frame of semiconductor device | |
| JP2509882B2 (en) | Method for manufacturing semiconductor device | |
| JP3858396B2 (en) | Manufacturing method of semiconductor device | |
| JP3685205B2 (en) | Semiconductor package and manufacturing method thereof | |
| JPS5824014B2 (en) | Manufacturing method of mounting body | |
| JPH0766954B2 (en) | Semiconductor device | |
| JPH07112037B2 (en) | Semiconductor device manufacturing intermediate and manufacturing method thereof |