JPS61208527A - Input device - Google Patents

Input device

Info

Publication number
JPS61208527A
JPS61208527A JP60049984A JP4998485A JPS61208527A JP S61208527 A JPS61208527 A JP S61208527A JP 60049984 A JP60049984 A JP 60049984A JP 4998485 A JP4998485 A JP 4998485A JP S61208527 A JPS61208527 A JP S61208527A
Authority
JP
Japan
Prior art keywords
data
key
previous
signal
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60049984A
Other languages
Japanese (ja)
Other versions
JPH0542694B2 (en
Inventor
Makoto Takahashi
誠 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP60049984A priority Critical patent/JPS61208527A/en
Publication of JPS61208527A publication Critical patent/JPS61208527A/en
Publication of JPH0542694B2 publication Critical patent/JPH0542694B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

PURPOSE:To obtain an input device which can improve the overall processing efficiency of a system by processing the data on the chattering and the noise elimination synchronizing with the interruption signal of a fixed period interval. CONSTITUTION:When the interruption signal of a fixed period is supplied from a clock oscillator 9, a CPU 1 reads the data C of this time from a keyboard 3. Then the data KS of the preceding time which is read previously by the period and the processing data of the preceding time which is obtained by processing the data KS are read out of a main memory RAM 7. These preceding data are converted into the processing data G by means of equation I. Then the switch operating signal J which is actually delivered to outside is obtained from equation II by means of the data G and delivered via an I/O interface 8. Thus the normal switch operating signal is delivered in the next period when a normal switching action different from the chattering or noises is carried out.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はキーボード等の人によって操作されるスイッチ
機構を有した入力装置に係わり、特に雑音や操作時のチ
ャタリング現象に起因する誤動作を防止した入力装置に
関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an input device such as a keyboard having a switch mechanism operated by a person, and in particular to an input device that prevents malfunctions caused by noise or chattering phenomenon during operation. Regarding input devices.

[従来の技術〕 例えば電子タイプライタ−1電子キャッシュレジスタ、
パーソナルコンピュータ等に各種データを入力するため
の入力装置に使用されるキーボードにおいては、各キー
に対応す各スイッチ(接点)をマトリックス状に接続配
線している。そして、このマトリックス状に接続配線さ
れた例えば縦列の各入力端子から位相が互いに少しずつ
ずれたキー走査信号を入力し、マトリックス状に接続配
線された横列の各出力端子から出力される各キー信号(
スイッチ状態信号)を受信する。そして、ある任意のキ
ーがキー人力操作されると、そのキーの属する横列のキ
ー信号にそのキーの属する縦列のキー走査信号が現われ
る。したがって、このキーボードに接続されたCPLI
等の制御部はキー人力操作されたキーを特定することが
可能である。
[Prior art] For example, electronic typewriter-1 electronic cash register,
In a keyboard used as an input device for inputting various data into a personal computer or the like, switches (contacts) corresponding to each key are connected and wired in a matrix. Then, key scanning signals whose phases are slightly shifted from each other are inputted from input terminals in a vertical column connected and wired in a matrix, and each key signal is outputted from each output terminal in a horizontal row connected and wired in a matrix. (
switch status signal). When a certain arbitrary key is manually operated, a key scanning signal of the column to which the key belongs appears in the key signal of the horizontal column to which the key belongs. Therefore, the CPLI connected to this keyboard
A control unit such as the above is capable of specifying a key that has been manually operated.

一般にこのようなキーボードを用いた入力装置において
は、人が指でキー操作するために、キーを押し始める瞬
間又はキーから指を離す瞬間においてこのキーに連動す
るスイッチ(接点)がチャタリング現象を生じやすい。
In general, in input devices using such keyboards, when a person operates a key with his/her finger, the switch (contact point) that is linked to the key may cause a chattering phenomenon at the moment the key is started to be pressed or the moment the finger is released from the key. Cheap.

また、出力されるキー信号に高周波数の雑音(ノイズ)
が生じる場合が多い。これ等チャタリングや雑音に起因
するキー信号における周波数の高い変動を前記制御部は
正規にキー操作されたと判断する問題が生じる。
Also, high frequency noise (noise) may be present in the output key signal.
often occurs. A problem arises in that the control section determines that a high frequency fluctuation in the key signal caused by chattering or noise indicates that the key has been operated normally.

通常上述した問題を避けるために、キー信号に正規のキ
ー操作または上記チャタリング、雑音による変動が発生
すると、一旦この状態を記憶して一定の遅延時間経過後
に再びキー信号の状態を調べて、先に記憶した状態と一
致したときのみ正規のキー人力操作に起因する変動であ
ると判断する。
Normally, in order to avoid the above-mentioned problems, when fluctuations occur in the key signal due to regular key operations or the above-mentioned chattering or noise, this state is memorized and the state of the key signal is checked again after a certain delay time has elapsed. It is determined that the fluctuation is caused by a normal key manual operation only when it matches the state stored in .

[発明が解決しようとする問題点] しかしながら、上記のようにキー人力操作後一定の遅延
時間を経てから正規のキー信号であると判断する入力装
置にあってもまだ次のような問題があった。すなわち、
上記遅延時間は、予想されるチャタリングおよび雑音の
最大周期よりも長く設定する必要があるために、相当長
い値に設定されている。また、CPU等の制胛部は一定
の遅延時間経過した後のキー信号と一致・不一致の判断
をする必要がある。したがって、制御部がキー人力操作
されてから正規のキー信号であると判断するまでの時間
遅れがさらに大きくなる。
[Problems to be Solved by the Invention] However, even with the above-mentioned input device that determines that a key signal is a legitimate key signal after a certain delay time has elapsed after a key is manually operated, the following problems still exist. Ta. That is,
The delay time is set to a considerably long value because it needs to be set longer than the expected maximum period of chattering and noise. Further, a control unit such as a CPU needs to determine whether the key signal matches or does not match the key signal after a certain delay time has elapsed. Therefore, the time delay from when a key is manually operated until the control unit determines that the key signal is a legitimate key signal becomes even larger.

このように時間遅れが増大すると、例えば外部からの割
込み処理禁止期間中にキー人力操作を実施する場合等に
おいては、上記割込み処理の実行を長時間時たすことに
なり全体の処理能率が低下する問題が生じる。
If the time delay increases in this way, for example, if a key is manually operated during a period when external interrupt processing is prohibited, the execution of the above interrupt processing will take a long time, reducing overall processing efficiency. A problem arises.

また、一般に電子タイプライタ−のキーボードのキーの
なかにはスペースキーや下線キー等のように連続繰返し
キー人力操作される確率の高いキーがある。このような
場合、制wJ部の判断が繰返しキー人力操作の速度に追
付かない場合が生じる懸念がある。
Generally, among the keys on the keyboard of an electronic typewriter, there are keys such as the space key and the underline key that have a high probability of being repeatedly manually operated. In such a case, there is a concern that the judgment of the control wJ section may not be able to keep up with the speed of repeated manual key operations.

本発明はこのような事情に基づいてなされたものであり
、その目的とするところは、一定周期間隔の割込信号に
同期してチャタリング、雑音除去のデータ処理を実行す
ることによって、スイッチ入力操作後から正規のスイッ
チ操作信号出力までの時間を短縮でき、この装置に接続
されたtiIJIm装置を含むシステム全体の処理能率
を向上できる入力装置を提供することにある。
The present invention has been made based on the above circumstances, and its purpose is to perform data processing to eliminate chattering and noise in synchronization with interrupt signals at constant periodic intervals, thereby reducing switch input operations. It is an object of the present invention to provide an input device that can shorten the time required to output a regular switch operation signal and improve the processing efficiency of the entire system including the tiIJIm device connected to this device.

[問題点を解決するための手段] 本発明の入力装置においては、タイマ回路から出力され
る一定周期間隔の割込信号TMに同期してスイッチ機構
から出力されるスイッチ操作状態に対応するスイッチ状
態信号をデータとして読取るデータ読取手段と、このデ
ータ読取手段にて割込信号TMにおける一つ前の周期に
読取られた前回のデータKSを記憶する前回読取データ
メモリと、前回データKSをデータ処理して得られた前
回の処理データDを記憶する前回処理データメモリとを
設けている。そして、データ読取手段にて今回読取られ
た今回データCと前回読取データメモリに記憶された前
回データKSとの論理積Aおよび論理和Rを求め、さら
にこの論理積Aと前回処理データDとの論理和を求め、
この求められた論理和と上記論理和Rとの論理積値を今
回処理データGとする。このデータ処理手段にて求めら
れた今回処理データGと前回処理データDとの排他的論
理和Hを求め、この排他的論理和Hと今回処理データG
との論理積Jを求め、この論理積値Jをスイッチ操作信
号として出力する。
[Means for solving the problem] In the input device of the present invention, the switch state corresponding to the switch operation state output from the switch mechanism in synchronization with the interrupt signal TM at constant periodic intervals output from the timer circuit. a data reading means for reading the signal as data; a previously read data memory for storing the previous data KS read in the previous cycle of the interrupt signal TM by the data reading means; and a data processing for the previous data KS. A previous processing data memory is provided to store the previous processing data D obtained in the previous processing. Then, the logical product A and the logical sum R of the current data C read this time by the data reading means and the previous data KS stored in the previously read data memory are calculated, and furthermore, the logical product A and the previous processed data D are calculated. Find the logical sum,
The logical product value of this calculated logical sum and the logical sum R is set as the current processing data G. The exclusive OR H of the currently processed data G and the previously processed data D obtained by this data processing means is calculated, and this exclusive OR H and the currently processed data G are calculated.
The logical product J is calculated, and this logical product J is output as a switch operation signal.

[作用] このように構成された入力装置であれば、割込信号TM
の任意の周期に同期して読取られた今回データCは、一
つ前の周期に読取られた前回データKS、この前回デー
タKSを処理して得られた前回処理データDから次式を
用いて今回処理データGに変換される。
[Operation] If the input device is configured in this way, the interrupt signal TM
The current data C read in synchronization with an arbitrary cycle is calculated using the following equation from the previous data KS read in the previous cycle and the previous processed data D obtained by processing this previous data KS. This time, it is converted into processed data G.

G= ([Canct KS ] orD ) and
  E CorKS ]さらに実際に外部へ出力される
スイッチ操作信号Jはこの今回処理データGを用いて次
式となる。
G= ([Canct KS] orD) and
E CorKS ]Furthermore, the switch operation signal J actually outputted to the outside is expressed by the following equation using this current processing data G.

J = ([GexorD ] and G )したが
って、チャタリングや雑音でない正規のスイッチ操作が
なされると、次の周期には正規のスイッチ操作信号Jが
出力される。
J = ([GexorD] and G) Therefore, when a normal switch operation without chattering or noise is performed, a normal switch operation signal J is output in the next cycle.

F実施例コ 以下本発明の一実施例を図面を用いて説明する。F Example An embodiment of the present invention will be described below with reference to the drawings.

第1図は実施例の入力装置の概略構成を示すブロック図
であり、図中1は各種情報演算処理を実施するCPU 
(中央処理装置)である。このCPU1はパスライン2
を介してスイッチ機構としてのキーボード3へ各キー走
査信号SO〜SNを送出するデコーダ4.このキーボー
ド3から出力される各スイッチ状態信号としての各キー
信号KO=に7が入力されるT10ポート5.制御プロ
グラム等の固定データを記憶するROM6.キーボード
3から入力されたデータ等の可変データを一時記憶する
RAM7.および外部の制御機器に接続される■/○イ
ンターフェース8等を制御する。なお、前記CPU1の
割込入力端子には一定周期Toの割込信号TMを出力す
るタイマ回路としてのクロック(CLK)発振器9が接
続されている。
FIG. 1 is a block diagram showing a schematic configuration of an input device according to an embodiment, and 1 in the figure is a CPU that performs various information calculation processes.
(Central processing unit). This CPU1 is pass line 2
A decoder 4. sends each key scanning signal SO to SN to the keyboard 3 serving as a switch mechanism via a decoder 4. T10 port 5.7 is input to each key signal KO= as each switch status signal output from this keyboard 3. ROM6 for storing fixed data such as control programs. A RAM 7 for temporarily storing variable data such as data input from the keyboard 3. and controls the ■/○ interface 8 etc. connected to external control equipment. Incidentally, a clock (CLK) oscillator 9 as a timer circuit that outputs an interrupt signal TM of a constant period To is connected to the interrupt input terminal of the CPU 1.

前記キーボード3には第2図(a)に示すように、この
キーボード3上に配列された各キ一対応する各接点(ス
イッチ)10が(8(行)×[N十1] (列))のマ
トリックス状に配列され、このマトリックスの<N+1
)列の各列に属する各接点10の一端が共通のインバー
タ11を介して前記デコーダ4のキー走査信号So〜S
Nの出力端子に接続されている。また、マトリックスの
8行の各行に属する各接点10の他端は共通のインバー
タ12を介してT10ポート5の各入力端子に接続され
ている。また、上記各インバータ12の入力側端子はそ
れぞれ抵抗13を介して5■の制御電源に接続されてい
る。
As shown in FIG. 2(a), the keyboard 3 has contacts (switches) 10 corresponding to each key arranged on the keyboard 3 in the form of (8 (rows) x [N11] (columns)). ), and <N+1 of this matrix
) column, one end of each contact 10 belonging to each column receives key scanning signals So to S of the decoder 4 via a common inverter 11.
Connected to the output terminal of N. Further, the other end of each contact 10 belonging to each of the eight rows of the matrix is connected to each input terminal of the T10 port 5 via a common inverter 12. Further, the input side terminals of each of the inverters 12 are connected to a control power source of 5cm via a resistor 13, respectively.

また、第2図(b)に示すように各接点10に対して直
列に逆流防止用のダイオード14が挿入されている。
Further, as shown in FIG. 2(b), a diode 14 for preventing backflow is inserted in series with each contact 10.

前記RAM7内には第3図に示すようにクロック発振器
9からの一定周期To間隔の割込信号TMにおける一つ
前の周期においてT10ポート5に入力されたキー信号
の各デーを前回データKSとして記憶する前回読取デー
タメモリRAI。
As shown in FIG. 3, each data of the key signal input to the T10 port 5 in the previous cycle of the interrupt signal TM from the clock oscillator 9 at constant intervals To is stored as previous data KS in the RAM 7. Previously read data memory RAI to be stored.

前記前回データKSを前回周期中にデータ処理して得ら
れた前回の処理データDを記憶する前回処理データメモ
リRA2が形成されている。なお、前回読取データメモ
リRA1および前回処理データメモリRA2はそれぞれ
マトリックス状に配列された各接点10の対応してそれ
ぞれ8X (N+−〇− 1)個のデータ格納領域を有している。
A previously processed data memory RA2 is formed that stores previously processed data D obtained by data processing the previous data KS during the previous cycle. The previously read data memory RA1 and the previously processed data memory RA2 each have 8X (N+-0-1) data storage areas corresponding to the contacts 10 arranged in a matrix.

前記CPU1はクロック発振器9から一定周期To間隔
で割込信号TMが入力すると、第4図に示すようにデコ
ーダ4を介してパルス幅T1で周期Toのキー走査信号
So〜SNを互いに(N+1)’/Toだけ位相をずら
せてキーボード3の各列の入力端子へ送出する。また、
前記CPtJ1はデコーダ4から出力される各キー走査
信号SO〜8NがそれぞれHレベルになるタイミングで
T10ポート5に対して各キー信号Kn〜に7に対する
データ読取指令を送出する。
When the CPU 1 receives an interrupt signal TM from the clock oscillator 9 at regular intervals To, the CPU 1 sends the key scanning signals So to SN with a period To with a pulse width T1 to each other (N+1) via the decoder 4, as shown in FIG. It is sent to the input terminals of each row of the keyboard 3 with a phase shift of '/To. Also,
The CPtJ1 sends a data read command for each key signal Kn~7 to the T10 port 5 at the timing when each key scanning signal SO~8N output from the decoder 4 becomes H level.

したがって、周期TOの割込信号TMが入力す  ′る
と、この周期Toの最初のT1期間内にキー走査信号S
oが印加される第1列目の8個の各接点10の開閉状態
を示すデータが一度に読取られる。
Therefore, when the interrupt signal TM of period TO is input, the key scanning signal S is input within the first period T1 of period To.
Data indicating the open/closed state of each of the eight contacts 10 in the first row to which o is applied is read at once.

同様に次のT1期間内に第2列目の各接点10のデータ
が読取られる。したがって、割込信@TMにおれる一定
周期To期間内に(N+1>列の各接点10の全てのデ
ータが読取られる。
Similarly, data of each contact 10 in the second column is read within the next T1 period. Therefore, all data of each contact 10 in the (N+1> column) is read within the constant cycle To period included in the interrupt signal @TM.

第5図はこのようにしてT10ポート5で読取られたa
x (N+1 )個のデータのうち任意の一つのデータ
に対してCPU1がこの周期TO期間内に実施するデー
タ処理を示す流れ図である。なお、RAM7の前回読取
データメモリRAI内には上記割込信号TMの一つ前の
周期To内にて既に読取られた前回データKSが記憶さ
れており、さらに、前回処理データメモリRA2内には
同じく一つ前の周期To内にて既にデータ処理された前
回処理データDが記憶されている。
Figure 5 shows a read at T10 port 5 in this way.
It is a flowchart which shows the data processing which CPU1 performs within this cycle TO period with respect to arbitrary one data among x (N+1) pieces of data. Note that the previous read data memory RAI of the RAM 7 stores the previous data KS that has already been read within the cycle To immediately before the interrupt signal TM, and the previously processed data memory RA2 stores Similarly, previously processed data D that has already been processed within the previous cycle To is stored.

すなわち、Plにて割込入力端子にクロック発振器9か
らの割込信号TMが入力すると、R2にてI10ボート
5を介して該当キーが属する行のキー信号KSのH又は
Lレベルの値を読取りこれを今回データCとする。R3
にて前回読取データメモリRAI内から該当キーの前回
データKSを読出す。そして、R4にて読出した前回デ
ータ ・K Sとこの周期Toにて読取った前記今回デ
ータCとの論理積Aを算出する。R5にて今回データC
と前回データKSとの論理和Rを算出する。論理積Aお
よび論理和Rの算出が終了すると、R6にて今回の周期
Toにて読取った今回データCを前回読取データメモリ
RA1の該当キーのデータ格納領域へ前回データKSと
して格納する。すなわち、前回読取データメモリRAI
の更新を実施する。
That is, when the interrupt signal TM from the clock oscillator 9 is input to the interrupt input terminal at Pl, the H or L level value of the key signal KS of the row to which the relevant key belongs is read at R2 via the I10 port 5. This time we will call this data C. R3
The previous data KS of the corresponding key is read from the previous read data memory RAI. Then, the logical product A of the previous data K S read in R4 and the current data C read in this period To is calculated. Data C this time at R5
and the previous data KS. When the calculation of the logical product A and the logical sum R is completed, the current data C read in the current period To is stored in the data storage area of the corresponding key of the previous read data memory RA1 as the previous data KS in R6. That is, the previous read data memory RAI
Updates will be carried out.

前回読取データメモリRA1のデータ更新が終了すると
、Plにて前回処理データメモリRA2から該当キーの
前回処理データDを読出す。そして、R8にて前記論理
積A、前回処理データD。
When the data update of the previously read data memory RA1 is completed, the previously processed data D of the corresponding key is read from the previously processed data memory RA2 at Pl. Then, in R8, the logical product A and the previously processed data D are obtained.

論理和Rから次式で示す今回処理データGを算出する。Current processing data G shown by the following formula is calculated from the logical sum R.

G=[AorD  コ and[R] 今回処理データGの算出が終了すると、R9にて算出さ
れた今回処理データGと前回処理データDとの排他的論
理和Hを求める。そして、Ploにて求めた排他的論理
和Hと先に求めた今回処理データGとの論理積Jを求め
、Pllにてこの論理積Jを操作された該当キーの操作
信号のデータ(スイッチ操作信号)としてI10インタ
ーフェース8を介して出力する。最後にPl2にて、R
8にて求めた今回処理データGを前回処理データメモリ
RA2内の該当キーのデータ格納領域へ前回処理データ
Dとして格納して、この周期T。
G=[AorD and [R] When the calculation of the currently processed data G is completed, the exclusive OR H of the currently processed data G and the previously processed data D calculated in R9 is determined. Then, the logical product J of the exclusive OR H obtained in Plo and the currently processed data G obtained earlier is obtained, and the logical product J is calculated in Pll as the data of the operation signal of the corresponding key operated (switch operation signal) via the I10 interface 8. Finally, at Pl2, R
The current processing data G obtained in step 8 is stored as the previous processing data D in the data storage area of the corresponding key in the previous processing data memory RA2.

内における今回データCに対するデータ処理を終了する
The data processing for the current data C in the current data C is completed.

第6図は第5図の流れ図に示す処理に従って実行される
データ処理状態を示すタイムチャートである。
FIG. 6 is a time chart showing the state of data processing executed according to the process shown in the flow chart of FIG.

すなわち、図中Pは該当キーのキー操作に対応する接点
10のオン・オフ状態を示す接点状態特性であり、この
接点状態特性PのR1領域はキー゛  入力操作直前の
チャタリングによる変動を示し、R2領域はキーを押し
続けた状態を示し、R3はキーを離す直前のチャタリン
グによる変動を示す。
That is, P in the figure is a contact state characteristic indicating the on/off state of the contact 10 corresponding to the key operation of the corresponding key, and the R1 region of this contact state characteristic P indicates the fluctuation due to chattering immediately before the key input operation, The R2 region shows the state in which the key is kept pressed, and the R3 region shows the fluctuation due to chattering immediately before the key is released.

また、R4およびR5は雑音による変動を示す。Furthermore, R4 and R5 show fluctuations due to noise.

周M T nの割込信号TMが入力する毎にI10ポー
ト5にて読取られる今回データCの波形は前回読取デー
タメモリRAIから1周期To毎に読出された前回デー
タKSの波形より当然1周期To分だけ進んだ波形とな
る。したがって、今回データCと前回データKSの論理
積Aの波形は接点状態特性Pが2To周期同じ状態を維
持した場合に2周期目(時刻t1以降)がHレベルとな
る。
The waveform of the current data C read at the I10 port 5 every time the interrupt signal TM of period M T n is input is naturally one cycle longer than the waveform of the previous data KS read every cycle To from the previous read data memory RAI. The waveform is advanced by To. Therefore, the waveform of the logical product A of the current data C and the previous data KS becomes H level in the second period (after time t1) when the contact state characteristic P maintains the same state for 2To periods.

さらに今回データCと前回データKSとの論理和Rの波
形は接点状態特性のR1のチャタリング開始の周期(時
刻t2以降)からR3のチャタリング終了の周期からさ
らに1周期経過した周期(時刻t3以前)までの期間H
レベルとなる。
Furthermore, the waveform of the logical sum R of the current data C and the previous data KS is a cycle that is one cycle after the chattering start cycle of R1 (after time t2) of the contact state characteristic and the chattering end cycle of R3 (before time t3) Period up to H
level.

さらに、第5図のR8で求める今回処理データGの波形
は、論理積へ波形と前回処理データD波形(1周期前の
G波形)の論理和波形と先の論理和R波形との論理積波
形となるので、結果として時刻t1から時刻t3までの
期間Hレベルとなる。
Furthermore, the waveform of the currently processed data G obtained at R8 in FIG. As a result, the signal is at H level during the period from time t1 to time t3.

したがって、この今回処理データG波形は、接点状態信
号Pからチャタリングとか雑音を除いた正規の接点状態
信号となる。
Therefore, this current processing data G waveform becomes a regular contact state signal obtained by removing chattering and noise from the contact state signal P.

また、今回処理データGと前回処理データD(1周期前
のG波形)との排他的論理和Hの波形は今回データGが
レベル変化した時刻t1および時刻t3からの1周期の
みにHレベルとなる。したがって、この排他的論理和H
波形は、チャタリングおよび雑音を除いた正規の接点の
状態信号がjX前の状態がら変化したことを示す。さら
に、排他的論理和H波形と今回処理データ波形Gとの論
理積波形で示される操作信号データJ波形は、今回処理
データG波形の立上がり1周期分だけHレベルとなる。
In addition, the waveform of the exclusive OR H of the currently processed data G and the previously processed data D (G waveform of one cycle before) is at H level only in one cycle from time t1 and time t3 when the level of the current data G changes. Become. Therefore, this exclusive OR H
The waveform shows that the normal contact state signal, excluding chattering and noise, has changed from its state before jX. Further, the operation signal data J waveform represented by the AND waveform of the exclusive OR H waveform and the currently processed data waveform G is at the H level for one rising period of the currently processed data G waveform.

したがって、この接点10のキーの押し下げキー操作開
始信号となる。
Therefore, pressing the key of this contact 10 becomes a key operation start signal.

このように構成された入力装置であれば、第6図に示す
ように正規の接点状態信号を示す今回処理データG波形
は、キー人力操作直前のチャタリングの変動領域R1で
はHレベルにならず、キー押し続は状態のR2領域が2
周期継続したときの2周期目にHレベルとなる。、また
、押し下げキー操作開始を示す操作信号J波形は前記R
2領域が2周期継続したときの2周期目のみがHレベル
となる。したがって、この操作信号Jをキー操作信号と
して用いることによって、チャタリング、雑音の悪影響
を除去できる。
With the input device configured in this way, as shown in FIG. 6, the current processed data G waveform indicating a normal contact state signal does not reach the H level in the chattering variation region R1 immediately before the key is operated manually. If the key is held down, the R2 area of the state is 2.
When the cycle continues, it becomes H level in the second cycle. , and the waveform of the operation signal J indicating the start of the press-down key operation is the waveform of the R
When the two regions continue for two periods, only the second period becomes H level. Therefore, by using this operation signal J as a key operation signal, the adverse effects of chattering and noise can be removed.

また、接点状M(スイッチ操作状態)を示すキー信号(
スイッチ信号)からチャタリング、雑音を除く処理が第
5図に示すようにCP(Jlに対する割込処理ルーチン
で実施されるので、他の処理が待ち状態になることはな
い。さらに、今回データCおよび今回データCから得ら
れた今回処理データGは処理が終了すると、それぞれ前
回データKSおよび前回処理データDとして各データメ
モリRA1.RA2に格納され、次の周期に処理データ
を算出するときに読出されて使用されるようにしている
ので、今回データCが読取られる度に前回処理データD
を算出する必要ない。したがってデータ処理速度を向上
できる。
In addition, a key signal (
As shown in Fig. 5, the processing to remove chattering and noise from the switch signal) is performed in the interrupt processing routine for CP (Jl), so other processing does not go into a waiting state. When the processing is completed, the currently processed data G obtained from the currently processed data C is stored in each data memory RA1, RA2 as the previous data KS and previously processed data D, respectively, and is read out when calculating the processed data in the next cycle. Therefore, each time the current data C is read, the previously processed data D is used.
There is no need to calculate. Therefore, data processing speed can be improved.

また、割込信号TMの周期TrJは第6図に示すように
チャタリングの周期とほぼ同程度(例えば1〜21R8
)に設定できるので、従来の遅延時間より大幅に短縮で
きる。したがって全体の処理時間をさらに短縮できる。
Further, the period TrJ of the interrupt signal TM is approximately the same as the chattering period (for example, 1 to 21R8) as shown in FIG.
), the delay time can be significantly reduced compared to conventional methods. Therefore, the overall processing time can be further reduced.

また、本発明の入力装置を電子タイプライタ−に適用す
る場合、キー操作信号Jは接点1oがオフ状態からオン
状態へ移行したときのみの変化を検出するので、通常の
文字キーに適する。また、キャリッジリターンキー等の
ように押し続けると行送り(紙送り)を繰返すキーの場
合に、第6図の今回処理データGをキー人力信号として
用いることによって、上述したようにキー操作が正規の
キー操作として読込むタイミングが早いので、このキー
押し下げ操作が連続紙送りのためのキー操作か又は1行
だけの紙送り操作かが早く判断でき、紙送り動作に支障
を来たすことはない。
Further, when the input device of the present invention is applied to an electronic typewriter, a change in the key operation signal J is detected only when the contact 1o shifts from the OFF state to the ON state, so that it is suitable for ordinary character keys. Furthermore, in the case of a key that repeats line feed (paper feed) when held down, such as a carriage return key, by using the current processing data G in Figure 6 as a key human input signal, the key operation can be performed normally as described above. Since the timing of reading as a key operation is early, it can be determined quickly whether this key press operation is a key operation for continuous paper feed or a paper feed operation for only one line, and the paper feed operation is not affected.

なお、本発明は上述した実施例に限定されるものではな
い。実施例においてはスイッチ機構として複数のキーが
配列されたキーボードを用いたが、通常の押しボタンス
イッチ等であってもよい。
Note that the present invention is not limited to the embodiments described above. In the embodiment, a keyboard on which a plurality of keys are arranged is used as a switch mechanism, but an ordinary push button switch or the like may be used.

[発明の効果] 以上説明したように本発明によれば、一定周期間隔の割
込信号に同期してこの周期内にてチャタリング、雑音除
去のデータ処理を実行するようにしている。したがって
、スイッチ入力操作後から正規のスイッチ操作信号出力
までの時間を短縮でき、この入力装置に接続された制御
部を含むシステム全体の処理能率を向上できる。
[Effects of the Invention] As described above, according to the present invention, data processing for removing chattering and noise is performed within a certain cycle in synchronization with an interrupt signal at fixed cycle intervals. Therefore, the time from the switch input operation to the output of the normal switch operation signal can be shortened, and the processing efficiency of the entire system including the control section connected to this input device can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の一実施例に係わる入力装置を示すものであ
り、第1図は全体構成を示すブロック図、第2図(a)
はキーボードの各接点の配置図、同図(b)は各接点の
配線図、第3図は記憶部の主なメモリを示す図、第4図
はキー走査信号を示す波形図、第5図は動作を示す流れ
図、第6図は動作を示すタイムチャートである。 1・・・CPLJ、2・・・パスライン、3・・・キー
ボード(スイッチ機構)、4・・・デコーダ、5・・・
I10ポート、6・・・ROM、7・・・RAM、8・
・・I10インターフェース、9・・・クロック発振器
 (タイマ回路)。
The figures show an input device according to an embodiment of the present invention, FIG. 1 is a block diagram showing the overall configuration, and FIG. 2(a)
is a layout diagram of each contact point of the keyboard, FIG. 3 (b) is a wiring diagram of each contact point, FIG. 3 is a diagram showing the main memory of the storage section, FIG. is a flowchart showing the operation, and FIG. 6 is a time chart showing the operation. 1... CPLJ, 2... Pass line, 3... Keyboard (switch mechanism), 4... Decoder, 5...
I10 port, 6...ROM, 7...RAM, 8...
...I10 interface, 9...Clock oscillator (timer circuit).

Claims (1)

【特許請求の範囲】[Claims] スイッチ操作状態に対応したスイッチ状態信号を出力す
るスイッチ機構と、一定周期間隔の割込信号を出力する
タイマ回路と、このタイマ回路からの割込信号に同期し
て前記スイッチ機構から出力されるスイッチ状態信号を
データとして読取るデータ読取手段と、このデータ読取
手段にて前記割込信号における一つ前の周期に読取られ
た前回のデータを記憶する前回読取データメモリと、前
記前回データをデータ処理して得られた前回の処理デー
タを記憶する前回処理データメモリと、前記データ読取
手段にて今回読取られた今回データと前記前回読取デー
タメモリに記憶された前回データとの論理積を求める第
1の論理積手段と、前記今回データと前記前回データと
の論理和を求める論理和手段と、前記第1の論理積手段
にて求められた論理積値と前記前回データとの論理和値
を求め、この論理和値と前記論理和手段にて求められた
論理和値との論理積を今回処理データ値として算出する
データ処理手段と、このデータ処理手段にて算出された
今回処理データと前記前回処理データメモリに記憶され
た前回処理データとの排他的論理和を求める排他的論理
和手段と、この排他的論理和手段にて求められた排他的
論理和値と前記データ処理手段にて求められた今回処理
データとの論理積を求める第2の論理積手段と、この第
2の論理積手段にて求められた論理積値をスイッチ操作
信号として出力する出力手段とを具備したことを特徴と
する入力装置。
A switch mechanism that outputs a switch state signal corresponding to a switch operation state, a timer circuit that outputs an interrupt signal at fixed periodic intervals, and a switch that is output from the switch mechanism in synchronization with the interrupt signal from the timer circuit. a data reading means for reading the status signal as data; a previously read data memory for storing the previous data read in the previous cycle of the interrupt signal by the data reading means; and a data processing for the previous data. a previous processing data memory for storing the previous processing data obtained by the data reading means; a logical product means, a logical sum means for calculating the logical sum of the current data and the previous data, and a logical sum value of the logical product value obtained by the first logical product means and the previous data; data processing means for calculating the logical product of the logical sum value and the logical sum value obtained by the logical sum means as a currently processed data value; and the currently processed data calculated by this data processing means and the previously processed data. an exclusive OR means for calculating an exclusive OR with the previously processed data stored in the data memory; and an exclusive OR value obtained by the exclusive OR means and an exclusive OR value obtained by the data processing means. It is characterized by comprising a second logical product means for calculating a logical product with the currently processed data, and an output means for outputting the logical product value obtained by the second logical product means as a switch operation signal. Input device.
JP60049984A 1985-03-13 1985-03-13 Input device Granted JPS61208527A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60049984A JPS61208527A (en) 1985-03-13 1985-03-13 Input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60049984A JPS61208527A (en) 1985-03-13 1985-03-13 Input device

Publications (2)

Publication Number Publication Date
JPS61208527A true JPS61208527A (en) 1986-09-16
JPH0542694B2 JPH0542694B2 (en) 1993-06-29

Family

ID=12846279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60049984A Granted JPS61208527A (en) 1985-03-13 1985-03-13 Input device

Country Status (1)

Country Link
JP (1) JPS61208527A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63214818A (en) * 1987-03-04 1988-09-07 Nec Corp Data input circuit
JPH11110232A (en) * 1997-10-08 1999-04-23 Fujitsu Ltd Time management change device and external interrupt protection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63214818A (en) * 1987-03-04 1988-09-07 Nec Corp Data input circuit
JPH11110232A (en) * 1997-10-08 1999-04-23 Fujitsu Ltd Time management change device and external interrupt protection device

Also Published As

Publication number Publication date
JPH0542694B2 (en) 1993-06-29

Similar Documents

Publication Publication Date Title
KR920702783A (en) Computer power management systems
CN112530334A (en) Electronic circuit for driving display panel with touch sensor
JPS61208527A (en) Input device
KR0133471B1 (en) Semiconductor integrated circuit
EP0097816B1 (en) Automatically adjusted delay function for timed repeat character capability of a keyboard
JPS5663606A (en) Sequence control unit
KR930003829B1 (en) Key-scanning apparatus and method therefor
JP2646118B2 (en) Capacitive keyboard
JPH0315853B2 (en)
JPS61281326A (en) Character data input device
JP2000114936A (en) Digital triangular wave form generation device
JPH0258645B2 (en)
JPH0667782A (en) Key input device
JPH08194570A (en) Key scanning circuit
KR970004257B1 (en) Dual control method for multi-fault systems
JP3365284B2 (en) Touch panel pressed position detection method and device
KR940004041B1 (en) Cooking key input apparatus of microwave oven
JPH0119151B2 (en)
JPS6244286B2 (en)
JPH07160571A (en) Memory cycle switching control method and information processor with memory cycle switching function
JPH0218616A (en) Computer system
JPS6159518A (en) Keyboard
JPS6398766A (en) Document production processor
JPH0449918B2 (en)
JPS648425A (en) Control method for keyboard input

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees