JPS6120454A - Frame signal transmitting device - Google Patents
Frame signal transmitting deviceInfo
- Publication number
- JPS6120454A JPS6120454A JP59140287A JP14028784A JPS6120454A JP S6120454 A JPS6120454 A JP S6120454A JP 59140287 A JP59140287 A JP 59140287A JP 14028784 A JP14028784 A JP 14028784A JP S6120454 A JPS6120454 A JP S6120454A
- Authority
- JP
- Japan
- Prior art keywords
- frame signal
- priority frame
- priority
- transmission
- sent out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
発す１の属する技術分野
本発明は、優先フレーム信号と非優先フレーム信号とを
同一伝送路によって伝送するフレーム信号伝送装置に関
し、特に優先フレーム信号を非優先フレーム信号の途中
にでも割込ませることにより、優先フレーム信号の待時
間を短縮し、迅速に送出するための改良に関する。The present invention relates to a frame signal transmission device that transmits a priority frame signal and a non-priority frame signal through the same transmission path, and particularly relates to a frame signal transmission device that transmits a priority frame signal and a non-priority frame signal in the middle of the non-priority frame signal. This invention relates to an improvement for shortening the waiting time of a priority frame signal and transmitting it quickly by interrupting the priority frame signal.
従来技術
従来のフレーム信号伝送装置は、ｆａ先フレーム信号と
非優先フレーム信号の一万のみが入力されたときは、当
該フレーム信号を送出し、優先フレーム信号と非優先フ
レーム信号とが同時に入力されたときは優先フレーム信
号を優先して送出するように構成されている。すなわち
、非優先フレーム信号は、優先フレーム信号が存在しな
いときに伝送される。しかし、非優先フレーム信号の送
出中に優先フレーム信号が入力されたときは、送出中の
非優先フレーム信号の送出路ｒを待って、優先フレーム
信号を送出する。Prior art A conventional frame signal transmission device transmits the frame signal when only the fa-first frame signal and the non-priority frame signal are input, and transmits the frame signal when the priority frame signal and the non-priority frame signal are input at the same time. When this occurs, the priority frame signal is transmitted with priority. That is, the non-priority frame signal is transmitted when there is no priority frame signal. However, when a priority frame signal is input while a non-priority frame signal is being transmitted, the priority frame signal is transmitted after waiting for the transmission route r of the non-priority frame signal that is being transmitted.
例えば、第４図（Ａ）に示すタイミングで後先フレーム
信号Ｐ、、Ｐ、、・・・・・・、Ｐｎが入力され、同図
（Ｂ）に丞すタイミングで非優先フレーム信号Ｕｓ
、 Ｕ２ 、・・・・・・、Ｕｎが入力されたときは
、伝送路に送出される伝送フレーム信号は同図（Ｃ）に
示すように、優先フレーム信号Ｐ工の次に非優先フレー
ム信号Ｕ工が送出され、優先フレーム信号Ｐ２は、非優
先フレーム信号Ｕ、の送出終了後に送出される。このた
め、従来のフレーム信号伝送装置では、伝送中の非優先
フレーム信号が長い場合には、ｆ！！先フレーム信号の
待時間が長くなり、緊急を要する優先フレーム信号の伝
送が遅延することがあるという欠点がある。For example, the subsequent frame signals P, , P, ..., Pn are input at the timing shown in FIG. 4(A), and the non-priority frame signal Us is input at the timing shown in FIG. 4(B).
, U2, ......, Un is input, the transmission frame signal sent to the transmission path is the priority frame signal P, followed by the non-priority frame signal, as shown in the same figure (C). The priority frame signal P2 is transmitted after the transmission of the non-priority frame signal U is completed. Therefore, in the conventional frame signal transmission device, if the non-priority frame signal being transmitted is long, f! ! There is a drawback that the waiting time for the previous frame signal becomes long, and the transmission of urgent priority frame signals may be delayed.
発明の目的
本発明の目的は、上述の従来の欠点を解決し、非優先フ
レーム信号の伝送中であっても、優先フレーム信号を割
込ませて送出することにより、優先フレーム信号の待時
間を短縮したフレーム信号伝送装置を提供することにあ
る。OBJECTS OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional drawbacks, and to reduce the waiting time of the priority frame signal by interrupting and transmitting the priority frame signal even during the transmission of the non-priority frame signal. An object of the present invention is to provide a shortened frame signal transmission device.
発明の構成
本発明のフレーム信号伝送装置は、ｌ以りの非優先フレ
ーム信−ぢを蓄積する第１の送信バッファと、１以上の
優先フレーム信号を一時蓄積するための第２の送信バッ
ファと、前記ｐｔＩｊ２の送信バッファに優先フレーム
信号が入力されたときは前記非優先フレーム信号の伝送
を中断して上記優先フレーム信号を送出し、後先フレー
ム信号の送出完了後に前記中断した非優先フレーム信号
の残りを送出する制御回路とを備えたことを特徴とする
。Structure of the Invention The frame signal transmission device of the present invention includes a first transmission buffer for storing l or more non-priority frame signals, and a second transmission buffer for temporarily storing one or more priority frame signals. , when the priority frame signal is input to the transmission buffer of the ptIj2, the transmission of the non-priority frame signal is interrupted and the priority frame signal is sent, and after the transmission of the subsequent frame signal is completed, the interrupted non-priority frame signal is transmitted. and a control circuit that sends out the remainder.
発明の実施例
次に、本発明について、図面を参照して詳細に説明する
。Embodiments of the Invention Next, the present invention will be described in detail with reference to the drawings.
第１ＩＡは、本発明の一実施例を示すブロック図である
。すなわち、非優先フレーム信号Ｕを一時蓄積するため
の第１の送信バッファｌと、第１の送信バッファ１に非
優先フレーム信号が蓄積されたことを示すステータス信
号ＵＳを格納するステータスレジスタ２と、非優先フレ
ーム信号のヘッダ情報（宛先、送出元、フレームのシー
ケンス番号等）を格納するためのヘッダレジスタ３と、
Ｊｌ＝ 優先フレームの開始、中断、内聞、終結等を示
す各種フラグをあらかじめ格納したフラグレジスタ４と
、優先フレーム信号Ｐを一時蓄積するための第２の送信
バッファ５と、第２の送信バッファ５に後先フレーム信
号が蓄積されたことを７４’＜すステータス信号ＰＳを
出力するステータスレジスタ６と、ステータスレジスタ
２および６の出力によって、後述するように後先フレー
ム信号および非優先フレーム信号の送出を制御する制御
回路７とから構成し、制御回路７は第１の送信バッファ
１．ヘツダレジスタ３．フラグレジスタ４や第２の送信
バッファ５の出力を並列に入力し直列に変換出力するソ
フトレジスタ８を内蔵している。The first IA is a block diagram showing an embodiment of the present invention. That is, a first transmission buffer l for temporarily storing a non-priority frame signal U; a status register 2 for storing a status signal US indicating that a non-priority frame signal has been stored in the first transmission buffer 1; a header register 3 for storing header information (destination, source, frame sequence number, etc.) of the non-priority frame signal;
Jl= A flag register 4 that stores in advance various flags indicating the start, interruption, intermission, termination, etc. of a priority frame, a second transmission buffer 5 for temporarily storing the priority frame signal P, and a second transmission buffer. Status register 6 outputs a status signal PS indicating that the subsequent frame signal has been accumulated in 74'<5, and the output of status registers 2 and 6 allows the subsequent frame signal and non-priority frame signal to be accumulated as described later. and a control circuit 7 that controls transmission, and the control circuit 7 includes a first transmission buffer 1. Header register 3. It has a built-in soft register 8 that inputs the outputs of the flag register 4 and the second transmission buffer 5 in parallel, converts them into serial output, and outputs them in series.
次に、本実施例の動作について説明する。非優先フレー
ム信号し１が第１の送信バッファ１にＪ積されると、ス
テータスレジスタ２にステータス情報がセットされ、優
先フレーム信号Ｐが第２の送信バッファ５に蓄積される
と、ステータスレジスタ６にステータス情報がセットさ
れる。第２図は、非優先フレーム（５号の一例を示すフ
ォーマット図であり、フレーム信号の開始を示す開始フ
ラグ’ＳＦの次に、送出先、送出先、フレームのシーケ
ンス番号等を含むヘッグ情報Ｈが挿入され、続いてデー
タ信号りが送られ、最後にフレームの終結を示すための
終結フラグＥＦが配置されている。Next, the operation of this embodiment will be explained. When the non-priority frame signal P is accumulated in the first transmission buffer 1, status information is set in the status register 2, and when the priority frame signal P is accumulated in the second transmission buffer 5, the status information is set in the status register 6. Status information is set to . FIG. 2 is a format diagram showing an example of a non-priority frame (No. is inserted, followed by a data signal, and finally an end flag EF is placed to indicate the end of the frame.
今 第３図（Ａ）に示すようなタイミングで。Now, at the timing shown in Figure 3 (A).
優先フレーム信号Ｐ１およびＰ２が第２の送信バッファ
５に入力され、同図（Ｂ）に示すタイミングで非優先フ
レーム信号Ｕ１およびＵ２が第１の送信バッファｌに蓄
積されるものとする。先ず、優先フレーム信号Ｐ、がシ
フトレジスタ８に並列に入力されて、クロック信号ＣＬ
Ｋ ＯＵＴに同期して直列に読出され、データ信号ＤＡ
ＴＡ ＯＵＴが出力される。優先フレーム信号Ｐ８の送
出が完了するとステータスレジスタ６のステータス情報
ＰＳがオフとなり、ステータスレジスタ２のステータス
情報ＵＳにより、第１の送信バッファ１に蓄積された非
優先フレーム信号Ｕ、の送出が開始される。非優先フレ
ームＵ１は、先ず開始フラグＳＦの次にヘッダ情報Ｈが
送出され、続いてデータＤが送出される。なお、ヘッダ
情報Ｈは、ヘッダレジスタ３に保存格納しておく、この
とき、例えばシーケンス番号の更新等の必安な処置が行
なわれる。そして、途中までのデータ信号Ｄ１を送出し
たとき、優先フレーム信号Ｐ２が第２の送信バッファ５
に入力されると、ステータスレジスタ６のステータス情
報ＰＳがセットされ、制御回路７は、現在送出中の非優
先フレーム信号の未送出部分の長さをチェックし、あら
かじめ定めた偵Ｌｕより長い場合は、フラグレジスタ４
から中断フラグＥＦ′を読出してシフトレジスタ８にセ
ットし、直列信号に変換送出して非優先フレーム信号の
送出を中断する。そして、」二記役先フレーム信号Ｐ２
をシフトレジスタ８にセットし、直列変換して送出す
る。It is assumed that the priority frame signals P1 and P2 are input to the second transmission buffer 5, and the non-priority frame signals U1 and U2 are accumulated in the first transmission buffer 1 at the timing shown in FIG. First, the priority frame signal P is input in parallel to the shift register 8, and the clock signal CL is inputted in parallel to the shift register 8.
The data signal DA is read out in series in synchronization with K OUT.
TA OUT is output. When the transmission of the priority frame signal P8 is completed, the status information PS of the status register 6 is turned off, and the transmission of the non-priority frame signal U accumulated in the first transmission buffer 1 is started according to the status information US of the status register 2. Ru. In the non-priority frame U1, header information H is first sent out after the start flag SF, and then data D is sent out. The header information H is stored in the header register 3. At this time, necessary measures such as updating the sequence number are taken. Then, when the data signal D1 is sent halfway, the priority frame signal P2 is sent to the second transmission buffer 5.
, the status information PS of the status register 6 is set, and the control circuit 7 checks the length of the untransmitted part of the non-priority frame signal currently being transmitted, and if it is longer than the predetermined value Lu, the control circuit 7 , flag register 4
The interrupt flag EF' is read out from EF', set in the shift register 8, converted into a serial signal and sent out, and the sending of the non-priority frame signal is interrupted. And, ``2nd hand destination frame signal P2
is set in the shift register 8, serially converted, and sent out.
優先フレーム信号Ｐ２の送出完了後、制御回路７はフラ
グレジスタ４から再開フラグＳＦ’を読出して送出し、
引続いてヘッダレジスタ３に保存されているヘッダ情報
Ｈ′を送出する。ヘッダ情報Ｈ′に続いて前記非優先フ
レーム信号Ｕ１の残りのデータＤ２が送出され、最後に
終結フラグＥＦを送出して非優先フレーム信号Ｕ１の送
出を完ｆし、引続いて、Ｊｌｆｆｉ先フレーム信号Ｕ２
をＰｉＩＪｌの送信バッファ１から読出して送出する。After the sending of the priority frame signal P2 is completed, the control circuit 7 reads out the restart flag SF' from the flag register 4 and sends it out.
Subsequently, the header information H' stored in the header register 3 is sent out. Following the header information H', the remaining data D2 of the non-priority frame signal U1 is sent out, and finally the termination flag EF is sent out to complete the sending of the non-priority frame signal U1. Signal U2
is read from the transmission buffer 1 of PiIJl and transmitted.
なお、優先フレーム信号Ｐ２が入力されたとき、非優先
フレーム信号Ｕｌのヘッダ情報Ｈが未だ送出されていな
い場合には、少なくともヘッダ情報を送出した後に、前
記中断フラグＥＦ′を送出するようにし、また、非優先
フレームＵ、の残りのデータ長が前記Ｌｕより短い場合
には、非優先フレーム信号Ｕ、の送出を中断しないで最
後まで送出した後に、優先フレーム信号Ｐ２を送出する
ようにしている。これは、伝送効率を向上させる点から
極めて望ましい。Note that when the priority frame signal P2 is input, if the header information H of the non-priority frame signal Ul has not been transmitted yet, the interruption flag EF' is transmitted at least after the header information is transmitted, Furthermore, if the remaining data length of the non-priority frame U is shorter than the Lu, the priority frame signal P2 is sent after sending the non-priority frame signal U to the end without interrupting the sending of the non-priority frame signal U. . This is highly desirable from the standpoint of improving transmission efficiency.
発明の効果
以上のように、本発明においては、非優先フレーム信号
の送出中に優先フレーム信号が発生した場合は、送出中
の非優先フレームを中断して優先フレーム信号を送出し
、優先フレーム信号の送出終ｒ後に前記中断された非優
先フレームの残りを送出するように構成したから、伝送
中の非優先フレーム信号が長い場合に、優先フレーム信
号の待合せ時間を短縮し、優先フレームを迅速に伝送で
さるという効果がある。Effects of the Invention As described above, in the present invention, when a priority frame signal is generated while a non-priority frame signal is being transmitted, the non-priority frame being transmitted is interrupted and the priority frame signal is transmitted, and the priority frame signal is transmitted. Since the remainder of the interrupted non-priority frame is transmitted after the end of transmission of the non-priority frame, when the non-priority frame signal being transmitted is long, the waiting time for the priority frame signal can be shortened and the priority frame can be quickly transmitted. It has the effect of being controlled by transmission.
第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例の非優先フレーム信号の一例を示すフォーマ
ット図、第３図はＬ記実流側の優先フレーム信号と非優
先フレーム信号および伝送フレーム信号の一例を示すタ
イムチャート、第４図は従来のフレーム信号伝送装置の
一例を示すブロック図である。
図において、】：第１の送信バッファ、２：ステータス
レジスタ、３：ヘッダレジスタ、４二フラグレジスタ、
５．第２の送信バッファ、６：ステータスレジスタ、７
：制御回路、８：シフトレジスタ、Ｐ、ＰＩ−Ｐｎ：優
先フレーム信号、Ｕ 、 Ｕｌ −Ｕｎ ：非優先フレ
ーム信号、ＳＦ二開始フラグ、ＳＦ′：ｌ）開フラグ、
ＥＦ：終結フラグ、ＥＦ′：中断フラグ、Ｈ：ヘッダ情
報、Ｄ＝データ。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a format diagram showing an example of a non-priority frame signal of the above embodiment, and FIG. A time chart showing an example of a frame signal and a transmission frame signal, and FIG. 4 is a block diagram showing an example of a conventional frame signal transmission device. In the figure, ]: first transmission buffer, 2: status register, 3: header register, 42 flag register,
5. Second transmit buffer, 6: Status register, 7
: control circuit, 8: shift register, P, PI-Pn: priority frame signal, U, Ul-Un: non-priority frame signal, SF2 start flag, SF': l) open flag,
EF: end flag, EF': interruption flag, H: header information, D=data.
Claims (2)
信バッファと、１以上の優先フレーム信号を一時蓄積す
るための第２の送信バッファと、前記第２の送信バッフ
ァに優先フレーム信号が入力されたときは前記非優先フ
レーム信号の伝送を中断して上記優先フレーム信号を送
出し、優先フレーム信号の送出完了後に前記中断した非
優先フレーム信号の残りを送出する制御回路とを備えた
ことを特徴とするフレーム信号伝送装置。(1) A first transmission buffer for storing one or more non-priority frame signals, a second transmission buffer for temporarily storing one or more priority frame signals, and a priority frame signal in the second transmission buffer. and a control circuit that interrupts the transmission of the non-priority frame signal and sends the priority frame signal when the transmission of the non-priority frame signal is input, and sends out the remainder of the interrupted non-priority frame signal after the transmission of the priority frame signal is completed. A frame signal transmission device characterized by:
置において、前記非優先フレーム信号のフレームの開始
を示す開始フラグ、フレーム信号の中断を示す中断フラ
グ、フレーム信号の再開を示す再開フラグ、フレームの
終結を示す終結フラグ等をあらかじめ格納したフラグレ
ジスタと、フレーム信号のヘッダ情報を格納するための
ヘッダレジスタとを備えて、前記制御回路は、非優先フ
レーム信号のヘッダ情報を前記ヘッダレジスタに格納し
ておいて、非優先フレーム信号送出中に優先フレーム信
号が前記第２の送信バッファに蓄積されたときは、送出
中の非優先フレーム信号を中断させて前記フラグレジス
タから中断フラグを読出して送出した後に前記優先フレ
ーム信号を送出し、優先フレーム信号の送出完了後に前
記フラグレジスタから再開フラグを読出して送出し続い
て前記フラグレジスタに格納したヘッダ情報を再度送出
した後に、前記非優先フレーム信号の残りのデータを送
出し、最後に終結フラグを送出することを特徴とするも
の。(2) In the frame signal transmission device according to claim 1, a start flag indicating the start of a frame of the non-priority frame signal, an interruption flag indicating interruption of the frame signal, a restart flag indicating restarting the frame signal, The control circuit includes a flag register in which a termination flag indicating the termination of a frame, etc. is stored in advance, and a header register for storing header information of a frame signal, and the control circuit stores header information of a non-priority frame signal in the header register. If the priority frame signal is stored in the second transmission buffer while the non-priority frame signal is being transmitted, the non-priority frame signal being transmitted is interrupted and the interruption flag is read from the flag register. After transmitting the priority frame signal, the priority frame signal is transmitted, and after the transmission of the priority frame signal is completed, the restart flag is read from the flag register and transmitted. Subsequently, the header information stored in the flag register is transmitted again, and then the non-priority frame signal is transmitted. The remaining data is sent out, and a termination flag is sent out at the end.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140287A JPS6120454A (en) | 1984-07-06 | 1984-07-06 | Frame signal transmitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140287A JPS6120454A (en) | 1984-07-06 | 1984-07-06 | Frame signal transmitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120454A true JPS6120454A (en) | 1986-01-29 |
Family
ID=15265271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59140287A Pending JPS6120454A (en) | 1984-07-06 | 1984-07-06 | Frame signal transmitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120454A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226151A (en) * | 1986-10-15 | 1988-09-20 | Fujitsu Ltd | Multiple packet communication system |
| JPH05120181A (en) * | 1991-05-10 | 1993-05-18 | Internatl Business Mach Corp <Ibm> | Communication method and computer system between computers |
| KR100478112B1 (en) * | 2001-08-27 | 2005-03-24 | 가부시키가이샤후지쿠라 | Packet control system and communication method |
| JP2006279188A (en) * | 2005-03-28 | 2006-10-12 | Nec Corp | Transmission controller conducting priority control, communication controller, communication system, communication network and transmission method |
| JP2007306221A (en) * | 2006-05-10 | 2007-11-22 | Tohoku Univ | Network switch and communication network |
| JP5183829B1 (en) * | 2012-02-24 | 2013-04-17 | 三菱電機株式会社 | COMMUNICATION DEVICE, COMMUNICATION METHOD, AND PROGRAM |
| JP2016192671A (en) * | 2015-03-31 | 2016-11-10 | 日本電気通信システム株式会社 | Communication system, communication device and communication control method |
| JP2017175231A (en) * | 2016-03-18 | 2017-09-28 | 本田技研工業株式会社 | Communication system using ring network |
-
1984
- 1984-07-06 JP JP59140287A patent/JPS6120454A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226151A (en) * | 1986-10-15 | 1988-09-20 | Fujitsu Ltd | Multiple packet communication system |
| JPH05120181A (en) * | 1991-05-10 | 1993-05-18 | Internatl Business Mach Corp <Ibm> | Communication method and computer system between computers |
| KR100478112B1 (en) * | 2001-08-27 | 2005-03-24 | 가부시키가이샤후지쿠라 | Packet control system and communication method |
| US7321596B2 (en) | 2001-08-27 | 2008-01-22 | Fujikura Ltd. | Packet control system and communication method |
| JP2006279188A (en) * | 2005-03-28 | 2006-10-12 | Nec Corp | Transmission controller conducting priority control, communication controller, communication system, communication network and transmission method |
| JP2007306221A (en) * | 2006-05-10 | 2007-11-22 | Tohoku Univ | Network switch and communication network |
| JP5183829B1 (en) * | 2012-02-24 | 2013-04-17 | 三菱電機株式会社 | COMMUNICATION DEVICE, COMMUNICATION METHOD, AND PROGRAM |
| WO2013125027A1 (en) * | 2012-02-24 | 2013-08-29 | 三菱電機株式会社 | Communication device, communication method and program |
| TWI498697B (en) * | 2012-02-24 | 2015-09-01 | Mitsubishi Electric Corp | Communication device and communication method, and a computer readable memory medium containing a computer program |
| JP2016192671A (en) * | 2015-03-31 | 2016-11-10 | 日本電気通信システム株式会社 | Communication system, communication device and communication control method |
| JP2017175231A (en) * | 2016-03-18 | 2017-09-28 | 本田技研工業株式会社 | Communication system using ring network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4188588B2 (en) | Method and display system for updating an image frame on a screen | |
| JPS6120454A (en) | Frame signal transmitting device | |
| JP2003069603A (en) | Packet communication controller | |
| JPS58173932A (en) | Packet transmission system | |
| JPS6228905B2 (en) | ||
| US5764642A (en) | System for combining data packets from multiple serial data streams to provide a single serial data output and method therefor | |
| JPS60138635A (en) | Data buffer | |
| JPH1115783A (en) | Synchronous circuit | |
| JPH08249273A (en) | Asynchronous transfer circuit with transfer speed switching function | |
| JPH0581165A (en) | Data transfer circuit | |
| JPH02149049A (en) | Communication control system | |
| JPH0433416A (en) | Serial transmission p/s converter | |
| JPH023345B2 (en) | ||
| JPS6130149A (en) | Packet signal transfer system | |
| KR100192523B1 (en) | Facsimile and message transmission method | |
| JP2747154B2 (en) | I / O processor | |
| JP2625396B2 (en) | Receive data processing device | |
| JP2845639B2 (en) | Phase signal transmission method | |
| KR19980075024A (en) | Data transmission device | |
| JP2002016576A (en) | Data multiplexer | |
| JPS61138357A (en) | Information transfer system between processors | |
| JPH11338759A (en) | Bidirectional communication method for encoder device | |
| JPH04270521A (en) | Multiplex channel receiver | |
| JPH07110018B2 (en) | Serial communication device | |
| JPH04287456A (en) | Transmission controller |