JPH04287456A - Transmission controller - Google Patents

Transmission controller

Info

Publication number
JPH04287456A
JPH04287456A JP3074264A JP7426491A JPH04287456A JP H04287456 A JPH04287456 A JP H04287456A JP 3074264 A JP3074264 A JP 3074264A JP 7426491 A JP7426491 A JP 7426491A JP H04287456 A JPH04287456 A JP H04287456A
Authority
JP
Japan
Prior art keywords
transmission
data
fifo memory
section
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3074264A
Other languages
Japanese (ja)
Inventor
Seiichi Shida
支田 誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3074264A priority Critical patent/JPH04287456A/en
Publication of JPH04287456A publication Critical patent/JPH04287456A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the processing efficiency by storing a transmission data of a terminal equipment to an FIFO memory and reading a data by number of transmission start data from the memory and sending it. CONSTITUTION:A terminal equipment 1 outputs a user data together with a transmission start data and a terminal interface section 4 writes the transmission data to a transmission FIFO memory 5. When a data is written in the transmission FIFO memory 5, a data valid signal 9 is made significant and a transmission control section 8 is started by a significant data valid signal 9. The transmission control section 8 confirms it that no transmission is implemented at present and the transmission FIFO memory 5 outputs the transmission start data and an address of a transmission section 17 storing the transmission start data is outputted simultaneously and a write control signal 11 is outputted, A transmission section 17 reads a data of a number designated by the transmission start data and sends it to a transmission line 18.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、端末装置が有するデ
ータを伝送路に送出する際の制御を行う伝送制御装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission control device that controls the transmission of data held by a terminal device onto a transmission path.

【0002】0002

【従来の技術】図6は従来の伝送制御装置を示すブロッ
ク図である。図において、1は端末装置、31は端末装
置1と送信メモリ32および受信メモリ33との間のデ
ータ転送を司どる端末インタフェース部、18は伝送路
、34は伝送路18にデータを送出するとともに伝送路
18からデータを受信する伝送部である。また、35は
転送起動信号、36はデータ受信信号を示している。
2. Description of the Related Art FIG. 6 is a block diagram showing a conventional transmission control device. In the figure, 1 is a terminal device, 31 is a terminal interface unit that controls data transfer between the terminal device 1 and the transmission memory 32 and reception memory 33, 18 is a transmission path, and 34 is a terminal that sends data to the transmission path 18 and This is a transmission unit that receives data from the transmission path 18. Further, 35 indicates a transfer activation signal, and 36 indicates a data reception signal.

【0003】次に動作について説明する。端末装置1は
、送信したいデータがあると、そのデータを端末インタ
フェース部31に渡す。端末インタフェース部31は、
受け取ったデータを送信メモリ32に書き込んだ後に、
伝送部17に転送起動信号35を出して送信の起動を要
求する。すると、伝送部17は、送信メモリ32の内容
を読み出して、それを伝送路18に送出する。
Next, the operation will be explained. When the terminal device 1 has data to be transmitted, it passes the data to the terminal interface section 31. The terminal interface section 31 is
After writing the received data to the transmission memory 32,
A transfer activation signal 35 is issued to the transmission unit 17 to request activation of transmission. Then, the transmission unit 17 reads the contents of the transmission memory 32 and sends it to the transmission path 18.

【0004】一方、伝送部34は、伝送路18から受信
したデータを受信メモリ33に書き込む。そして、デー
タ受信信号36を端末インタフェース部31に与える。 端末インタフェース部31は、データの受信を知って、
受信メモリ33からデータを読み出して、それを端末装
置1に与える。
On the other hand, the transmission section 34 writes the data received from the transmission line 18 into the reception memory 33. Then, the data reception signal 36 is given to the terminal interface section 31. The terminal interface unit 31 learns of the reception of data,
Data is read from the reception memory 33 and given to the terminal device 1.

【0005】[0005]

【発明が解決しようとする課題】従来の伝送制御装置は
以上のように構成されているので、端末装置1の数が増
加した場合、複数の端末装置1から同時にデータの送信
要求が発生すると、先に送信要求が受け付けられた側の
端末装置1のデータが伝送路18に送出され終わるまで
他の送信要求が受け付けられず、端末装置1の処理効率
が低下するという課題があった。また、送信メモリ32
へデータが書き込まれた後、送信起動のための処理が介
在するので伝送効率が低下するという課題があった。
[Problem to be Solved by the Invention] Since the conventional transmission control device is configured as described above, when the number of terminal devices 1 increases and data transmission requests are generated simultaneously from a plurality of terminal devices 1, There is a problem in that other transmission requests are not accepted until the data of the terminal device 1 on which the transmission request was accepted first has been sent to the transmission path 18, and the processing efficiency of the terminal device 1 is reduced. In addition, the transmission memory 32
After the data is written to, there is a problem in that the transmission efficiency decreases because processing for starting transmission is required.

【0006】この発明は上記のような課題を解消するた
めになされたもので、複数の端末装置からデータ送信要
求が発生した場合に、その要求の受け付けまでの待時間
を低減させて、処理効率を向上させることができる伝送
制御装置を得ることを目的とする。
[0006] This invention was made to solve the above-mentioned problems, and when data transmission requests are generated from a plurality of terminal devices, the waiting time until the request is accepted is reduced, thereby improving processing efficiency. The purpose of the present invention is to obtain a transmission control device that can improve the performance.

【0007】[0007]

【課題を解決するための手段】この発明に係る伝送制御
装置は、端末装置が出力した送信データを一時的に格納
する送信FIFOメモリと、この送信FIFOメモリに
データが書き込まれるとそのデータ中の送信起動データ
を出力させるとともに、書き込み制御信号を出力する送
信制御部と、書き込み制御信号に応じて、送信FIFO
メモリが出力した送信起動データを取り込み、その中に
含まれているデータ数情報に応じた数のデータを送信F
IFOメモリから読み出し、読み出したデータを伝送路
に送出する伝送部とを備えたものである。
[Means for Solving the Problems] A transmission control device according to the present invention includes a transmission FIFO memory that temporarily stores transmission data outputted by a terminal device, and a transmission FIFO memory that stores transmission data output from a terminal device. A transmission control section that outputs transmission activation data and a write control signal, and a transmission FIFO that outputs a write control signal as well as transmission start data;
F
It is equipped with a transmission unit that reads data from the IFO memory and sends the read data to a transmission path.

【0008】[0008]

【作用】この発明における送信制御部は、送信FIFO
メモリにデータが書き込まれると、そのデータ中の送信
起動データを伝送部に与え、伝送部は、所定数のデータ
を送信FIFOメモリから読み出す。
[Operation] The transmission control section in this invention has a transmission FIFO
When data is written into the memory, transmission activation data in the data is given to the transmission unit, and the transmission unit reads a predetermined number of data from the transmission FIFO memory.

【0009】[0009]

【実施例】以下、この発明の一実施例を図について説明
する。図1において、1〜3はそれぞれ端末装置、4は
端末インタフェース部、5は送信データが一時格納され
る送信FIFOメモリであり、6は送信FIFOメモリ
から出力されるビジー信号を示している。また、8は伝
送部17に起動をかける送信制御部であり、9は送信F
IFOメモリ5から出力されるデータ有効信号、10は
送信FIFOメモリ5に与えられるチップセレクト信号
、11は伝送部17に与えられる書き込み制御信号、1
2は伝送部17から出力される応答信号を示している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 1 to 3 are terminal devices, 4 is a terminal interface section, 5 is a transmission FIFO memory in which transmission data is temporarily stored, and 6 is a busy signal output from the transmission FIFO memory. Further, 8 is a transmission control unit that activates the transmission unit 17, and 9 is a transmission F
A data valid signal outputted from the IFO memory 5, 10 a chip select signal given to the transmission FIFO memory 5, 11 a write control signal given to the transmission section 17, 1
2 indicates a response signal output from the transmission section 17.

【0010】7は受信データが一時格納される受信FI
FOメモリ、13は端末インタフェース部4に受信起動
をかける受信制御部であり、14は受信FIFOメモリ
7から出力されるデータ有効信号、15は端末インタフ
ェース部4に与えられる受信割り込み信号、16は受信
FIFOメモリ7から出力されるビジー信号を示してい
る。また、17は送信FIFOメモリ5から読み出した
データを伝送路18に送出するとともに、伝送路18か
ら受信したデータを受信FIFOメモリ7に書き込む伝
送部である。
[0010] 7 is a receiving FI in which received data is temporarily stored.
FO memory, 13 is a reception control unit that activates reception on the terminal interface unit 4, 14 is a data valid signal output from the reception FIFO memory 7, 15 is a reception interrupt signal given to the terminal interface unit 4, and 16 is a reception control unit. A busy signal output from the FIFO memory 7 is shown. Further, 17 is a transmission unit that sends data read from the transmission FIFO memory 5 to the transmission line 18 and writes data received from the transmission line 18 to the reception FIFO memory 7.

【0011】図2は送信制御部8の構成を示すブロック
図である。図において、21はデータ有効信号によって
起動されるFIFOリード制御部、22はFIFOリー
ド制御部21が出力する伝送部アクセス起動信号19に
よって起動され書き込み制御信号11を生成する伝送部
ライト制御部、23は伝送部アクセス起動信号19によ
って起動されアドレス20を生成するアドレス生成部で
ある。
FIG. 2 is a block diagram showing the configuration of the transmission control section 8. As shown in FIG. In the figure, 21 is a FIFO read control section that is activated by a data valid signal, 22 is a transmission section write control section that is activated by a transmission section access activation signal 19 outputted by the FIFO read control section 21, and generates a write control signal 11; is an address generation section that is activated by the transmission section access activation signal 19 and generates an address 20.

【0012】次に動作について説明する。まず、端末装
置1がデータを送信する場合について説明する。端末装
置1は送信起動データ(データ長およびデータ属性)と
ともにユーザデータを端末インタフェース部4に出力す
る。端末インタフェース部4は、送信FIFOメモリ5
にそれらの送信データを書き込む。送信FIFOメモリ
5にデータが書き込まれると、データ有効信号9が有意
になるので、送信制御部8は、その有意となったデータ
有効信号9により起動する。
Next, the operation will be explained. First, a case where the terminal device 1 transmits data will be described. The terminal device 1 outputs user data to the terminal interface unit 4 along with transmission activation data (data length and data attributes). The terminal interface unit 4 has a transmission FIFO memory 5
Write those transmission data to. When data is written into the transmission FIFO memory 5, the data valid signal 9 becomes significant, so the transmission control unit 8 is activated by the data valid signal 9 which becomes significant.

【0013】送信制御部5は、図3のフローチャートお
よび図4のタイミング図に示すように動作する。すなわ
ち、有意なデータ有効信号9によって起動されると(ス
テップST1)、伝送部17の応答信号12により、現
在伝送中でないことを確認する(ステップST2)。伝
送中であれば、伝送終了まで待機する。伝送中でなけれ
ば、FIFOリード制御部21がチップセレクト信号1
0を出力し(図4(b)参照)、送信FIFOメモリ5
から送信起動データを出力させる(ステップST3)。 同時に、伝送部アクセス起動信号19を発生する。その
伝送部アクセス起動信号19に応じてアドレス生成部2
3は、送信起動データが格納される伝送部17のアドレ
ス20を出力し、伝送部ライト制御部22が書き込み制
御信号11を出力する(ステップST4)。
The transmission control section 5 operates as shown in the flowchart of FIG. 3 and the timing diagram of FIG. 4. That is, when activated by the significant data valid signal 9 (step ST1), it is confirmed by the response signal 12 of the transmitter 17 that transmission is not currently in progress (step ST2). If transmission is in progress, wait until the transmission is completed. If the transmission is not in progress, the FIFO read control unit 21 outputs the chip select signal 1.
0 (see FIG. 4(b)), and transmits FIFO memory 5.
The transmission start data is outputted from (step ST3). At the same time, a transmission unit access activation signal 19 is generated. The address generation unit 2 responds to the transmission unit access activation signal 19.
3 outputs the address 20 of the transmission section 17 where the transmission activation data is stored, and the transmission section write control section 22 outputs the write control signal 11 (step ST4).

【0014】このようにして、送信起動データが与えら
れた伝送部17は、送信起動データで指定されたデータ
数分のデータ、すなわちユーザデータを読み出し、それ
を伝送路18に送出する(ステップST5)。なお、端
末装置1から出力された送信データが送信FIFOメモ
リ5に格納されると、ビジー信号6が有意でない限り、
直ちに他の端末装置2,3の送信要求は端末インタフェ
ース部4に受け付けられる。
[0014] In this way, the transmission unit 17 to which the transmission activation data has been given reads the data for the number of data designated by the transmission activation data, that is, the user data, and sends it to the transmission path 18 (step ST5). ). Note that when the transmission data output from the terminal device 1 is stored in the transmission FIFO memory 5, unless the busy signal 6 is significant,
The transmission requests from the other terminal devices 2 and 3 are immediately accepted by the terminal interface unit 4.

【0015】次にデータ受信時の動作について説明する
。伝送部17は、伝送路18からデータを受信すると、
その受信データを受信FIFOメモリ7に書き込む。す
ると、データ有効信号14が有意となるので、その有意
なデータ有効信号14により起動された受信制御部13
は、端末インタフェース部4に受信割り込み信号15を
出力する。端末インタフェース部4は、受信割り込み信
号15を受けると、受信FIFOメモリ7から受信デー
タを読み出して、それを該当する端末装置1,2,3に
出力する。
Next, the operation when receiving data will be explained. When the transmission unit 17 receives data from the transmission path 18,
The received data is written into the reception FIFO memory 7. Then, since the data valid signal 14 becomes significant, the reception control unit 13 activated by the significant data valid signal 14
outputs a reception interrupt signal 15 to the terminal interface unit 4. When receiving the reception interrupt signal 15, the terminal interface unit 4 reads the reception data from the reception FIFO memory 7 and outputs it to the corresponding terminal device 1, 2, 3.

【0016】なお、受信メモリがFIFOであるため、
さらに伝送路18からデータを受信した場合には、受信
FIFOメモリ7への書き込みが可能である。また、受
信FIFOメモリ7がデータフルとなった場合には、ビ
ジー信号16が有意となり、伝送部17は、ビジー信号
16が有意の間は、受信FIFOメモリへの書き込みが
禁止される。
[0016] Furthermore, since the reception memory is FIFO,
Furthermore, when data is received from the transmission line 18, it can be written into the reception FIFO memory 7. Furthermore, when the reception FIFO memory 7 becomes full of data, the busy signal 16 becomes significant, and the transmission section 17 is prohibited from writing to the reception FIFO memory while the busy signal 16 is significant.

【0017】また、送信データの形式として図5に示し
たものを用いたが、その形式は他の形式であってもよい
Further, although the format shown in FIG. 5 is used as the format of the transmission data, other formats may be used.

【0018】[0018]

【発明の効果】以上のようにこの発明によれば、伝送制
御装置を、端末装置が出力した送信データを送信FIF
Oメモリに格納し、送信FIFOメモリから読み出した
送信データに含まれている送信起動データが示すデータ
数分のデータを、送信FIFOメモリから読み出して伝
送路に送出するように構成したので、端末装置から出力
された送信データを受け取って伝送路に送出するまでの
処理が効率化され、かつ、端末装置の送信要求を即時に
受け付けられることにより端末装置の処理能力を向上さ
せることができるものが得られる効果がある。
As described above, according to the present invention, the transmission control device transmits the transmission data output from the terminal device to the transmission FIF.
Since the configuration is configured so that the number of data indicated by the transmission activation data included in the transmission data stored in the O memory and read from the transmission FIFO memory is read from the transmission FIFO memory and sent to the transmission path, the terminal device The advantage is that the processing from receiving the transmission data output from the terminal to transmitting it to the transmission path is made more efficient, and the processing capacity of the terminal device can be improved by immediately accepting transmission requests from the terminal device. It has the effect of

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の一実施例による伝送制御装置を示す
ブロック図である。
FIG. 1 is a block diagram showing a transmission control device according to an embodiment of the present invention.

【図2】送信制御部の構成を示すブロック図である。FIG. 2 is a block diagram showing the configuration of a transmission control section.

【図3】送信制御部の動作を示すフローチャートである
FIG. 3 is a flowchart showing the operation of a transmission control section.

【図4】送信制御部の入出力信号のタイミングの一例を
示すタイミング図である。
FIG. 4 is a timing diagram showing an example of the timing of input/output signals of a transmission control unit.

【図5】送信データの形式の一例を示す説明図である。FIG. 5 is an explanatory diagram showing an example of the format of transmission data.

【図6】従来の伝送制御装置を示すブロック図である。FIG. 6 is a block diagram showing a conventional transmission control device.

【符号の説明】[Explanation of symbols]

4    端末インタフェース部 5    送信FIFOメモリ 7    受信FIFOメモリ 8    送信制御部 13  受信制御部 17  伝送部 21  FIFOリード制御部 22  伝送部ライト制御部 23  アドレス生成部 4 Terminal interface section 5 Transmission FIFO memory 7 Receive FIFO memory 8 Transmission control section 13 Reception control section 17 Transmission section 21 FIFO read control section 22 Transmission unit light control unit 23 Address generation section

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  端末装置と伝送路との間に設けられ前
記端末装置と前記伝送路との間の送受信制御を行う伝送
制御装置において、前記端末装置が出力した送信データ
を一時的に格納する送信FIFOメモリと、この送信F
IFOメモリにデータが書き込まれるとそのデータ中の
送信起動データを出力させるとともに書き込み制御信号
を出力する送信制御部と、前記書き込み制御信号に応じ
て、前記送信FIFOメモリから出力された送信起動デ
ータを取り込んで、その中に含まれているデータ数情報
に従って前記送信FIFOメモリからデータを読み出し
、読み出したデータを前記伝送路に送出する伝送部とを
備えたことを特徴とする伝送制御装置。
1. A transmission control device that is provided between a terminal device and a transmission path and controls transmission and reception between the terminal device and the transmission path, the transmission control device temporarily storing transmission data output by the terminal device. Transmission FIFO memory and this transmission F
a transmission control unit that outputs transmission activation data in the data when data is written to the IFO memory and also outputs a write control signal; and a transmission control unit that outputs transmission activation data included in the data and outputs a write control signal; A transmission control device comprising: a transmission unit that reads data from the transmission FIFO memory according to data count information contained therein, and transmits the read data to the transmission path.
JP3074264A 1991-03-15 1991-03-15 Transmission controller Pending JPH04287456A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3074264A JPH04287456A (en) 1991-03-15 1991-03-15 Transmission controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3074264A JPH04287456A (en) 1991-03-15 1991-03-15 Transmission controller

Publications (1)

Publication Number Publication Date
JPH04287456A true JPH04287456A (en) 1992-10-13

Family

ID=13542098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3074264A Pending JPH04287456A (en) 1991-03-15 1991-03-15 Transmission controller

Country Status (1)

Country Link
JP (1) JPH04287456A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074486A (en) * 2005-09-08 2007-03-22 Hitachi Kokusai Electric Inc Communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074486A (en) * 2005-09-08 2007-03-22 Hitachi Kokusai Electric Inc Communication system

Similar Documents

Publication Publication Date Title
JPH0146892B2 (en)
JP2005504392A (en) Bus system and bus interface
US6058440A (en) Programmable and adaptive resource allocation device and resource use recorder
JP2005504393A (en) Bus system and bus interface
JPH04287456A (en) Transmission controller
US6700887B1 (en) Packet transfer apparatus which generates access reject command during a DMA transfer
JP3304395B2 (en) Data transfer device and data transfer method
JPH069036B2 (en) I / O controller
JP4411138B2 (en) Data flow control system, circuit thereof, and method thereof
JPS61233857A (en) Data transfer equipment
JPH0235500B2 (en)
JP2793411B2 (en) I / O processor
JPH0471224B2 (en)
JP2001195298A (en) Non-volatile memory writing method
JP2000049808A (en) External storage device and data processing unit having infrared ray communication function and communication system
JPH10320345A (en) Bus controller
JPH11110337A (en) Data for transferring method and device therefor
JPH03180959A (en) Interface circuit
JPS5850037A (en) Communication controller
JPH0440551A (en) Data transfer system
JPH10340249A (en) Synchronous bus frequency conversion device
JPH11338759A (en) Bidirectional communication method for encoder device
JPH10326155A (en) Time slot generation device and its action confirming method
JPS61121571A (en) Facsimile equipment
JPH02207366A (en) Inter-processor communication system