JPH11110337A - Data for transferring method and device therefor - Google Patents

Data for transferring method and device therefor

Info

Publication number
JPH11110337A
JPH11110337A JP27476797A JP27476797A JPH11110337A JP H11110337 A JPH11110337 A JP H11110337A JP 27476797 A JP27476797 A JP 27476797A JP 27476797 A JP27476797 A JP 27476797A JP H11110337 A JPH11110337 A JP H11110337A
Authority
JP
Japan
Prior art keywords
data
interface
signal
read
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27476797A
Other languages
Japanese (ja)
Inventor
Manabu Haneda
学 羽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP27476797A priority Critical patent/JPH11110337A/en
Publication of JPH11110337A publication Critical patent/JPH11110337A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a data transferring method which accelerates the access speed in transferring data from one extended I/F to another extended I/F, and to provide the device therefor. SOLUTION: This device is provided with plural interfaces 1 and 2 which share a data bus, controls data transfer between plural interfaces 1 and 2 and performs data transfer. In such cases, it synchronizes with a signal (RD) to read from one interface 1, outputs a signal (WE) to write in the other interface 2 and directly writes data read from the interface 1 to the other interface 2. The interface 1 is connected to a scanner 101 and the interface 2 is connected to a network 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はデータ転送方法及び
その装置、特にネットワークへのデータ転送方法及びそ
の装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer method and apparatus, and more particularly to a data transfer method and apparatus for a network.

【0002】[0002]

【従来の技術】従来、MFP(マルチファンクションプ
リンタ)のような装置においては、スキャナ等から読み
込んだデータをネットワーク(Net Work)へ送
出するには、プリンタの拡張インタフェース(I/F)
を介し、一時的にデータを記憶部(例えば、DRAM)
へ貯め込んで(記憶して)から、次にDRAMからデー
タを読み出し、ネットワークヘ出力していた。
2. Description of the Related Art Conventionally, in an apparatus such as an MFP (multi-function printer), an extension interface (I / F) of a printer is used to transmit data read from a scanner or the like to a network (Net Work).
Temporarily stores data via a storage unit (eg, DRAM)
Then, the data was read from the DRAM and output to the network.

【0003】以下、従来どのように制御していたかを、
一例をあげて説明する。図8は従来の例を説明するため
のブロック図であり、その構成とデータの流れの接続を
簡略化して示している。図8において、1101は、プ
リンタコントローラ1106の拡張I/F11に接続さ
れているスキャナである。1102は、プリンタコント
ローラ1106のスキャナ側の拡張I/F11とネット
ワーク側の拡張I/F12とを制御する拡張I/F制御
部である。1103はプリントコントローラ1106を
制御する制御部で、制御のためのプログラム記憶部とプ
ロセッサとを含むCPU部である。
[0003] The following describes how the conventional control was performed.
An example will be described. FIG. 8 is a block diagram for explaining a conventional example, in which the configuration and connection of data flow are simplified. 8, reference numeral 1101 denotes a scanner connected to the extension I / F 11 of the printer controller 1106. Reference numeral 1102 denotes an extended I / F control unit that controls the extended I / F 11 on the scanner side and the extended I / F 12 on the network side of the printer controller 1106. A control unit 1103 controls the print controller 1106, and is a CPU unit including a program storage unit for control and a processor.

【0004】データの流れは、図8に示すように、
(1)で示す部分は、データがスキャナ1101より拡
張I/F制御部1102へ送られる部分、(2)で示す
部分は、データが拡張I/F制御部1102よりDRA
M1104へ送られる部分、(3)で示す部分は、デー
タがDRAM1104より拡張I/F制御部1102へ
送られる部分、(4)で示す部分は、データが拡張I/
F制御部1102よりネットワーク1105へ送られる
部分である。すなわち、従来の制御においては、スキャ
ナ1101により読み取られたデータは、ネットワーク
1105へデータが送出されるまでに、スキャナ110
1より拡張I/F制御部1102を介してDMAでDR
AM1104に送られ、次にDRAM1104より拡張
I/F制御部1102を介して、DMAでネットワーク
1105へ送られていた。
[0004] As shown in FIG.
The portion indicated by (1) is a portion where data is sent from the scanner 1101 to the extension I / F control unit 1102, and the portion indicated by (2) is a portion where data is sent from the extension I / F control unit
The part sent to the M1104, the part indicated by (3) is the part where the data is sent from the DRAM 1104 to the extended I / F control unit 1102, and the part indicated by (4) is the data
This part is transmitted from the F control unit 1102 to the network 1105. That is, in the conventional control, the data read by the scanner 1101 is not transferred until the data is transmitted to the network 1105.
1 through the extended I / F control unit 1102 in DMA
It was sent to the AM 1104 and then sent from the DRAM 1104 to the network 1105 by DMA via the extended I / F control unit 1102.

【0005】ここで、図8において、拡張インタフェー
ス側の太く黒色で示してある部分は、共有しているデー
タバスを示している。すなわち、図8では、スキャナ1
101とネットワーク1105とは、プリンタコントロ
ーラ1106の内部で拡張I/F11と拡張I/F12
ならびに拡張I/F制御部1102のデータバスを共有
している。
[0005] In FIG. 8, a thick black portion on the extension interface side indicates a shared data bus. That is, in FIG.
The extension I / F 11 and the extension I / F 12 inside the printer controller 1106
In addition, the data bus of the extended I / F control unit 1102 is shared.

【0006】図8のような構成におけるデータの流れの
タイミングは、図6のタイミングチャートのようにな
る。図6の(A)の部分で示すように、スキャナ110
1からデータ送出のリクエストであるDREQ602が
送出されると、拡張I/F制御部1102よりアクノレ
ッヂとしての信号DACK603の応答があり、続いて
前記画像信号データはRD604のタイミングで拡張I
/制御F部1106により読みとられ(図8の(1)に
対応)、DRAM1104に蓄えられる(図8の(2)
に対応)。次にCPU部1103により必要なプリンタ
内の内部処理が行われる。
The timing of data flow in the configuration shown in FIG. 8 is as shown in the timing chart of FIG. As shown in FIG. 6A, the scanner 110
When the DREQ 602, which is a data transmission request, is transmitted from the extension I / F 1, a response of the signal DACK 603 as an acknowledgment is received from the extension I / F control unit 1102.
/ Read by the control F unit 1106 (corresponding to (1) in FIG. 8) and stored in the DRAM 1104 ((2) in FIG. 8)
Corresponding to). Next, the CPU unit 1103 performs necessary internal processing in the printer.

【0007】次に、ネットワーク1105への画像信号
データの送出は、図6の(B)部分で示すように、ネッ
トワーク1105からのデータ送出のリクエストである
DREQ605が送出されると、拡張I/F制御部11
02よりアクノレッヂとしての信号DACK606の応
答があり、続いて前記データはWR607のタイミング
でネットワーク1105に送出される。
Next, as shown in FIG. 6B, when the DREQ 605 which is a data transmission request from the network 1105 is transmitted, the extended I / F is transmitted to the network 1105 as shown in FIG. Control unit 11
02, there is a response of the signal DACK 606 as an acknowledgment, and subsequently the data is transmitted to the network 1105 at the timing of WR 607.

【0008】図5は、従来のシステムにおいて、スキャ
ナ1101で入力された画像信号データを、拡張I/F
制御部1102によりスキャナ1101から読み取り、
DMAでDRAM1104に蓄え、次にネットワーク1
105にDMAで送出する場合の、CPU部1103の
制御のフローチャートである。ステップS50でスキャ
ナ1101より拡張I/F制御部1102を介して割り
込みが発生すると、ステップS51で拡張I/F制御部
1102にある割り込み制御用のレジスタ(チャンネル
ナンバーとデータレングス)を読み込み、次に、読み取
った制御用のレジスタの内容に基づいて、ステップS5
2でオープンパケット(DMA)を送出し、次にステッ
プS53でデータパケット(DMA)を送出し、次のス
テップS54でクローズパケット(DMA)を送出し、
処理を終了する。
FIG. 5 shows a conventional system in which image signal data input by a scanner 1101 is extended I / F.
Read from the scanner 1101 by the control unit 1102,
Stored in DRAM 1104 by DMA, then
4 is a flowchart of control by a CPU unit 1103 when sending data to a computer 105 by DMA. When an interrupt occurs from the scanner 1101 via the extension I / F control unit 1102 in step S50, a register (channel number and data length) for interruption control in the extension I / F control unit 1102 is read in step S51. Based on the read contents of the control register, the process proceeds to step S5.
2, an open packet (DMA) is transmitted, then a data packet (DMA) is transmitted in step S53, and a closed packet (DMA) is transmitted in the next step S54.
The process ends.

【0009】図7に、従来のプリンタコントローラ11
06による制御をつかさどる部分の回路の一例を示す。
図7では、データの流れは省略してある。図7(図8、
図6、図5を参照)において、図6の(A)で示される
部分に相当する制御は、先ずスキャナ1101より、デ
ータリクエスト信号DREQ602がアービタ702を
介して、拡張I/F制御部1102(拡張I/Fシーケ
ンサ703はその一部)を介してCPU部1103に送
られてくると、CPU部1103に割り込みが発生し、
CPU部1103はCPUアクセス(ソフトウエア)に
より、DREQ602の割込があったことを認識する。
FIG. 7 shows a conventional printer controller 11.
6 shows an example of a circuit that controls the control by the control unit 06.
In FIG. 7, the flow of data is omitted. FIG. 7 (FIG. 8,
In FIGS. 6 and 5, the control corresponding to the portion shown in FIG. 6A is as follows. First, the scanner 1101 sends the data request signal DREQ 602 via the arbiter 702 to the extended I / F controller 1102 ( When the extended I / F sequencer 703 is sent to the CPU 1103 via a part thereof, an interrupt occurs in the CPU 1103,
The CPU unit 1103 recognizes that the DREQ 602 has been interrupted by CPU access (software).

【0010】次にCPU部1103は、拡張I/F制御
部1102を介して、拡張I/F11より、スキャナ1
101へDACK601をインバータ715を介して負
論理で送出する。同時に拡張チャネルセレクト信号EX
CS608を選択信号としてインバータ716を介して
負論理で送出する。更に、スキャナ1101から画像信
号データを読み取る信号RD604をインバータ717
を介して負論理信号として、拡張I/F11(同時にネ
ットワークの接続されている拡張I/F信12へ)送出
する。次に、プリンタ内の必要な内部処理がなされ、ネ
ットワーク1105からのDREQ12を待つ。
Next, the CPU 1103 sends the scanner 1 from the extension I / F 11 via the extension I / F controller 1102.
The DACK 601 is sent to 101 via the inverter 715 in negative logic. At the same time, the extension channel select signal EX
CS 608 is transmitted as a selection signal through inverter 716 in negative logic. Further, a signal RD 604 for reading image signal data from the scanner 1101 is supplied to an inverter 717.
As an extended I / F 11 (to the extended I / F signal 12 connected to the network at the same time) as a negative logic signal. Next, necessary internal processing in the printer is performed, and a DREQ 12 from the network 1105 is waited.

【0011】図6の(B)で示される部分に相当する制
御は、ネットワーク1105より、データリクエスト信
号DREQ605がアービタ702を介して、拡張I/
F制御部1102を介してCPU部1103に送られて
くると、CPU部1103に割り込みが発生し、CPU
部1103はCPUアクセスにより、DREQ605の
割込があったことを認識する。
The control corresponding to the portion shown in FIG. 6B is performed when the data request signal DREQ 605 is transmitted from the network 1105 via the arbiter 702 to the extended I / O.
When sent to the CPU unit 1103 via the F control unit 1102, an interrupt occurs in the CPU unit 1103, and the CPU unit
The unit 1103 recognizes that the DREQ 605 has been interrupted by the CPU access.

【0012】次にCPU部1103は、拡張I/F制御
部1102を介して、拡張I/F12より、ネットワー
ク1105へDACK606をインバータ713を介し
て負論理で送出する。同時に拡張チャネルセレクト信号
EXCS609を選択信号としてインバータ714を介
して負論理で送出する。更に、ネットワーク1105が
画像信号データを読み取る(拡張I/F部より書込む)
信号WR607をインバータ712を介して負論理信号
として、拡張I/F12(同時に拡張I/F11へ)送
出する。
Next, the CPU section 1103 sends the DACK 606 to the network 1105 from the extension I / F 12 via the extension I / F control section 1102 to the network 1105 in negative logic via the inverter 713. At the same time, the extended channel select signal EXCS 609 is sent out as a select signal via the inverter 714 in negative logic. Further, the network 1105 reads the image signal data (writes from the extended I / F unit).
The signal WR 607 is transmitted as a negative logic signal via the inverter 712 to the extension I / F 12 (to the extension I / F 11 at the same time).

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記従
来例では、データを一度プリンタ側のDRAMにため込
んでから、このデータを読出し送信するため、図6のタ
イミングチャートに示したように、スキャナからの受信
とネットワークへの送信との間にプリンタによる内部処
理が介入する。従って、スキャナで読込んでからネット
ワーク上へ送信するまでにかなり時間を必要とし、その
分遅れが生じてしまうという欠点がある。
However, in the above-mentioned conventional example, since data is stored in the DRAM of the printer once and then read and transmitted, as shown in the timing chart of FIG. Internal processing by the printer intervenes between reception and transmission to the network. Therefore, there is a drawback that a considerable time is required from reading by the scanner to transmission on the network, and a delay is generated accordingly.

【0014】さらに、一度プリンタのDRAM上にデー
タをため込むため、プリンタ内の他のDRAMアクセス
の邪魔になってしまうという欠点があった。本発明の目
的は、一方の拡張I/Fから他方の拡張I/Fヘのデー
タ転送をする際に、そのアクセスを高速化することにあ
る。
Furthermore, since data is once stored in the DRAM of the printer, there is a drawback that access to other DRAMs in the printer is hindered. An object of the present invention is to speed up access when data is transferred from one extension I / F to another extension I / F.

【0015】[0015]

【課題を解決するための手段】この課題を解決するため
に、本発明のデータ転送方法は、データバスを共有する
複数のインタフェースを備え、該複数のインタフェース
間でのデータ転送を制御するデータ転送方法であって、
一方のインタフェースに対する読出しのための信号と同
期して、読み出されたデータを他方のインタフェースに
書き込むための信号を出力し、前記一方のインタフェー
スから読み出されたデータを直接前記他方のインタフェ
ースに書き込むことを特徴とする。ここで、前記他方の
インタフェースはネットワークに接続されている。
To solve this problem, a data transfer method according to the present invention includes a plurality of interfaces sharing a data bus, and controls data transfer between the plurality of interfaces. The method
A signal for writing read data to the other interface is output in synchronization with a signal for reading for one interface, and the data read from the one interface is directly written to the other interface. It is characterized by the following. Here, the other interface is connected to a network.

【0016】叉、本発明のデータ転送装置は、データバ
スを共有する複数のインタフェースを備え、該複数のイ
ンタフェース間でのデータ転送を制御するデータ転送装
置であって、一方のインタフェースに対して読出しのた
めの読出信号を出力する手段と、前記読出信号と同期し
て、読み出されたデータを他方のインタフェースに書き
込むための書込信号を出力する手段とを備え、前記一方
のインタフェースから読み出されたデータを直接前記他
方のインタフェースに書き込むことを特徴とする。ここ
で、前記他方のインタフェースはネットワークに接続さ
れている。また、前記データ転送装置はプリンタコント
ローラに含まれ、前記一方のインタフェースはスキャナ
に接続されている。
A data transfer device according to the present invention includes a plurality of interfaces that share a data bus, and controls data transfer between the plurality of interfaces. Means for outputting a read signal for synchronizing with the read signal, and means for outputting a write signal for writing read data to the other interface in synchronization with the read signal. The written data is directly written to the other interface. Here, the other interface is connected to a network. The data transfer device is included in a printer controller, and the one interface is connected to a scanner.

【0017】[0017]

【発明の実施の形態】以下図面を用いて、本発明の実施
の形態を詳細に説明する。 <本実施の形態の構成例とデータの流れ>図1は本実施
の形態のインタフェースの構成例を説明するためのブロ
ック図であり、構成とデータの流れと、その制御信号の
接続を簡略化して示している。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram for explaining an example of the configuration of an interface according to the present embodiment, which simplifies the configuration, the flow of data, and the connection of control signals. Is shown.

【0018】図1において、101は、プリンタコント
ローラ106の拡張I/F1に接続されているスキャナ
である。102は、プリンタコントローラ106の拡張
I/F1と拡張I/F2とを制御する拡張I/F制御部
である。103は、プリントコントローラ106を制御
する制御部で、制御のためのプログラム記憶部を含むプ
ロセッサよりなるCPU部である。
In FIG. 1, reference numeral 101 denotes a scanner connected to the extension I / F 1 of the printer controller 106. Reference numeral 102 denotes an extension I / F control unit that controls the extension I / F1 and the extension I / F2 of the printer controller 106. A control unit 103 controls the print controller 106, and is a CPU unit including a processor including a program storage unit for control.

【0019】104は、必要に応じて、プリンタコント
ローラ106の描画データや通信データを記憶しておく
DRAMである。105は、プリンタコントローラ20
6の拡張I/F2に接続されているネットワークであ
る。107は、本実施の形態によるスキャナ101から
ネットワーク105へのデータの流れを示している。ス
キャナ101から拡張I/F制御部102へデータリク
エストDREQ202の信号が送られ、拡張I/F制御
部102よりスキャナ101へはデータアクノレッヂD
ACK203の信号が送られる。また、ネットワーク1
05から拡張I/F制御部102へデータリクエストD
REQ205の信号が送られ、拡張I/F制御部102
よりネットワーク105へは、データアクノレッヂDA
CK206の信号が送られる。
Reference numeral 104 denotes a DRAM for storing drawing data and communication data of the printer controller 106 as necessary. 105 is the printer controller 20
6 is a network connected to the extension I / F2. Reference numeral 107 denotes a flow of data from the scanner 101 to the network 105 according to the present embodiment. A signal of the data request DREQ 202 is sent from the scanner 101 to the extension I / F control unit 102, and the data acknowledgment D is sent from the extension I / F control unit 102 to the scanner 101.
An ACK 203 signal is sent. Network 1
05 to the extended I / F control unit 102
REQ 205 is transmitted, and the extended I / F control unit 102
To the network 105, the data acknowledge DA
The signal of CK206 is sent.

【0020】ここで、図1においては、拡張インタフェ
ース側の太く黒色で示してある部分が、共有しているデ
ータバスを示している。すなわち、図1では、スキャナ
101とネットワーク105とは、プリンタコントロー
ラ106の内部で、拡張I/F1と拡張I/F2のデー
タバスならびに拡張I/F制御部102は共有されてい
る。
Here, in FIG. 1, the thick black portion on the extension interface side indicates a shared data bus. That is, in FIG. 1, the scanner 101 and the network 105 share the data bus of the extension I / F1 and the extension I / F2 and the extension I / F control unit 102 inside the printer controller 106.

【0021】<本実施の形態の制御タイミングチャート
例>図2は、スキャナ101と拡張I/F制御部102
との間の信号と、ネットワーク105と拡張I/F制御
部102との間の信号の関係を示したタイミングチャー
トである。図2のCLK201はクロックで、全ての制
御はCLK201に基づいて行なわれている。
<Example of Control Timing Chart of this Embodiment> FIG. 2 shows a scanner 101 and an extended I / F controller 102.
4 is a timing chart showing the relationship between signals between the network 105 and the signal between the network 105 and the extended I / F control unit 102. CLK201 in FIG. 2 is a clock, and all controls are performed based on CLK201.

【0022】DREQ202は、スキャナ101の側か
ら拡張I/F制御部102へDMA転送してくる際のデ
ータリクエスト信号である。DACK203はプリンタ
コントローラ106側の拡張I/F制御部102が、D
REQ202に対して応答出力するデータアクノレッヂ
信号である。RD204はスキャナ101に対しプリン
タコントローラ106が読み取ることを示すリード信号
である。
A DREQ 202 is a data request signal when DMA transfer is performed from the scanner 101 to the extended I / F control unit 102. The DACK 203 is provided by the extended I / F control unit 102 on the printer controller 106 side.
This is a data acknowledge signal output in response to REQ202. An RD 204 is a read signal indicating to the scanner 101 that the printer controller 106 reads.

【0023】DREQ205は、ネットワーク105の
側からプリンタコントローラ106の拡張I/F制御部
102へ送信してくるデータリクエスト信号である。D
ACK206は、プリンタコントローラ106側がDR
EQ205に対して応答出力するデータアクノレッヂ信
号である。WR207はネットワーク105に対しプリ
ンタコントローラ106が書き込むことを示すライト信
号である。
A DREQ 205 is a data request signal transmitted from the network 105 to the extended I / F control unit 102 of the printer controller 106. D
The ACK 206 is the DR on the printer controller 106 side.
This is a data acknowledge signal output in response to the EQ 205. WR 207 is a write signal indicating that the printer controller 106 writes to the network 105.

【0024】図2の(A)の部分は、最初にネットワー
ク105よりDREQ205があり(T1で示す)、次
に、スキャナ101による画像を読み取った信号を送出
する要求信号としてのDREQ202が拡張I/F部2
02に発せられ(T2で示す)、アクノレッヂとしての
DACK203の応答が拡張I/F制御部102よりス
キャナ101へ発せられ、またDACK203に同期し
て、画像情報データがRD204によりスキャナ101
より読み出される。DACK203と同時に、拡張I/
F制御部102により、DACK206が発せられ、同
時に画像信号をネットワーク105に送出するためにW
R207が発せられる。
In FIG. 2A, first, a DREQ 205 is provided from the network 105 (indicated by T1), and then a DREQ 202 as a request signal for transmitting a signal obtained by reading an image by the scanner 101 is an extended I / O. F part 2
02 (indicated by T2), a response of the DACK 203 as an acknowledgment is issued from the extended I / F control unit 102 to the scanner 101, and the image information data is synchronized with the DACK 203 by the RD 204 to the scanner 101.
Is read out. At the same time as DACK203, extended I /
A DACK 206 is issued by the F control unit 102 and at the same time, a W
R207 is issued.

【0025】図2の(B)の部分は、まずスキャナ10
1よりDREQ202があり(T3で示す)、次にDR
EQ205がネットワーク105よりあった場合であ
り、DACK203、DACK206、RD204、W
R20、のタイミングは、(A)の部分と同様である。 <本実施の形態の制御フロー例>図3は、DMA転送の
際の本発明の実施の形態におけるシステムの制御フロー
を示した図である。
FIG. 2B is a sectional view of the scanner 10.
1, there is a DREQ 202 (indicated by T3), and then DR
This is the case where the EQ 205 exists from the network 105, and the DACK 203, the DACK 206, the RD 204, and the W
The timing of R20 is the same as that of the part (A). <Example of Control Flow of the Present Embodiment> FIG. 3 is a diagram showing a control flow of the system in the embodiment of the present invention at the time of DMA transfer.

【0026】本実施の形態では、スキャナ101で入力
された画像信号データを、拡張I/F制御部102によ
りスキャナ1101から読み取り、DRAM104に蓄
えることなく、ネットワーク105にDMAで送出する
制御のフローを示した図である。図3に示すように、ス
テップS30でスキャナ101より拡張I/F制御部1
02を介してCPU部103に対しての割り込みが発生
すると、ステップS31でCPU部1103が拡張I/
F制御部1102にある割り込み制御用のレジスタ(チ
ャンネルナンバーとデータレングスとスルーフラグ)を
読み込み、次に、読み取った制御用のレジスタの内容に
基づいて、ステップS32でオープンパケット(DM
A)を送出し、次にステップS33でデータパケット
(DMA)を送出し、次のステップS34でクローズパ
ケット(DMA)を送出し、処理を終了する。
In the present embodiment, a flow of control in which image signal data input by the scanner 101 is read from the scanner 1101 by the extended I / F control unit 102 and transmitted to the network 105 by DMA without being stored in the DRAM 104. FIG. As shown in FIG. 3, in step S30, the extended I / F control unit 1
When an interrupt to the CPU unit 103 occurs via the CPU 102 in step S31, the CPU unit 1103
The register for interrupt control (channel number, data length, and through flag) in the F control unit 1102 is read. Then, based on the contents of the read register for control, an open packet (DM
A), then a data packet (DMA) is transmitted in step S33, and a close packet (DMA) is transmitted in the next step S34, and the process is terminated.

【0027】ここで、スルーという新規信号が真の場合
は、スキャナ101により読み取ったデータをプリンタ
のDRAM104に蓄えることなく、データの流れを図
1に示すように設定することを意味している。 <本実施の形態の回路例>図4に、本発明を実施した回
路の例を示す。以下、プリンタコントローラ106によ
る制御をつかさどる部分の回路の一例を示す。図4では
データの流れは省略してある。
Here, when the new signal of "through" is true, it means that the data flow is set as shown in FIG. 1 without storing the data read by the scanner 101 in the DRAM 104 of the printer. <Example of Circuit of the Present Embodiment> FIG. 4 shows an example of a circuit embodying the present invention. Hereinafter, an example of a circuit of a portion that controls the printer controller 106 will be described. In FIG. 4, the flow of data is omitted.

【0028】本例では、スルーで動作する場合、すなわ
ち、図4において、CPU103からのポートデータが
1の状態でのポートセット信号により、フリップフロッ
プ401が真にセットされていた場合につて説明する。
なお、フリップフロップ401がセットされていない場
合は、論理積回路404、405が生かされ、論理積回
路406が禁止される。また、論理積回路409、41
0が禁止され、論理積回路408が生かされる。すなわ
ち、フリップフロップ401がセットされていない場合
の回路の働きは、図7に示す従来の回路例と同じとな
る。
In this example, a description will be given of a case where the flip-flop 401 is set to true by the port set signal when the port data from the CPU 103 is 1 in FIG. .
When the flip-flop 401 is not set, the AND circuits 404 and 405 are used, and the AND circuit 406 is prohibited. Also, AND circuits 409 and 41
0 is prohibited, and the AND circuit 408 is activated. That is, the function of the circuit when the flip-flop 401 is not set is the same as the conventional circuit example shown in FIG.

【0029】以下、フリップフロップ401がセットさ
れている場合を前提に、本実施の形態を説明する。図4
(図1、図2、図3を参照)において、図2の(A)で
示される部分に相当する制御は、先ずネットワーク10
5より、データリクエスト信号DREQ205が、拡張
I/F制御部102(拡張I/Fシーケンサ403はそ
の一部)を介してCPU部103に送られてきて(図2
のT1)、次にDREQ202がスキャナ101から送
られてくると、フリップフロップ401がセットされて
いるので、論理積回路406が満足される。論理積回路
406の出力は、論理和回路407とアービタ402を
介し、拡張I/Fシーケンサ403に与えられる。
Hereinafter, the present embodiment will be described on the assumption that the flip-flop 401 is set. FIG.
In FIGS. 1, 2 and 3, the control corresponding to the portion shown in FIG.
5, the data request signal DREQ 205 is sent to the CPU 103 via the extended I / F control unit 102 (a part of the extended I / F sequencer 403) (FIG. 2).
T1), when the DREQ 202 is sent from the scanner 101, the flip-flop 401 is set, so that the AND circuit 406 is satisfied. The output of the AND circuit 406 is provided to the extended I / F sequencer 403 via the OR circuit 407 and the arbiter 402.

【0030】そこで、拡張I/Fシーケンサ403から
DACK203がインバータ415を介して負信号とし
て拡張I/F1へ出力される。同時に、論理積回路41
0が生かされているので、論理和回路413を介して、
DACK206が負信号として拡張I/F2に出力され
る。また、RD204が、インバータ417を介して負
信号として拡張I/F1へ出力され、スキャナ101へ
送られる。同時に、論理積回路409が生かされている
ので、論理和回路412を介して、WR207が拡張I
/F2へ出力される。
Therefore, the DACK 203 is output from the extension I / F sequencer 403 to the extension I / F 1 as a negative signal via the inverter 415. At the same time, the AND circuit 41
Since 0 is utilized, via the OR circuit 413,
DACK 206 is output to extension I / F2 as a negative signal. Further, the RD 204 is output as a negative signal to the extension I / F 1 via the inverter 417 and is sent to the scanner 101. At the same time, since the AND circuit 409 is utilized, the WR 207 is connected to the extended I through the OR circuit 412.
/ F2.

【0031】同時に、拡張チャネルセレクト信号EXC
S208を、選択信号としてインバータ416を介して
負論理で拡張I/F1、すなわちスキャナ101へ送出
する。また同時に、拡張チャネルセレクト信号EXCS
209を、選択信号としてインバータ414を介して負
論理で拡張I/F2、すなわちネットワーク105へ送
出する。
At the same time, the extension channel select signal EXC
S208 is transmitted as a selection signal to the extended I / F1, that is, the scanner 101, via the inverter 416 in negative logic. At the same time, the extension channel select signal EXCS
209 is transmitted as a selection signal to the extended I / F 2, that is, the network 105 via the inverter 414 in negative logic.

【0032】以上のように制御することにより、スキャ
ナ101よりデータを読込むと同時に、ネットワーク1
05へ書込む制御(データの流れ107)が可能とな
る。すなわち、以上のようにすることで、データを拡張
I/F1から拡張I/F2へのDMA転送時に、プリン
タ側DRAMにデータをためることなく送信することが
できるので、高速なデータ転送ができる。
By controlling as described above, data is read from the scanner 101 and simultaneously the network 1
05 (data flow 107). In other words, by performing the above, data can be transmitted to the printer-side DRAM without accumulating data during DMA transfer from the extension I / F1 to the extension I / F2, so that high-speed data transfer can be performed.

【0033】なお、本発明は、複数の機器(例えばホス
トコンピュータ,インタフェイス機器,リーダ,プリン
タなど)から構成されるシステムに適用しても、一つの
機器からなる装置(例えば、複写機,ファクシミリ装置
など)に適用してもよい。また、本発明の目的は、前述
した実施形態の機能を実現するソフトウェアのプログラ
ムコードを記録した記憶媒体を、システムあるいは装置
に供給し、そのシステムあるいは装置のコンピュータ
(またはCPUやMPU)が記憶媒体に格納されたプロ
グラムコードを読出し実行することによっても、達成さ
れることは言うまでもない。
The present invention can be applied to a system including a plurality of devices (for example, a host computer, an interface device, a reader, a printer, etc.), but can be applied to a single device (for example, a copier, a facsimile). Device). Further, an object of the present invention is to provide a storage medium storing a program code of software for realizing the functions of the above-described embodiments to a system or an apparatus, and a computer (or CPU or MPU) of the system or apparatus to store the storage medium. Needless to say, this can also be achieved by reading and executing the program code stored in the program.

【0034】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。プログラムコードを供給
するための記憶媒体としては、例えば、フロッピディス
ク,ハードディスク,光ディスク,光磁気ディスク,C
D−ROM,CD−R,磁気テープ,不揮発性のメモリ
カード,ROMなどを用いることができる。
In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiment, and the storage medium storing the program code constitutes the present invention. Examples of a storage medium for supplying the program code include a floppy disk, hard disk, optical disk, magneto-optical disk, and C
A D-ROM, a CD-R, a magnetic tape, a nonvolatile memory card, a ROM, and the like can be used.

【0035】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているOS(オペレ
ーティングシステム)などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
When the computer executes the readout program code, not only the functions of the above-described embodiment are realized, but also the OS (Operating System) running on the computer based on the instruction of the program code. ) May perform some or all of the actual processing, and the processing may realize the functions of the above-described embodiments.

【0036】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。
Further, after the program code read from the storage medium is written into a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the program code is written based on the instructions of the program code. It goes without saying that the CPU included in the function expansion board or the function expansion unit performs part or all of the actual processing, and the processing realizes the functions of the above-described embodiments.

【0037】[0037]

【発明の効果】以上説明したように、本発明によれば、
拡張I/Fから拡張I/Fヘのデータ転送をプリンタの
負荷が少なくかつ高速に行なうことができる。
As described above, according to the present invention,
Data transfer from the extension I / F to the extension I / F can be performed at a high speed with a small load on the printer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施の形態のデータの流れを説明するための
ブロック図である。
FIG. 1 is a block diagram illustrating a data flow according to an embodiment.

【図2】本実施の形態のI/F間の信号関係の一例を説
明するためのタイミングチャートである。
FIG. 2 is a timing chart illustrating an example of a signal relationship between I / Fs according to the present embodiment.

【図3】本実施の形態のDMA転送を簡単に示したフロ
ーチャートである。
FIG. 3 is a flowchart simply showing a DMA transfer according to the present embodiment.

【図4】本実施の形態の制御部の一例を説明するために
簡単化した回路例である。
FIG. 4 is a simplified circuit example for explaining an example of a control unit of the present embodiment.

【図5】従来のDMA転送を簡単に示したフローチャー
トである。
FIG. 5 is a flowchart simply showing a conventional DMA transfer.

【図6】従来のI/F間の信号関係の一例を説明するタ
イミングチャートである。
FIG. 6 is a timing chart illustrating an example of a conventional signal relationship between I / Fs.

【図7】従来の回路の一例を説明するためのブロック図
である。
FIG. 7 is a block diagram for explaining an example of a conventional circuit.

【図8】従来のデータの流れを説明するための図であ
る。
FIG. 8 is a diagram for explaining a conventional data flow.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 データバスを共有する複数のインタフェ
ースを備え、該複数のインタフェース間でのデータ転送
を制御するデータ転送方法であって、 一方のインタフェースに対する読出しのための信号と同
期して、読み出されたデータを他方のインタフェースに
書き込むための信号を出力し、前記一方のインタフェー
スから読み出されたデータを直接前記他方のインタフェ
ースに書き込むことを特徴とするデータ転送方法。
1. A data transfer method comprising: a plurality of interfaces sharing a data bus; and controlling data transfer between the plurality of interfaces, wherein a read operation is performed in synchronization with a read signal for one interface. A data transfer method comprising: outputting a signal for writing output data to the other interface; and writing data read from the one interface directly to the other interface.
【請求項2】 前記他方のインタフェースはネットワー
クに接続されていることを特徴とする請求項1記載のデ
ータ転送方法。
2. The data transfer method according to claim 1, wherein said other interface is connected to a network.
【請求項3】 データバスを共有する複数のインタフェ
ースを備え、該複数のインタフェース間でのデータ転送
を制御するデータ転送装置であって、 一方のインタフェースに対して読出しのための読出信号
を出力する手段と、前記読出信号と同期して、読み出さ
れたデータを他方のインタフェースに書き込むための書
込信号を出力する手段とを備え、 前記一方のインタフェースから読み出されたデータを直
接前記他方のインタフェースに書き込むことを特徴とす
るデータ転送装置。
3. A data transfer device having a plurality of interfaces sharing a data bus and controlling data transfer between the plurality of interfaces, and outputs a read signal for reading to one of the interfaces. Means, and means for outputting a write signal for writing read data to the other interface in synchronization with the read signal, and directly reading the data read from the one interface to the other interface. A data transfer device for writing to an interface.
【請求項4】 前記他方のインタフェースはネットワー
クに接続されていることを特徴とする請求項3記載のデ
ータ転送装置。
4. The data transfer device according to claim 3, wherein said other interface is connected to a network.
【請求項5】 前記データ転送装置はプリンタコントロ
ーラに含まれ、前記一方のインタフェースはスキャナに
接続されていることを特徴とする請求項3又は4記載の
データ転送装置。
5. The data transfer device according to claim 3, wherein the data transfer device is included in a printer controller, and the one interface is connected to a scanner.
JP27476797A 1997-10-07 1997-10-07 Data for transferring method and device therefor Withdrawn JPH11110337A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27476797A JPH11110337A (en) 1997-10-07 1997-10-07 Data for transferring method and device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27476797A JPH11110337A (en) 1997-10-07 1997-10-07 Data for transferring method and device therefor

Publications (1)

Publication Number Publication Date
JPH11110337A true JPH11110337A (en) 1999-04-23

Family

ID=17546298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27476797A Withdrawn JPH11110337A (en) 1997-10-07 1997-10-07 Data for transferring method and device therefor

Country Status (1)

Country Link
JP (1) JPH11110337A (en)

Similar Documents

Publication Publication Date Title
JPH01147647A (en) Data processor
JPH01277928A (en) Printer
JP2006293927A (en) Direct memory access controller and system lsi including direct memory access controller
JP5340058B2 (en) Image processing apparatus, control method thereof, and program
JPH11110337A (en) Data for transferring method and device therefor
US6678749B2 (en) System and method for efficiently performing data transfer operations
KR100591243B1 (en) On-chip serialized peripheral bus system and operating method thereof
JPH08202677A (en) Microcontroller
JP3356110B2 (en) Function expansion system and data transfer method used therefor
JP2007323662A (en) Data transfer method
JPH11252150A (en) Network connection device and network connection control method
KR101116613B1 (en) Apparatus and method for memory access control
KR20070081981A (en) Interface method and apparatus in cpuless system
JP2001167046A (en) Image processor
KR20020084725A (en) Memory controller for data transporting with low speed periperal device
JP2000035938A (en) Data transfer method and device and image processor
KR100657294B1 (en) Asynchronous interface device for high speed transmission of multimedia data
JP2019014176A (en) Image forming apparatus and image forming method
JP2003167841A (en) Data transfer method and recording device
JPH05324529A (en) Method and device for data transfer
JP2895514B2 (en) Image data transfer control method for page printer
JPH11203059A (en) Image input and output device and its memory access method, and storage medium storing computer readable program
JPH02211571A (en) Information processor
JPH086537A (en) Video data transferring and processing circuit
JPH11254760A (en) Method and device for printing

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207