JPS6120407A - Amplifier - Google Patents
AmplifierInfo
- Publication number
- JPS6120407A JPS6120407A JP14119584A JP14119584A JPS6120407A JP S6120407 A JPS6120407 A JP S6120407A JP 14119584 A JP14119584 A JP 14119584A JP 14119584 A JP14119584 A JP 14119584A JP S6120407 A JPS6120407 A JP S6120407A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- differential amplifier
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、オフセントを加減可能にした差動増幅型番
ざ関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a differential amplifier model that allows adjustment of offset.
従来の技術
従来、半導体集積回路で構成される増幅器は、第５図に
示すような差動増幅器を用いて構成される。すなわち、
一対のトランジスタ２．４のエミッタを共通化し、この
エミッタと接地ラインとの間に定電流源６を設置して差
動増幅器を構成し、各トランジスタ２．４０ベースには
、増幅すべき信号または出力側からの帰還信号などを加
える入力端子８．１０が形成されている。2. Description of the Related Art Conventionally, an amplifier constructed of a semiconductor integrated circuit is constructed using a differential amplifier as shown in FIG. That is,
The emitters of the pair of transistors 2.4 are shared, and a constant current source 6 is installed between the emitters and the ground line to configure a differential amplifier. An input terminal 8.10 is formed to which a feedback signal from the output side is added.
この差動増幅器の各トランジスタ２．４のコレクタ側に
は、能動負荷としてトランジスタ１２．１４および抵抗
１６．１８から構成されるカレントミラー回路が設置さ
れている。A current mirror circuit consisting of a transistor 12.14 and a resistor 16.18 is installed as an active load on the collector side of each transistor 2.4 of this differential amplifier.
そして、差動増幅器の出力は、トランジスタ４のコレク
タ側から取り出されてトランジスタ２０のベースに加え
られる。トランジスタ２０のコレクタと接地ライン（Ｇ
ＮＤ）との間には、抵抗２２が接続され、この抵抗２２
によってトランジスタ２０のコレクタに発生する増幅出
力が、出力端子２４から取り出されるようになっている
。The output of the differential amplifier is then taken out from the collector side of the transistor 4 and applied to the base of the transistor 20. The collector of the transistor 20 and the ground line (G
A resistor 22 is connected between the
The amplified output generated at the collector of the transistor 20 is taken out from the output terminal 24.
この増幅器において、オフセットを可変は、入力端子８
．１０に加えられる入力電圧■ｌＮ＋、■、、を変化に
よって与えられる。In this amplifier, the offset can be varied at the input terminal 8.
．． 10 is given by changing the input voltage ■IN+, ■, , .
発明が解決しようとする問題点
このような増幅器において、入力電圧Ｖ １８１ 、Ｖ
＋ＮＺを一定にしてオフセットを可変することは不可能
であり、しかも、入力電圧ＶＩＮＩ 、ＶＩＮ□の何れ
かに対応して高精度の出力電圧を発生させることは非常
に厄介であり、回路構成上、高価になるとともに、信顛
性についても低いものとなる。Problems to be Solved by the Invention In such an amplifier, the input voltages V 181 , V
It is impossible to keep +NZ constant and vary the offset. Furthermore, it is very difficult to generate a highly accurate output voltage corresponding to either the input voltage VINI or VIN□, and it is difficult due to the circuit configuration. , it becomes expensive and has low reliability.
そこで、この発明は、入力電圧を変化させることなく、
高精度でしかも所望のオフセントが得られるようにした
増幅器を提供しようとするものである。Therefore, the present invention has been developed to
It is an object of the present invention to provide an amplifier that is highly accurate and can obtain a desired offset.
問題点を解決するための手段
この発明は、差動増幅器に能動負荷としてカレントミラ
ー回路を設置した増幅器において、前記カレントミラー
回路に対して共動状態に置かれる１または２以上のトラ
ンジスタを並列に接続するとともに、これらトランジス
タの動作を選択的にカットオフ状態にするスイッチング
回路を設置したものである。Means for Solving the Problems This invention provides an amplifier in which a current mirror circuit is installed as an active load in a differential amplifier, in which one or more transistors placed in a cooperating state with respect to the current mirror circuit are connected in parallel. In addition to connecting these transistors, a switching circuit is installed to selectively cut off the operation of these transistors.
作用
差動増幅器に対する能動負荷を構成するカレントミラー
回路と共動関係にあるｌまたは２以上のトランジスタを
スイッチング回路で選択的にカットオフ状態にすること
により、差動増幅器のオフセントが変化する。The offset of the differential amplifier is changed by selectively cutting off one or more transistors that are in co-operation with a current mirror circuit that constitutes an active load for the differential amplifier using a switching circuit.
実施例
以下、この発明を図面に示した実施例を参照して詳細に
説明する。Embodiments Hereinafter, the present invention will be explained in detail with reference to embodiments shown in the drawings.
第１図はこの発明の増幅器の実施例を示し、第５図に示
す増幅器と同一部分には同一符号を付しである。FIG. 1 shows an embodiment of the amplifier of the present invention, and the same parts as those of the amplifier shown in FIG. 5 are given the same reference numerals.
トランジスタ２．４で構成される差動増幅器に対して、
トランジスタ１２．１４および抵抗１６．１８でカレン
トミラー回路が能動負荷として接続されている。このカ
レントミラー回路に対して共動関係を有する１または２
以上のトランジスタ２６、．２６□ ・・・２６Ｎおよ
び抵抗２Ｂ２．２８□ ・・・２８．が並列に接続され
ている。すなわち、各トランジスタ２６＋ 、２６ｚ
・・・２６ｓのヘースは、トランジスタ１４のヘース
と共通に接続され、また、各抵抗２８．．２Ｂ□ ・・
・２８Ｎも並列に接続されている。For a differential amplifier composed of transistors 2.4,
A current mirror circuit is connected as an active load with transistor 12.14 and resistor 16.18. 1 or 2 having a co-moving relationship with this current mirror circuit
The transistors 26, . 26□ ...26N and resistance 2B2.28□ ...28. are connected in parallel. That is, each transistor 26+, 26z
. . 26s is commonly connected to the transistor 14's hesis, and each resistor 28. ．． 2B□...
・28N is also connected in parallel.
そして、トランジスタ２６．．２６□ ・・・・２６８
のエミッタと接地ラインとの間には、トランジスタ２６
．．２６□ ・・・２６．をカットオフ状態に切換える
スイッチング回路としてのトランジスタ３０が抵抗３２
を介して設置され、このトランジスタ３０のヘースには
、抵抗３４を介して制御入力端子３６が形成され、スイ
ッチング人力が加えられる。And transistor 26. ．． 26□ ・・・268
A transistor 26 is connected between the emitter of the
．． ．． 26□ ...26. A transistor 30 serving as a switching circuit for switching to a cut-off state is connected to a resistor 32.
A control input terminal 36 is formed at the base of the transistor 30 via a resistor 34 to apply switching power.
以上の構成において、動作を説明する。In the above configuration, the operation will be explained.
入力端子８には第２図のＡに示す入力電圧Ｖ＋Ｎ＋■ｌ
Ｈ２が加えられ、入力端子１０には第２図のＢに示す入
力電圧ＶＩＮｔ （＝Ｖ＋Ｎ＋）が与えられた場合に
おいて、第２図のＣに示すパルスＣ１が加えられると、
トランジスタ３０が導通する。パルスＣ１のレベルは、
トランジスタ３０を導通状ｔｑにするための電圧値、例
えば、ダイオード電圧■。The input terminal 8 has an input voltage V+N+■l shown in A in Fig. 2.
H2 is applied and the input voltage VINt (=V+N+) shown in FIG. 2B is applied to the input terminal 10, and when the pulse C1 shown in FIG. 2C is applied,
Transistor 30 becomes conductive. The level of pulse C1 is
A voltage value for making the transistor 30 conductive tq, for example, a diode voltage ■.
以上に設定するものとする。The above settings shall be made.
トランジスタ３０が導通すると、各トランジスタ２６．
．２６□ ・・・２６．がカットオフ状態になり、入力
電圧Ｖ＋ｓ＋ 、Ｖ＋ｓｚが同値でも、差動出力が発生
し、出力端子２４には、第２図のＤのパルス出力Ｄ１が
発生ずる。When transistor 30 conducts, each transistor 26 .
．． 26□ ...26. is in a cut-off state, and even if the input voltages V+s+ and V+sz are the same value, a differential output is generated, and the pulse output D1 of D in FIG. 2 is generated at the output terminal 24.
また、入力端子１０に加えられる入力電圧ＶＩＮ□をΔ
ＶＩＮ（例えば、１８ｍＶ）だけ低下させると、第２図
のＤに示すように、出力端子２４には出力Ｄ２が発生す
る。Also, the input voltage VIN□ applied to the input terminal 10 is set to Δ
When VIN is lowered by 18 mV, for example, an output D2 is generated at the output terminal 24, as shown at D in FIG.
このとき、制御入力端子３６に第２図のＣに示すパルス
Ｃ２を加えても、出力ｖ０は一定値を維持し、その値が
変動しない。すなわち、入力電圧ＶＩＮＩ 、Ｖ＋Ｎｔ
を一定に維持してトランジスタ３０を導通させ、トラン
ジスタ２６．．２６□ ・、・２６Ｎを力、トオフ状態
にすることにより、差動増幅器にオフセットΔＶＩＮを
設定することができる。At this time, even if a pulse C2 shown in C in FIG. 2 is applied to the control input terminal 36, the output v0 maintains a constant value and does not fluctuate. That is, the input voltage VINI, V+Nt
is held constant to make transistor 30 conductive and transistor 26 . ．． By turning 26□ . . . 26N into the off state, an offset ΔVIN can be set in the differential amplifier.
この実施例において、抵抗２８３．２８ｚ ・・・２
８Ｎは、第３図に示すように、単一の抵抗２８に置き換
えても良く、また、図示しないが、トランジスタ２６．
．２６． ・・・２６Ｎも単一のトランジスタに置き
換えても良い。In this example, the resistance 283.28z...2
8N may be replaced by a single resistor 28, as shown in FIG. 3, or by a transistor 26.8N, not shown.
．． 26. ...26N may also be replaced with a single transistor.
また、第４図に示すように、各トランジスタ２６、．２
６□ ・・・２６．を独立させるとともに、各トランジ
スタ２６．．２６□ ・・・２６．４に対して個別にカ
ットオフ状態に切換えるトランジスタ３０、抵抗３２．
３４からなるスイッチング回路を設置し、各トランジス
タ２６．．２６□・・・２６Ｎのヘースに制御入力端子
３６．．３６□ ・・・３６Ｎの１または２以上から制
御入力電圧Ｖ、いＶ、−・・ＶＣＮを選択的に加えてト
ランジスタ２６．．２６□ ・・・２６Ｎの１または２
以上を選択的にカットオフ状態に切換えるようにしても
良い。このようにすれば、トランジスタ２６．．２６□
・・・２６Ｎの選択的な導通によってオフセット値を
任意に可変することができる。Further, as shown in FIG. 4, each transistor 26, . 2
6□ ・・・26. and each transistor 26. ．． 26□ . . . Transistor 30 and resistor 32 . . . , which are individually switched to the cut-off state for 26.4.
34, each transistor 26. ．． 26□...Control input terminal 36. ．． 36□ . . . Control input voltages V, V, - . . . VCN are selectively applied from one or more of 36N to the transistor 26. ．． 26□ ...26N 1 or 2
The above may be selectively switched to the cut-off state. In this way, the transistor 26. ．． 26□
. . . By selectively conducting 26N, the offset value can be arbitrarily varied.
発明の詳細
な説明したように、この発明によれば、入力を変化させ
ることなく、高精度でかつ任意のオフセットを得ること
ができるとともに、そのオフセントを可変することもで
き、しかも、簡単な回路構成により実現でき、製造コス
トの低減をも図ることができる。As described in detail, according to the present invention, it is possible to obtain an arbitrary offset with high accuracy without changing the input, and the offset can also be varied, and moreover, it is possible to use a simple circuit. This can be realized by the configuration, and it is also possible to reduce manufacturing costs.
第１図はこの発明の増幅器の実施例を示す回路図、第２
図はその動作を示す説明図、第３図および第４図はこの
発明の増幅器の他の実施例を示す回路図、第５図は従来
の増幅器を示す回路図である。
２．４・・・差動増幅器を構成するトランジスタ、１２
．１４・・・カレントミラー回路を構成するトランジス
タ、２６１．２６２ ・・・２６゜・・・トランジス
タ、３０・・・スイ・ノチング回路を構成するトランジ
スタ。
只 −神フ
６−の
第２図FIG. 1 is a circuit diagram showing an embodiment of the amplifier of the present invention, and FIG.
3 and 4 are circuit diagrams showing other embodiments of the amplifier of the present invention, and FIG. 5 is a circuit diagram showing a conventional amplifier. 2.4...Transistor constituting a differential amplifier, 12
．． 14...Transistor forming a current mirror circuit, 261.262...26°...Transistor, 30...Transistor forming a switch notching circuit. Figure 2 of Tadashi -Kamifu 6-
Claims (2)
を設置した増幅器において、前記カレントミラー回路に
対して共動状態に置かれる１または２以上のトランジス
タを並列に接続するとともに、これらトランジスタの動
作を選択的にカットオフ状態にするスイッチング回路を
設置したことを特徴とする増幅器。(1) In an amplifier in which a current mirror circuit is installed as an active load in a differential amplifier, one or more transistors placed in a co-operative state with respect to the current mirror circuit are connected in parallel, and the operation of these transistors is controlled. An amplifier characterized in that it is equipped with a switching circuit that selectively puts it into a cut-off state.
並列に接続するとともに、各トランジスタを選択的にカ
ットオフ状態にするスイッチング回路を前記トランジス
タ毎に設置したことを特徴とする特許請求の範囲第１項
に記載の増幅器。(2) A plurality of transistors are connected in parallel to the current mirror circuit, and a switching circuit that selectively puts each transistor into a cut-off state is installed for each transistor. The amplifier described in.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141195A JPH0746764B2 (en) | 1984-07-08 | 1984-07-08 | amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141195A JPH0746764B2 (en) | 1984-07-08 | 1984-07-08 | amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6120407A true JPS6120407A (en) | 1986-01-29 |
| JPH0746764B2 JPH0746764B2 (en) | 1995-05-17 |
Family
ID=15286364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59141195A Expired - Fee Related JPH0746764B2 (en) | 1984-07-08 | 1984-07-08 | amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746764B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292505A (en) * | 1985-10-17 | 1987-04-28 | Yokogawa Electric Corp | Differential amplifier circuit |
| JPS63284912A (en) * | 1987-04-24 | 1988-11-22 | アメリカン テレフオン アンド テレグラフ カムパニー | Differential integrated circuit with variable offset |
| JPH08130421A (en) * | 1994-10-28 | 1996-05-21 | Nec Ic Microcomput Syst Ltd | Differential amplifier circuit |
| WO2010045984A1 (en) * | 2008-10-24 | 2010-04-29 | Saab Ab | Cascode amplifier with increased linearity |
| CN106160681A (en) * | 2015-03-30 | 2016-11-23 | 中航（重庆）微电子有限公司 | A kind of automatic biasing CMOS difference amplifier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123552A (en) * | 1975-04-22 | 1976-10-28 | Toshiba Corp | Transistor ciqcuit |
| JPS5775022A (en) * | 1980-10-29 | 1982-05-11 | Nec Corp | Comparator |
-
1984
- 1984-07-08 JP JP59141195A patent/JPH0746764B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123552A (en) * | 1975-04-22 | 1976-10-28 | Toshiba Corp | Transistor ciqcuit |
| JPS5775022A (en) * | 1980-10-29 | 1982-05-11 | Nec Corp | Comparator |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292505A (en) * | 1985-10-17 | 1987-04-28 | Yokogawa Electric Corp | Differential amplifier circuit |
| JPS63284912A (en) * | 1987-04-24 | 1988-11-22 | アメリカン テレフオン アンド テレグラフ カムパニー | Differential integrated circuit with variable offset |
| JPH08130421A (en) * | 1994-10-28 | 1996-05-21 | Nec Ic Microcomput Syst Ltd | Differential amplifier circuit |
| WO2010045984A1 (en) * | 2008-10-24 | 2010-04-29 | Saab Ab | Cascode amplifier with increased linearity |
| US8368467B2 (en) | 2008-10-24 | 2013-02-05 | Saab Ab | Cascode amplifier with increased linearity |
| CN106160681A (en) * | 2015-03-30 | 2016-11-23 | 中航（重庆）微电子有限公司 | A kind of automatic biasing CMOS difference amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746764B2 (en) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100310405B1 (en) | GAIN CONTROL AMPLIFIER AND ITS CONTROL METHOD | |
| JPS62219813A (en) | Mosfet integrated delay circuit for digital signal | |
| US3988595A (en) | High-gain differential input comparator with emitter feedback input hysteresis | |
| EP0419819B1 (en) | Current mirror | |
| US4259601A (en) | Comparison circuit having bidirectional hysteresis | |
| EP0044339B1 (en) | Current mirror circuit | |
| JPS6120407A (en) | Amplifier | |
| EP0157447B1 (en) | Differential amplifier | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| US4085340A (en) | Range switching transient eliminator circuit | |
| JPH01162005A (en) | Amplifying circuit | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPS60236509A (en) | Differential variable amplifier circuit | |
| JPH0519323B2 (en) | ||
| JPS597244B2 (en) | Wind rattle comparator | |
| TW361009B (en) | Variable gain amplifier circuit | |
| JPS59147514A (en) | Gain variable amplifier circuit | |
| JPS6048606A (en) | Current source circuit | |
| JPS57103417A (en) | Gain control circuit | |
| JPS60149213A (en) | Automatic level control circuit | |
| JPH02186714A (en) | Analogue switch | |
| JPH033403B2 (en) | ||
| JPH0226802B2 (en) | ||
| JPH01272210A (en) | Differential amplifier integrated circuit | |
| JPS6167306A (en) | Amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |