JPS6120178A - 記号列識別装置とその制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は人工知能システムの構成要素に係り、より具体
的には、記号列の入力に対して、その分類コードを出力
する記号列識別装置に関するものである。

（従来技術） 上記記号列識別装置はバタン認識システムでの特徴系列
の分類、ワードプロセッサで作成された文章の原文ファ
イルからのキーワードの抽出、言語翻訳の支援や通信文
章の略文の解読などに使われ、知能化されるこれらの情
報処理システムの形成において欠くことのでキ力いもの
である。

従来の記号列識別はマイコンに識別プログラムを設定す
ることによって達成可能であったが、プログラムの逐次
処理によるために小規模なものに限られた。また、記号
列の構成要素の変動を許容する柔軟な記号列識別に対し
て処理時間の長くカリすぎる欠陥があった。

（発明の目的） 本発明は上記欠陥を解決するものであり、その目的とす
る所は複数の記号列の並列識別と柔軟性圧すぐれた識別
を可能圧する回路方式を提供する事にある。さらに具体
的に云えば、記号列識別の１イ序論理の状態遷移図をダ
イレクトにシミュレートするようにＲＡＭとデコーダと
レジスタアレイとゲートを用いた回路の設計技術全提供
する事にある。

（発明の構成） したがって、本発明によねば、次のような記号列識別装
置が求まる。すなわち、本発明は各記号に関連ずけて外
部信号を記憶する外部信号記憶手段と、記号の入力に対
（７て前記記憶手段の出力する外部信号をデコードする
解読手段と、この解読手段の出力によって制御される内
部信号の進路切換手段と、これを介して連結されるレジ
スタアレイと、記号列の入力開始前に前記レジスタアレ
イの先頭レジスタに内部信号をセットする内部信号設定
手段と、前記記号列の印加終了時に１前記レジスタアレ
イの最後尾レジスタに前記内部信号が致着したか否かを
判別する内部信号検出手段とを備えることを特徴とする
記号列識別装置と、前記゛外部信号記憶手段に前記解読
手段及び内部信号の進路切換手段を介して複数個のレジ
スタアレイを接続し、各段レジスタアレイの最後尾レジ
スタを次段レジスタアレイの先頭レジスタとして使用す
る事を特徴とする記号列識別装置と、前記装置の制御方
式であって各記号列の終了時または開始前に印加される
スペース記号または区切り記号によって外部信号記憶手
段から内部信号の消滅を掲示する外部信号を発生させ、
最後尾レジスタ以外のレジスタの内容をゼロにリセット
することを特徴とする記号列職別装置の制御方式と、さ
らに前記スペース記号または区切り記号の消滅時に前記
レジスタアレイの最後尾レジスタの内容を内部信号検出
手段に設定し、その後、先頭レジスタまたはそれを兼ね
た最後尾レジスタに内部信号の設定を行なうことを特徴
とする記号列識別装置の制御方式である。

（発明の構成についての説明） 以下、図面を用いて本発明の更に詳細な説明を行かう。

まず、第１図は言語翻訳のための１Ｗ子辞書に格納され
るデータテーブルの一例を示す。このテーブルの第１欄
の英単語は第２欄のアドレスを介して第３欄の日本語訳
に変換さね、るとする。外部から与えられる入力英単語
が第１欄のどの英単語と一致するかを見つける事がこの
電子辞書での一番難かしいプロセスであり、これが記号
列識別の問題である。

すなわち、入力英単語が第１欄のどの英単語と一致する
かを見つけるにはアドレス順に第１欄の英単語を全部読
をって比較を行う事が最も楽であるが、時間がかかる。

第１欄の英単語をアルファベット類に並べて、入力英単
語の文字を見て、第１欄の英単語のサーチの範囲を順次
に絞るトリーサーチが比較時間を短縮させるのに役立つ
。

このよう々言語翻訳のための電子辞書は大容量のメモリ
を持つマイクロコンピュータによって容易に実現される
と考えられるが、英単語長や単語数の増加と共に処理時
間が大きくなりすぎる問題があって広範囲には使われて
いない。また、英単語の入力ミスに対して柔軟性の々い
点も問題と力って、使い難い。

記号列識別の機能は言語翻訳のための電子辞書以外でも
必要である。ワードプロセッサで作成された多数の論文
が磁気ディスクや光ディスクに原文のま＼でファイルさ
れていたとする。その原文ファイルから著者が誰々であ
るような論文を捜すとか、Ｃｏｍｐｕｔｅｒ　Ｓｙｓｔ
ｅｍやＤａｔａ　ｂａｓｅ　ｆｔどのキーワードを含ん
でいるか否かを調べるとかが記号列識別の対象と力る。

新聞社や出版社など情報発生の源とがる所で印刷される
過去の記事や解説文など各種の文章は原文のま＼でファ
イルされるようになり、知識情報社会の中で今までとは
違った形でアクセスされるようＫなる。すなわち、読者
が過去に印刷された書物を紙の形で保存しないで、端末
から通信回線とコンピュータを介して直接、原文ファイ
ルへ知識問合わせのアクセスを行うようになると考えら
れる。

知識問合せのアクセスの際にはキーワードが原文ファイ
ルに設定され、そのキーワードを含む箇所、ｆｆｃはそ
の出典が検索されて、読者に送り返えされるとする。こ
の時の原文ファイルからのキーワードの抽出も記号列識
別の問題である。多くのユーザからの知識間合わせに対
して、多くのキーワードの検索を並列に行なえることが
重要であり、従来のマイクロコンピュータでは対応が困
難である。

第２図は本発明の動作原理を示す状態遷移図であり、記
号列識別の順序論理を記述する有限オートマトンの状態
遷移図になっている。この図１ｄ第１図の例ｆ合わせて
、４つの記号列ａｂｕｓｅ、　ａｃｅ。

ｂａｓｅ、　ｃａｓｅｉ分類する４つの順序論理の状態
遷移図から成る。

第１段目の状態４移図に含まねる５つのステートノード
Ｓ１Ｏｒ　ＳＩＩ　ｒ　８１ｔ　＋　”＋３１　”＋４
は記号列ａｂｔｔｓｅをアクセプト（受理）シ、他の記
号列ａｃｅ、　ｂａｓｅなどをリジェクト（拒否）する
ように結合されている。受理するということは、左端ス
テートノード８１０に設定されたポインタが記号列ａ、
１）、ｕ、ｓ、ｅとスペース記号グの入力を受けてステ
ートノード８１１　ｒ　ＳＩｔ　＋　８１８を経由して
ステートノード８１４に到達できることを意味する。ま
た、リジェクトされるということけ、左端ステートノー
ドＳ、。のポインタが記号列ｃ、ａ、ｓ、ｅ、φなどの
入力によって、ステートノード８Ｈ４に進む前にリジェ
クションノードＳ。へ進んで消滅してしまうことを意味
する。

ステートノードの結合線は同じステートノードに進むリ
タンパス、隣りのステートノードへ進むシフトパス、隣
りの隣のステートノードへ進むジャンプパスとリジェク
ションノードＳ。へＡむリジェクトパスから成る。

各ステートノードにおいて、そこＫあるポインタがどの
パスを通るかは記号によって指定される。

シフトパス、ジャンプパスやリタンパスに沿って記入さ
れた記号に対１．て、ポインタはその記号の入力によっ
てそれぞれのパスを通過する。記号の記入されていない
リジェクトパスはシフトパスやジャンプパスやリタンパ
スに沿って記入されていがい記号に対してポインタを消
滅させる事を意味している。

たとえば、第１段目の状態遷移図の第２番目のステート
ノード８１１にあるポインタは記号すによってステート
ノード８＋１へ進み、記号ｕ　Ｋよって／−）”８．３
　へ進み、記号ａによってノード８１１へＦる。

記号す、ｕ、ａ以外の記号が来るとりジェクションノー
ドＳ。へ進んで消滅する。このように、各ステートノー
ドから出る全てのパスに記号を割当てると、指定した記
号列をアクセプトし、別のクラスの記号列をリジェクト
するよう順序論理の設計が可能と々る。

このような順序論理では記号列の１部が重複したり、欠
けたりしても混同がなければどこかのクラスに分類され
るようが記号列識別が可能に々る。

たとえば、第１段目の状態遷移図は記号列ａｈｕａｅの
他にａａｂｂｕｓｓｅｅ　’？　ａｕｓｅも受理する。

他の段の状態遷移図でも同じようが記号列識別が可能で
ある。

第３図は第２図の順序論理の別の表現形式である状態遷
移表を示している。この表は第２図の第１段目の状態遷
移図を例にとって各ステートノードのポインタが入力記
号によってどこのステートノードへ進むかを示している
。す彦わち、左端の１列に示したステートノードにある
ポインタの行き先が右側の各記号に対応した列に記入さ
れている。

記号列識別の順序論理もこのような表で表記さレルトコ
ンピュータで実行されるプログラムに変換され易くなる
。すなわち、左端のステートノードの各々に対して、各
記号に対する行先きのステートノードを含んだレコード
をファイルしておき、ポインタのあるステートノードが
決っていると、そのノード番号に対応したレコードをフ
ァイルがら読出して、入力された記号に対するポインタ
の行先きステートノードを決定して行くだけで良いから
。

しかしながら、記号の個数が数十から数百に及び、記号
列のクラス数が数百以上に及ぶことを考えると、状態遷
移表で記述された順序論理をソフトウェアで実行させる
と処理時間の面で使用範囲が大きく制限されてしまう。

本発明はこの順序論理をハードウェアをパースとして実
現する。

（実施例） 第４図は本発明の第１の実施例の説明図である。

基本部分は外部信号記憶手段４１０とその読をり出力回
路４１４につながるパス選択デコード４２０と、それＫ
よって制御される内部信号進路切換手段４３０と、これ
によって連結されたレジスタのアレイ４４０と、レジス
タアレイ４４０の先頭と最後尾レジスタにつながる内部
信号設定手段４５０と内部信号検出手段４６０とを備え
ている。

記号は外部信号記憶手段４１０のアドレスデコーダ４１
１に順次入力され、それＫよって第４図下段に付記した
各記号に対応する語線４１２のいずれかが選択される。

各語線４１２　Ｋ交差するビット線４１３ＶｉＲ７ｗ　
回路４１４　ｋ介シ”Ｃ”Ｏ”　カ＠１”（Ｄ外部信号
を入出力する。この図では２本のビット線４１３が１対
に力って、４種類の外部信号全出力する。すなわち、リ
ジェクションパス用に＠００”を、リタンパス用に０１
″ヲ、シフトハス用に１１０″を、ジャンプパス用に１
１”を発生する。

こ＼に１列部信号とは各ステートノードでのボインクの
進むパスの選択のための制御信号であり、内部信号とは
各ステートノードに対応するレジスタにおけるポインタ
の有無の表示信号である。

レジスタアレイ４４０の構成要素のレジスタ４４１け第
２図の各状態遷移図のステートノードに対応ずけられて
設定され、内部信号の伝搬や消去を行なわせる。レジス
タ４４１の相互間を結合する部分の内部信号進路切換手
段４３０は外部信号記憶手段４１０の出力する外部信号
に対するパス選択デコーダ４２０の出力によって制御さ
れるとする。

すなわち、切換手段４３０ハ内部信号を外部信号“００
″によって消滅させ、外部信号”０１″によって元のレ
ジスタ４４１へ送り返し、外部信号＠１０”Ｋよって次
のレジスタ４４１ヘシフトさせ、外部信号６１１″によ
って次の次のレジスタ４４１ヘジヤンプさせる。

内部信号設定手段４５０は記号列の開始前にレジスタア
レイ４４０の先頭レジスタ４４１に内部信号”１″をセ
ットする部分であり、内部信号検出手段４６０は記号列
の最後のスペース記号φの印加時にレジスタアレイ４４
０の最後尾レジスタ４４１に内部信号＠１”が到着して
いるか否かを表示出力する部分である。これらは共に記
憶手段４１０にスペース記号φを印加した時に第１番目
のビット線４】３から出力される信号によって作動する
としているが、必ずしも記憶手段４１０ヲ介さ々くても
良い。

第５図は第４図の外部信号記憶手段に格納される情報を
示す。これは第３図の例に合わせたものになっている。

第３図では各ステートノードのポインタの入力記号印加
後の行先きのステートノードが示されたが、第５図では
各レジスタの内部信号が入力記号の印加によってどのパ
スを通るかを示す外部信号が示さ力、ている。第５図の
方が第４図の記号列識別装置の設計に便利に使える。

記号列識別の順序論理が第２図のように状態遷移図に記
述された後は、直接、第５図の表の形に書換えて、第４
図の記憶手段４１０に外部信号を格納すると、第４図の
装置が所望の記号列識別を可能にする。

第６図は内部信号進路切換手段４３０の一実施例の説明
図である。進路切換手段４３０の中味と共に、その周囲
の回路との接続方法も示している。Ｒ／ｗ回路４１４、
デコーダ４２０、レジスタ４４１は第４図に示したもの
と同じである。

内部信号進路切換手段４３０の中のゲート６１０はデコ
ーダ４２０の第１出力線６１１が選択された時にルジス
タ４４１から出力される内部信号を消滅させる。第１出
力線６１１が選択されない時にはレジスタ４４１の出力
する内部信号がゲー）６１０１に通過してゲート６２０
へ進む。第２出力線６２１が選択される時には内部信号
はゲー）　６３０へ進まず、アンドゲート６５０とリタ
ンパス６７０ヲ介してオアゲート６０５へ戻る。

第１出力線６１１も第２出力線６２１も選択されていが
い時は内部信号がゲート６３０まで進む。第３出力線６
３１が選択されると、内部信号はゲート６３０ヲ通過せ
ず、アンドゲニ）６６０とシフトパス６８０ヲ介してオ
アゲート６０５へ進む。第４出力線６４１が選択される
場合には内部信号はゲー）　６１０゜６２０、６３（１
通過し、アンドゲート６４０とジャタフハス６９０ヲ通
って、次の次のレジスタ４４１（第６図には記載されて
いがい）Ｋつながるオアゲート６０５へ進む。

なお、４種類の外部信号００．０１．１０．１１　　が
必ス、リジェクトパス、リタンパス、シフトパスやジャ
ンプパスの選択だけに対応ずけられるのでＦｉ々く、リ
ジェクトパスの代りに、２段ジャンプパスを割当てたり
、戻りジャンプパスを割当てたりしても良い。要するに
１登録した記号列に類（ＪＪした記号列が入力されると
内部信号が検出手段４６０の方へ多く進み、そうで力い
記号列が入力される時に、内部信号が検出手段４６０の
方へ進め々いように設計できればよい。

第７図は本発明の第２の実施例の説明図である。

この装置構成図は第２図の状態遷移図を例としてと９上
げ、４クラスの記号列を並列に識別する場合を示してい
る。単に１第４図を４個並べただけで々く、各レジスタ
アレイ４４０の最後尾レジスタ４４１が次のクラスのレ
ジスタアレイ４４０の先頭レジスタ４４１を兼ねている
。そして、内部信号設定手段４５０がスペース記号φの
入力された時に最後尾レジスタ４４１を除くすべてのレ
ジスタ４４１の内容がゼロにリセットされる。スペース
記号φの消滅時に信号線４５２のストローブ信号が発生
し、端後尾レジスタ４４１の内容が内部信号検出手段４
６０へ設定され、その後で、先頭レジスタ４４１あるい
は先頭レジスタを兼ねた最後尾レジスタ４４１に内部信
号が設定される。

このよう力構成によって、記号列が記憶手段４】０のア
ドレスデコーダ４１１に印加されると、記憶手段４１０
から次々と外部信号が出力され、各レジスタアレイ４４
０の先頭レジスタ４４１に設定された内部信号がこれら
の外部信号に制御された進路切換手段４３０で一斉に処
理される。その結果、あるレジスタアレイ４４０では内
部信号が検出手段４６０に向って下の方へ進むが、他の
レジスタアレイ４４０では途中のレジスタ４４１で消滅
するとか、停留するとかになる。

記号列の入力の後で、スペース記号ｌが入力されると、
各レジスタアレイ４４０の最後尾レジスタ４４１以外の
レジスタ４４１では内部信号が消滅するが、４個のレジ
スタアレイ４４０の最後尾レジスタ４４１の内容は内部
信号設定手段４５０の出力するストローブ信号（４５２
）によって、内部信号検出手段４６０にラッチされる。

４つの内部信号検出手段４６０のいずれか１で内部信号
が捕獲されていれば、エンコーダ７１０が入力された配
分列の分類コードを出力する。いずれの検出手段４６０
にも内部信号が到着していない時には判別不能のコード
信号を出力する。２つ以上の検出手段４６０で内部信号
が検出される時には番号の少りい方の分類コードが出力
されるとする。そのよう々エンコーダ７１０けプライオ
リティエンコーダの商品名で市販されているエンコーダ
（例えば’ｒＩ社の５Ｎ７４１４８など）と同じ機能の
ものでよい。

第７図の装置の構成要素である外部信号記憶手段４１０
は半導体ＲＡＭやｐＲＯＭなどで良い。内部信号設定手
段４５０ハスペ一ス記号φに対する記憶手段４１０の出
力信号を遅せる位相調整回路であって、信号線４５２の
ストローブパルスを先に発生させ、次に、内部信号′１
”のセット信号を信号線４５１から発生する。故に、シ
フトレジスタかＣＴ（回路とゲートで実現できる。内部
信号検出回路４６０は単にラッチ回路で良い。ストロー
ブ信号を受けた時に最後尾レジスタ４４１の内容をサン
プルして、次のストローブ信号が来るまでホールドする
機能を持てば良い。

第７図の記号列識別装置は現在の半導体ＶＬＳ　Ｉ技術
を用いれば容易に１チツプに収容される回路である。入
出力端子数は記号コードのビット数と記号列の分類コー
ドのビット数の和をペースとするために、そう多くがい
。記号コードを８ビツトにすると、２５６個の記号が受
付は可能に彦９、カタカナ、ひらがが、アルファベット
、特殊文字などを含ませることが可能に力る。

記号列の長さＬは色々と異なるが、ステートノード数Ｍ
は必ずしもＬに合わせなくてよい。記号数Ｋが２５６に
及ぶと、その記号をＬ＠まで並べたＬ　。

時に出来上る記号列がΣに１個に及ぶから、Ｌが４でも
に＝　２５６なら、４ｘｌＯ’個もの記号列が存在する
。その中で意味のある記号列はごくわずかであり、記号
列の登録数（クラス数）Ｎの数倍程度である。故に、記
号列りが長くても、そのような記号列を識別する順序論
理のステートノード数ＭＶ！Ｌより小さい数、例えば、
４とか８でよい。

Ｎ個の記号列を識別するために必要力外部信号記憶手段
（ＲＡＭ）４１０の記憶容量ＣＶｉＣ”？　２ＭＫＮ たけ必要になる。Ｋ＝２５６．　Ｍ＝４．　Ｎ＝１６　
　とするト、Ｃ二３２７６８（ビット）になる。ＲＡＭ
の記憶容量が５１２ＫｂＫ及ぶ々らば、Ｎｉ２５６クラ
スに増やすことができる。

この記号列識別装置の処理速度については、外部信号記
憶手段４１０に使われる半導体ＲＡＭのサイクルタイム
Ｔｃが１つの記号の処理時間にはソ対応する。そしてＬ
文字の記号列の入力時間■・・Ｔｏが記号列の処理時間
に相当する。故に、Ｔｃ１に小さくすれば、記号列の処
理時間も減少し、Ｔｏが１００ｎｓｅｃ力らば、毎秒１
０７個の記号を受付ける。Ｌ’：１０とすると、毎秒１
００万個の記号列が処理されることに々る。

従来のように、マイクロコンピュータで比較を続けて記
号列の識別を折々わせる時には各記号列の処理ＦｉＬ−
１０の時に数１００μｓｅｃ　ｋ要する。故に、毎秒の
記号列処理数は高々数万個である。しかも、マイクロコ
ンピュータの場合には柔軟性が力い。

記号列の一部の記号に人力ミスがあると識別が折々われ
ない。柔軟性を持たせようとすると、その分だけ記号列
の登録数を増やす必要が起り、それかさらに処理速度を
低下させる・ことＫなる。

前述のように、１チツプで２５６種もの記号から成る記
号列を２５６クラスに分類することができる事はワード
プロセッサで作成した文章の原文ファイルからシーケン
シャルに読出される記号列文章の中から２５６個までの
キーワード（記号列）の抽出を一挙にやりとげねる事を
意味する。従来は多数のキーワードの同時検索が困難で
あったから、上記チップのインパクトは大きい。

（発明の効果） この記号列識別装置はＯＣＲ装置や音声認識装置などバ
タン認識を行かうシステムにおける特徴系列の分類にお
いても役立つ。この記号列識別装置の１チップＴ、８Ｔ
化は言語翻訳に必要な辞書としても役立つ。このチップ
に通常ＲＡＭを接続し、各記号列の分類コードに対応ず
けて、単語の訳語を格納すると、１チツプにつき２５６
単語までの翻訳が記号列の入力の完了時に直ちに求まる
。記号列識別チップに接続される通常ＲＡＭには記号列
の分類コードに対応ずけて、各種の情報を格納すること
が可能であって、それＫよって、種々の記号列情報処理
機能が達成される。たとえば、記号列の分類コードに対
応すけ、単語の品詞コードや記号列の出現回数や記号列
文章に対する処理命令を格納すると、知識情報の収集や
整理が行ないやすくなる。

以上に述べたように、本発明によれば、従来のマイクロ
コンピュータとソフトウェアの組合わせによる記号列の
分類による処理時間の大きい事と柔軟性に欠ける事の欠
陥が容易に解決する。また、本発明の記号列識別装置が
１チツプのＬＳＩにまとまり易い事を考えると、このよ
りなＴ、ＳＩは文章の原文ファイルからのキーワードの
抽出や言語翻訳用の電子辞書やバタン認識システムの特
徴系列の分類において欠かすことのできかい機能素子に
々ると考えられる。

【図面の簡単な説明】

第１図は記号列識別問題の説明図、第２図は記号列識別
の順序論理の状態遷移図、第３図は順序論理の状態遷移
を示す図、第４図は本発明の第１の実施例の説明図、第
５図は外部信号記憶手段に格納される外部信号の説明図
、第６図は内部信号進路切換手段の一実施例の説明図、
第７図は本発明の第２の実施例の説明図である。 これ等の図において４１０・・・外部信号記憶手段、４
１１・・・アドレスデコーダ、４１２・・・語線、４１
３・・・ビット線、４１４・・・Ｒ／−回路、４２０・
・・デコーダ、４３０・・・内部信号進路切換手段、４
４０・・・レジスタアレイ、４４１・・・レジスタ、４
５０・・・内部信号設定手段、４６０・・・内部信号検
出手段、６１０．６２０．６３０．６４０．６０５゜檗
１　図

Claims (6)

【特許請求の範囲】
1. （１）各記号に関連ずけて外部信号を記憶する外部信号
   記憶手段と、記号の入力に対して前記記憶手段の出力す
   る外部信号をデコードする解読手段と、この解読手段の
   出力によって制御される内部信号の進路切換手段と、こ
   れを介して連結されるレジスタアレイと、記号列の入力
   開始毎に前記レジスタアレイの先頭レジスタに内部信号
   をセットする内部信号設定手段と、前記記号列の印加終
   了毎に、前記レジスタアレイの最後尾レジスタに前記内
   部信号が致着したか否かを判別する内部信号検出手段と
   を備えることを特徴とする記号列識別装置。
2. （２）各記号に関連ずけて外部信号を記憶する外部信号
   記憶手段と、記号の入力に対して前記記憶手段の出力す
   る外部信号をデコードする解読手段と、この解読手段の
   出力によって制御される内部信号の進路切換手段と、こ
   れを介して連結されるレジスタアレイと、記号列の入力
   開始毎に前記レジスタアレイの先頭レジスタに内部信号
   をセットする内部信号設定手段と、前記記号列の印加終
   了毎に、前記レジスタアレイの最後尾レジスタに前記内
   部信号が致着したか否かを判別する内部信号検出手段と
   を備え前記外部信号記憶手段に前記解読手段及び内部信
   号の進路切換手段を介して複数個のレジスタアレイが接
   続され、各段レジスタアレイの最後尾レジスタを次段レ
   ジスタアレイの先頭レジスタとすることを特徴とする記
   号列識別装置。
3. （３）外部信号記憶手段の出力をデコードする外部信号
   の解読手段が内部信号進路切換手段によって内部信号の
   消滅パス、リタンパス、シフトパスとジャンプパスを提
   供する請求範囲第１項又は第２項に記載の記号列識別装
   置。
4. （４）複数個の内部信号検出手段に対し、いずれが“１
   ”になったかを表示する符号化手段を接続する事を特徴
   とする請求範囲第１項又は第２項又は第３項に記載の記
   号列識別装置。
5. （５）各記号に関連ずけて外部信号を記憶する外部信号
   記憶手段と、記号の入力に対して前記記憶手段の出力す
   る外部信号をデコードする解読手段と、この解読手段の
   出力によって制御される内部信号の進路切換手段と、こ
   れを介して連結されるレジスタアレイと、記号列の入力
   開始毎に前記レジスタアレイの先頭レジスタに内部信号
   をセットする内部信号設定手段と、前記記号列の印加終
   了毎に、前記レジスタアレイの最後尾レジスタに前記内
   部信号が致着したか否かを判別する内部信号検出手段と
   を備えた記号列識別装置の制御方式であって、各記号列
   の終了時または開始前に印加されるスペース記号または
   区切り記号によって外部信号記憶手段から内部信号の消
   滅を掲示する外部信号を発生させ、最後尾レジスタ以外
   のレジスタの内容をゼロにリセットすることを特徴とす
   る記号列識別装置の制御方式。
6. （６）各記号に関連ずけて外部信号を記憶する外部信号
   記憶手段と、記号の入力に対して前記記憶手段の出力す
   る外部信号をデコードする解読手段と、この解読手段の
   出力によって制御される内部信号の進路切換手段と、こ
   れを介して連結されるレジスタアレイと、記号列の入力
   開始毎に前記レジスタアレイの先頭レジスタに内部信号
   をセットする内部信号設定手段と、前記記号列の印加終
   了毎に、前記レジスタアレイの最後尾レジスタに前記内
   部信号が致着したか否かを判別する内部信号検出手段と
   を備えた記号列識別装置の制御方式であってスペース記
   号または区切り記号の消滅時に前記レジスタアレイの最
   後尾レジスタの内容を内部信号検出手段に設定し、その
   後、先頭レジスタまたはそれを兼ねた最後尾レジスタに
   内部信号の設定を行なうことを特徴とする記号列識別装
   置の制御方式。