JPS61201519A - 位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、周波数シンセサイザ、位相同期型周波数変調
器等に利用される位相同期回路に関するものである。

従来の技術 位相同期回路（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ　
Ｃ１ｒｃｕｉｔ　；以下ＰＬＩ、と略す）は、周波数シ
ンセサイザをはじめ各種機器、装置に広く利用されてい
る。高周波回路においては、電圧制御発振器（ＶＣＯ）
。

分周器、基準発振器２位相比較器、ループフィルタ（低
域通過フィルタ）で構成されるが、この回路は通常の設
計では、起動時、すなわち電源投入時にループが安定す
るまでの時間（引込み時間）が大きくなる場合があり、
引込み時間を短縮するだめに従来より回路上の工夫が行
なわれてきた。

たとえば特公昭５９−３１９００号公報に開示されてい
るループフィルタにクランプ回路を挿入するものや、互
いに逆極性の２つのダイオードを用いる方法が知られて
いる。

以下、第２図を用いて、ループフィルタにダイオードを
用いた従来の構成について説明する。第２図において、
１０１は電圧制御発振器（ＶＣＯ）、１０２は高周波出
力端子、１０３はＶＣＯｌｏｌの出力を分周する分周器
（Ｉ／Ｎ）、１０４は位相比較器（ＰＤ）である。１０
６は基準発振器（通常温度補償水晶発振器（ＴＯＩＯ）
が用いられる）で、その出力を分周器（Ｉ／Ｍ）１０５
で分周してＰＤ１０４に入力する。ＰＤ１０４は、分周
器１０３　、１０５の２つの出力位相を検出してその出
力をループフィルタを通して高域成分を除去してＶＣＯ
ｌｏｌに帰還する。ループフィルタ壮抵抗Ｒ１（２０５
）、Ｒ２（２０６）および容器Ｃ（２０７）で構成され
るラグ・リードフィルタが通常採用されるが、引込み時
間を短縮するためにラグ・フィルタを構成する抵抗Ｒ１
の両端に互いに逆極となる２つのダイオード２０１．２
０２を並列接続する。このダイオードは、起動時にルー
プフィルタの入出力端２０８．２０９に大きな電圧が発
生するため、Ｒ１はダイオードで短絡状態となりループ
フィルタの遮断周波数が上がり、ループが高速に安定化
する機能をもつ。またループフィルタの両端２０８．２
０９の電圧がダイオード２０１，２０２の立上り電圧よ
り小さくなると。

ダイオード２０１．２０２には電流は流れず、ループの
遮断周波数は低くなり、分周器、ＦＤで発生する雑音、
あるいは外来の雑音を十分減衰させるためループの雑音
特性を改善することができる。

発明が解決しようとする問題点 このようにダイオードを接続することにより。

ループの定常状態での特性を損なわずに、起動時の引込
み時間を短縮できるが、この方式でも引込み時間に対す
る要求を十分満足できないのみならず、ループフィルタ
の入力端２０８にダイオードの立上り電圧以上の雑音が
混入し、ループの同期がとれなくなる等の問題も有して
いる。

本発明は、ループフィルタにダイオードを用いる方式に
対し、起動時のループ引込み時間をさらに短縮するとと
もに、雑音除去性能を向上させようとするものである。

問題点を解決するだめの手段 本発明は上記目的を達成するため、従来ラグ・リードフ
ィルタを構成するラグ・フィルタのみにダイオードを挿
入したのに対し、リードフィルタにもダイオードを挿入
し、しかも２本以上の直列接続した２組のダイオードを
、互いに逆極性に彦るようにリードフィルタを構成する
抵抗に接続し。

さらにラグ・リードフィルタと位相比較器の出力間にラ
グ・フィルタを追加するものである。

作用 ラグ・リードフィルタのリードフィルタを構成する抵抗
は、ループのダンピングを決定する機能をもつが、この
値が大きすき゛るとコンデンサに充放電する時間が長く
なり、ループの実効的な引込み時間が長くなる。このた
め起動時に、コンデンサを高速に充放電したのち、直ち
にループ特性にダンピング効果をもたせる機能が引込み
高速化のため要求される。この効果を複数個の直列接続
された２組のダイオードを互いに逆極性になる如くリー
ドフィルタの抵抗に並列接続することで実現した。また
、ラグ・リードフィルタの前に、その遮断周波数がルー
プフィルタ全体の遮断周波数よりも高く、位相比較器の
比較周波数よりも低いラグ・フィルタを挿入することに
より、起動時のみダイオードの両端に大きな電圧が印加
され、定常状態ではダイオードに電流が流れない回路構
成をとることが実現できるため、ループの低雑音化が達
成可能となる。

実施例 第１図は本発明の一実施例における位相同期回路の回路
図を示すものである。

なお、第１図において、１０１〜１０６の番号を付して
いる構成要素の機能は、第２図と同一なので説明は略す
。

さて、第２図とは異なる抵抗Ｒ８（１０７）、　　容器
Ｃ３（１０８）は、ＰＤ１０８の出カニ接続すレるラグ
・フィルタであり、その遮断周波数は、ＰＤ１０８の比
較周波数よりも十分低く、ループフィルタ全体の遮断周
波数よりも高くえらばれる。したがってこのフィルタに
より定常時には、この出力に含まれる交流成分のレベル
は、ダイオード１１２．１１３の立上り電圧より十分小
さくすることができる。ループの特性は後続するラグ・
リードフィルタ、すなわち抵抗Ｒ１（１０９）。

Ｒ２（１１（３）、容器Ｃ（１１１）で決定される。

Ｒ１には互いに逆極性になるように並列接続されたダイ
オード１１２，１１３の一端と、それに直接接続される
抵抗Ｒ３（１１Ｂ）の一端が並列に接続される。またＲ
２には２ヶ直列接続され、それらが並列接続されて２組
のダイオード１１４゜１１６および１１６，１１７の一
端と、それに直列に接続された抵抗Ｒ４（１１９）の一
端が接続される。Ｒ，（１１Ｂ）はダイオードの保護抵
抗であり、　Ｒｓ　＜＜　Ｒ、に選定するが、なくても
よい。

Ｒ４（１１９）はＲ２（１１ｏ）より小さく選択される
が、その値は引込み時間を短縮するような定数に選定さ
れる。

さて、高速引込みを実現するには、ダイオード１１２．
１１３の立上り電圧（しきい値電圧）はできるだけ小さ
い方が良く、ショットキ型が望ましい。またダイオード
１１４〜１１７も立上り電圧の小さいほうが望ましいが
、直列接続される個数は、ループの引込み特性を高速化
する条件で決定しなければならない。

なお、起動時のみ立上り時間の高速化が要求される場合
は、容器Ｃ（１１１）の放電用のダイオード１１６，１
１７，１１３は必らずしも必要不可欠なものではない。

発明の効果 以上のように本発明は、ダイオードを用いた単純な回路
構成でＰＬＬルーズの起動時の引込み時間の高速化と、
低雑音化を実現するものであり。

高速立上げの要求される無線機器の周波数シンセサイザ
、ＰＬＬ型変調器を容易に実現するものであり、その工
学的価値は極めて太きい。

【図面の簡単な説明】

第１図は本発明の一実施例における位相同期回路の回路
図、第２図は従来の位相同期回路の回路図である。 １０１・・・・・・電圧制御発振器、１０３　、１０５
・・・・・・分周器、１０６・・・・・・基準発振器、
１０７，１０８・・・・・・ラグ・フィルタ、１０９，
１１０，１１１・・・８．・ニゲ・リードフィルタ、１
１２〜１１７＃・・・・・−ダイオード。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名ｔｏ
３．ｔｏｓ＝−ろｉ？７ｆｔ　巻 １０４−−−　イｋｎ　ｐ（ｌζ、ｉ３ミＪＯＧ−一一
基′４で構募

Claims (3)

【特許請求の範囲】
1. （１）電圧制御発振器、基準発振器、分周器、位相比較
   器、ラグ・フィルタで構成されたループフィルタを有し
   、前記ラグ・フィルタを形成する抵抗の両端に、抵抗お
   よびそれに直列接続される互いに逆極性となる如く並列
   接続された２つのダイオードを接続するとともに、リー
   ド・フィルタを形成する抵抗の両端に、抵抗およびそれ
   に直列接続される互いに逆極性となるように並列接続さ
   れる２組の複数直列接続されたダイオードを接続した位
   相同期回路。
2. （２）ダイオードがショットキ型の低しきい値電圧をも
   つことを特徴とする特許請求の範囲第１項記載の位相同
   期回路。
3. （３）ラグ・リードフィルタと位相比較器の間にラグ・
   フィルタを挿入し、その遮断周波数が位相比較器の遮断
   周波数より十分低く、ラグ・リーードフィルタの遮断周
   波数よりも十分高いことを特徴とする特許請求の範囲第
   １項記載の位相同期回路。