JPS6120142A - 電子装置の試験方式 - Google Patents
電子装置の試験方式Info
- Publication number
- JPS6120142A JPS6120142A JP59139139A JP13913984A JPS6120142A JP S6120142 A JPS6120142 A JP S6120142A JP 59139139 A JP59139139 A JP 59139139A JP 13913984 A JP13913984 A JP 13913984A JP S6120142 A JPS6120142 A JP S6120142A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory device
- time chart
- electronic device
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、電子装置の試験方式に関する。
〈従来技術及び問題点〉
従来の電子装置の試験は、一般的に該電子装置のインタ
ーフェース上で行なう。即ち、該電子装置から見て、下
位となる電子装置に接続されるインターフェースには、
一般に下位電子装置の動作を擬似するハードウェア全接
続し、上位となる電子装置に接続されるインターフェー
スには十位電子装置の動作を擬似するための一般にマイ
クロコンピュータあるいは、ミニコンピユータ及びイン
ターフェース変換装置から成るハードウェアを接続する
。しかる後に前記コンピュータ上にテストプログラム全
ロードし、これを走らせることによって、試験を行なう
のである。尚、上位電子装置及び下位電子装置の動作を
擬似するハードウェアは、試験機と称される。これを第
１図によシ説明すると、１は被試験電子装置、２は入力
インターフェース、３は出力インターフェース、４は試
験機、５けマイクロコンピュータ、６はインターフェー
ス変換装置、７は擬似下位装置、１３はテストプログラ
ムである。そして、テストプログラム１３をマイクロコ
ンピュータ５にロードし、これ金走らせると、テストプ
ログラムはインターフェース変換装置６を介して、被試
験装置ｌの入力インターフェース２にデータを送出する
。被試験装置ｌ＃′ｉこのデータに基づいた動作を為し
、出力インターフェース３にデータを送出する。擬似下
位装置７はこれを受け、下位装置の擬似動作を為しその
状態をインターフェース変換装置６に返送する。テスト
プログラムはこれを正解データと照合し、被試験装置動
作の正常性を判定する。しかし、このような試験方式で
は被試験装置のインターフェースの種類毎に試験機が必
要で、これは、テストプログラム１３についても同様で
あり、これらを設置あるいは開発するための設備投資額
、工数は膨大なものとなり、企業収益の圧迫要因となる
上、益々短期化する新製品開発日程に追いつかなくなる
傾向にあるという問題点があった。
ーフェース上で行なう。即ち、該電子装置から見て、下
位となる電子装置に接続されるインターフェースには、
一般に下位電子装置の動作を擬似するハードウェア全接
続し、上位となる電子装置に接続されるインターフェー
スには十位電子装置の動作を擬似するための一般にマイ
クロコンピュータあるいは、ミニコンピユータ及びイン
ターフェース変換装置から成るハードウェアを接続する
。しかる後に前記コンピュータ上にテストプログラム全
ロードし、これを走らせることによって、試験を行なう
のである。尚、上位電子装置及び下位電子装置の動作を
擬似するハードウェアは、試験機と称される。これを第
１図によシ説明すると、１は被試験電子装置、２は入力
インターフェース、３は出力インターフェース、４は試
験機、５けマイクロコンピュータ、６はインターフェー
ス変換装置、７は擬似下位装置、１３はテストプログラ
ムである。そして、テストプログラム１３をマイクロコ
ンピュータ５にロードし、これ金走らせると、テストプ
ログラムはインターフェース変換装置６を介して、被試
験装置ｌの入力インターフェース２にデータを送出する
。被試験装置ｌ＃′ｉこのデータに基づいた動作を為し
、出力インターフェース３にデータを送出する。擬似下
位装置７はこれを受け、下位装置の擬似動作を為しその
状態をインターフェース変換装置６に返送する。テスト
プログラムはこれを正解データと照合し、被試験装置動
作の正常性を判定する。しかし、このような試験方式で
は被試験装置のインターフェースの種類毎に試験機が必
要で、これは、テストプログラム１３についても同様で
あり、これらを設置あるいは開発するための設備投資額
、工数は膨大なものとなり、企業収益の圧迫要因となる
上、益々短期化する新製品開発日程に追いつかなくなる
傾向にあるという問題点があった。
〈発明の目的〉
本発明の目的は電子装置のＣＡＤから出力されるタイム
チャートあるいは電子装置の設計検討、評価時に作成す
るタイムチャートを試験の入力データとし、あるいは電
子装置から出力されるレスポンスを検査するだめの正解
データとすることによって、従来電子装置の仕様全ベー
スにかなりの部分を人手で作成していたテストプログラ
ム開発工数を削減することができ、史に、被試験装置の
上位及び下位装置を擬似する試験機のノー−ドウエアは
メモリが主体となり、標準化、共通化が可能となって、
設備投資を削減することができる電子装置の試験方式を
提供することにある。
チャートあるいは電子装置の設計検討、評価時に作成す
るタイムチャートを試験の入力データとし、あるいは電
子装置から出力されるレスポンスを検査するだめの正解
データとすることによって、従来電子装置の仕様全ベー
スにかなりの部分を人手で作成していたテストプログラ
ム開発工数を削減することができ、史に、被試験装置の
上位及び下位装置を擬似する試験機のノー−ドウエアは
メモリが主体となり、標準化、共通化が可能となって、
設備投資を削減することができる電子装置の試験方式を
提供することにある。
〈発明の構成〉
本発明の電子装置の試験方式は、電子装置のＣＡＤから
出力され、あるいは設計検討、評価において作成される
タイムチャートを、予め入力及び正解データとしてコン
ピュータに記憶させ、これ全バスアダプタ、メモリ装置
、コネクタエレクトロニクスから成る試験機のメモリ装
置に転送し、該メモリ装置に記憶された入力データを被
試験装置へ送出すると共に、被試験装置から出力される
データをメモリ装置に記憶された正解データと照合する
構成とすることにより、上記従来の問題点を解決してい
る。
出力され、あるいは設計検討、評価において作成される
タイムチャートを、予め入力及び正解データとしてコン
ピュータに記憶させ、これ全バスアダプタ、メモリ装置
、コネクタエレクトロニクスから成る試験機のメモリ装
置に転送し、該メモリ装置に記憶された入力データを被
試験装置へ送出すると共に、被試験装置から出力される
データをメモリ装置に記憶された正解データと照合する
構成とすることにより、上記従来の問題点を解決してい
る。
〈実施例〉
次に、本発明の一実施例について、第２図を参照して説
明する。
明する。
第２図において、１け被試験装置、２け入力インターフ
ェース、３＃ｉ出力インターフエース、４は試験機、８
けバスアダプタ、９けメモリ装置、１０はコネクタエレ
クトロニクス、１１は光バス、１２はラインコンピュー
タ、１４はタイムチャートである。そして、試験をする
際には、まずタイＡｆ−Ｙ−） １４’ｔラインコンピ
ユータ１２で読み取っておく。ラインコンピュータ内に
は各種のタイムチャートデータが読取られており、要求
に応じて光バス１１に送出する。試験機４は、バスアダ
プタ８を介して必要とするデータを受取りメモリ装置９
に記憶する。試験はメモリ装置９に配憶されたタイムチ
ャート通りのデータをコネクタエレクトロニクス１０ｉ
介して被試験装置１の入力インターフェース２に送出し
、出力インターフェース３上のデータをメモリ装置９に
引取る。メモリ装置９はこれを既に記憶されている正解
データと照合し、次に送出すべきデータを決定する。以
降これをくり返すことによって試験が実行される。
ェース、３＃ｉ出力インターフエース、４は試験機、８
けバスアダプタ、９けメモリ装置、１０はコネクタエレ
クトロニクス、１１は光バス、１２はラインコンピュー
タ、１４はタイムチャートである。そして、試験をする
際には、まずタイＡｆ−Ｙ−） １４’ｔラインコンピ
ユータ１２で読み取っておく。ラインコンピュータ内に
は各種のタイムチャートデータが読取られており、要求
に応じて光バス１１に送出する。試験機４は、バスアダ
プタ８を介して必要とするデータを受取りメモリ装置９
に記憶する。試験はメモリ装置９に配憶されたタイムチ
ャート通りのデータをコネクタエレクトロニクス１０ｉ
介して被試験装置１の入力インターフェース２に送出し
、出力インターフェース３上のデータをメモリ装置９に
引取る。メモリ装置９はこれを既に記憶されている正解
データと照合し、次に送出すべきデータを決定する。以
降これをくり返すことによって試験が実行される。
〈発明の効果〉
本発明は以上説明したように、電子装置のＣＡＤから出
力されるタイムチャートあるいは、電子装置の設計検討
、評価時に人手で作成するタイムチャー）ｆ被試験装置
の入力データ及び正解データとすることによって、従来
の方式におけるテストプログラム開発工数の削減及び試
験機設備投資の削減、さらには新製品の開発日程確保が
可能となり以って企業に十分に貢献することができると
いう効果かめる。
力されるタイムチャートあるいは、電子装置の設計検討
、評価時に人手で作成するタイムチャー）ｆ被試験装置
の入力データ及び正解データとすることによって、従来
の方式におけるテストプログラム開発工数の削減及び試
験機設備投資の削減、さらには新製品の開発日程確保が
可能となり以って企業に十分に貢献することができると
いう効果かめる。
第１図は、従来の電子装置の試験方式を示す説明図、
そして、第２図は、本発明の一実施例に係る電子装置の
試験方式を示す説明図である。 ｌ・・・被試験電子装置 ４・・・試験紙 ８・・・バスアダプタ ９・・・メモリ装置 １０・・・コネクタエレクトロニクス １２・・・ラインコンピュータ １４・・・タイムチャート
試験方式を示す説明図である。 ｌ・・・被試験電子装置 ４・・・試験紙 ８・・・バスアダプタ ９・・・メモリ装置 １０・・・コネクタエレクトロニクス １２・・・ラインコンピュータ １４・・・タイムチャート
Claims (1)
- 電子装置のＣＡＤから出力され、あるいは設計検討、評
価において作成されるタイムチャートを予め入力及び正
解データとしてコンピュータに記憶させ、これをバスア
ダプタ、メモリ装置、コネクタエレクトロニクスから成
る試験機のメモリ装置に転送し、該メモリ装置に記憶さ
れた入力データを被試験装置に送出すると共に、被試験
装置から出力されるデータをメモリ装置に記憶された正
解データと照合する電子装置の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139139A JPS6120142A (ja) | 1984-07-06 | 1984-07-06 | 電子装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59139139A JPS6120142A (ja) | 1984-07-06 | 1984-07-06 | 電子装置の試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120142A true JPS6120142A (ja) | 1986-01-28 |
Family
ID=15238452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59139139A Pending JPS6120142A (ja) | 1984-07-06 | 1984-07-06 | 電子装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01138476A (ja) * | 1987-11-25 | 1989-05-31 | Rohm Co Ltd | 半導体素子の不良解析装置 |
-
1984
- 1984-07-06 JP JP59139139A patent/JPS6120142A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01138476A (ja) * | 1987-11-25 | 1989-05-31 | Rohm Co Ltd | 半導体素子の不良解析装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106254093B (zh) | 一种自动化测试修复方法及其系统 | |
| US4894829A (en) | Comprehensive design and maintenance environment for test program sets | |
| US7308327B2 (en) | Method of application protocol monitoring for programmable logic controllers | |
| DE10392497T5 (de) | Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung | |
| JPH0533426B2 (ja) | ||
| JPS63278145A (ja) | パラメ−タ対応検査方式 | |
| JPS6120142A (ja) | 電子装置の試験方式 | |
| CN115934572A (zh) | 一种车控模块的测试方法、系统、计算机设备和储存介质 | |
| RU2248028C1 (ru) | Автоматизированная система контроля | |
| KR19980085500A (ko) | 계측기기 검교정 자동화 시스템 | |
| JPS6238374A (ja) | 電子回路の評価システム | |
| JPH07319950A (ja) | テストシステム | |
| JPS6359741A (ja) | 系統監視装置の模擬試験装置 | |
| JPH04101240A (ja) | 交換ソフトウェアの試験方式 | |
| Rollinson et al. | A mechanism for automating database interface design, based on extended ER modelling | |
| Walters | COMPUTER AIDED TEST SYSTEMS. | |
| JPH04305177A (ja) | テストプログラム・テスト規格表変換装置 | |
| CN118627440A (zh) | Uvm验证平台及验证、生成方法、装置、系统、介质、设备 | |
| JP2932987B2 (ja) | 計算機システムの自動試験装置 | |
| Rückert et al. | Evaluating Methodical Engineering Design Education | |
| JPS6086418A (ja) | 自動試験システム | |
| JPH10254922A (ja) | 半導体装置の自動回路設計手法及び自動評価プログラム生成手法 | |
| Sherman | The quality of a scientific simulation | |
| Chen | The virtual tester | |
| Bournai et al. | computer aided design in automatic control and logical automata |