JPS61199416A - Short-circuiting protection circuit - Google Patents

Short-circuiting protection circuit

Info

Publication number
JPS61199416A
JPS61199416A JP3739385A JP3739385A JPS61199416A JP S61199416 A JPS61199416 A JP S61199416A JP 3739385 A JP3739385 A JP 3739385A JP 3739385 A JP3739385 A JP 3739385A JP S61199416 A JPS61199416 A JP S61199416A
Authority
JP
Japan
Prior art keywords
circuit
overcurrent
signal
detection
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3739385A
Other languages
Japanese (ja)
Inventor
清 谷川
長谷川 喜吉
力也 小橋
宮内 忠徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Hokuyo Automatic Co Ltd
Original Assignee
Fuji Electric Co Ltd
Hokuyo Automatic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Hokuyo Automatic Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP3739385A priority Critical patent/JPS61199416A/en
Publication of JPS61199416A publication Critical patent/JPS61199416A/en
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業−1−の利用分野] 本発明は、出力素子の過電流を検知するとその出力素子
の導通を遮断させる短絡保護回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application in Industry-1-] The present invention relates to a short-circuit protection circuit that cuts off conduction of an output element when an overcurrent in the output element is detected.

[従来の技術] 従来、この種の短絡保護回路として例えばICパッケー
ジ化された第2図に示すものが知られている。
[Prior Art] Conventionally, as this type of short-circuit protection circuit, for example, the one shown in FIG. 2, which is packaged in an IC package, is known.

この回路では、コンパレータ3の出力と検出回路1の検
出信号とで出力素イである山男トランジスタ7を動作さ
せている。そして、出力トランジスタ7に過電流が流れ
ると、すなわち、出力端子21に接続yれた負荷22に
過電流が流れると、過電流検出抵抗6の電位がに昇して
トランジスタ8が導通ずる。このトランジスタ8の導通
により、コンパレータ3の入力端子に接続された充放電
用コンデンサ5が放電を開始すると、コンパレータ3の
出力はアントゲ−1・2を閉じて出力トランジスタ7の
導通を強制的に禁止させるので、過電流検出用抵抗6の
電位はドかる。この電位の変化によりトランジスタ8は
非導通となるので、充放電用コンデンサ5は、抵抗4を
介して電源23により充′市される。このコンデンサ5
の充′市により、コンパレータ3の人力′1E圧か基準
電位より高くなると、コンパレータ3の出力はアントゲ
ートいて出力トランジスタ7の強制的な導通禁止を解除
させるので、検出回路1からの検出信号により出力トラ
ンジスタ7を動作yせることができるようになる。
In this circuit, the output of the comparator 3 and the detection signal of the detection circuit 1 operate the Yamao transistor 7, which is an output element. When an overcurrent flows through the output transistor 7, that is, when an overcurrent flows through the load 22 connected to the output terminal 21, the potential of the overcurrent detection resistor 6 rises and the transistor 8 becomes conductive. When the charging/discharging capacitor 5 connected to the input terminal of the comparator 3 starts discharging due to the conduction of the transistor 8, the output of the comparator 3 closes the gates 1 and 2 and forcibly prohibits the conduction of the output transistor 7. Therefore, the potential of the overcurrent detection resistor 6 decreases. Since the transistor 8 becomes non-conductive due to this potential change, the charging/discharging capacitor 5 is charged by the power supply 23 via the resistor 4. This capacitor 5
When the voltage of the comparator 3 becomes higher than the reference potential due to the charging of The output transistor 7 can now be operated.

[発明か解決しようとする問題点] ところが、′このようなICパンケージ化された短絡保
護回路では、一般に必要とする容量のコンデンサをIC
の形fg’,で形成できないので、コンデンサ5は接続
用のピンにより外信けとなる。その結果、ICパッケー
ジにコンデンサ外信は川のピンを配置しなければならな
いので、ICパンケージが全体と1,て大型化するとと
もにその製作費用が嵩み、さらに加えて外(=Iけ部品
点数が増えるという問題があった。
[Problem to be solved by the invention] However, in such an IC packaged short-circuit protection circuit, a capacitor of the required capacity is generally not connected to the IC.
Since the capacitor 5 cannot be formed in the form fg', the capacitor 5 becomes an external signal through a connecting pin. As a result, capacitor pins must be placed on the IC package, which increases the overall size of the IC package and increases its manufacturing costs. There was a problem with the increase in

そこで、本発明の1目的は、コンデンサが不要となるよ
うに構成し、東桔回路化に適した短絡保護回路を提供す
ることにある。
SUMMARY OF THE INVENTION Accordingly, one object of the present invention is to provide a short-circuit protection circuit that is configured so that no capacitor is required and is suitable for use as a Tokan circuit.

1問題を解決するだめのL段] かかる1−1的を達成するために、本発明では、検出信
号により動作する出力素子と、出力素子の過電流を検知
する過電流検知回路と、過電流検知回路が検知した過電
流である旨の信号を記憶する記憶回路と、記憶回路が過
電流である旨の信号を記憶しているときに検出信号を出
方素子に導くことを禁1トする禁什−回路と、記憶回路
の記憶を周期的に解除する信号を発生する信号発生回路
とを具備したことを特徴とする。
In order to achieve the objective 1-1, the present invention includes an output element operated by a detection signal, an overcurrent detection circuit that detects an overcurrent of the output element, and an overcurrent detection circuit that detects an overcurrent of the output element. A memory circuit that stores a signal indicating that there is an overcurrent detected by the detection circuit, and a prohibition on guiding the detection signal to the output element when the memory circuit stores the signal indicating that there is an overcurrent. The present invention is characterized in that it includes a prohibition circuit and a signal generation circuit that generates a signal to periodically release the memory of the memory circuit.

[作用1 従って、本発明は、出力素子の過電流記憶方法をフリッ
プフロップなどによりディジタル回路化したものであり
、過電流検出回路の発生をそのフリップフロップに記憶
し、そのフリップフロップの出力により出力素子の導通
を禁止する一方、パルス発生回路からのパルスまたはそ
の分周パルスにより周期的にフリンプフロップの過電流
記憶を解除するようにしたものである。
[Function 1] Therefore, the present invention is a method for storing overcurrent of an output element by converting it into a digital circuit using a flip-flop or the like. While the conduction of the element is prohibited, the overcurrent memory of the flip-flop is periodically released by a pulse from a pulse generation circuit or a frequency-divided pulse thereof.

[実施例] 以下、図面を参照して本発明の詳細な説明する。[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図は、本発明の実施例であり、光電スイッチ24に
適用したものである。
FIG. 1 shows an embodiment of the present invention, which is applied to a photoelectric switch 24.

この回路の概略構成を説明すると、16は検出回路14
からアントゲ−1・15を介して供給される検出信号に
より動作する出力素子としての出力トランジスタである
。17は出力トランジスタ16の負荷22に流れる電流
が過電流のときに、その旨を検出する過電流検出抵抗で
あり、この抵抗17はトランジスタ18.19およびイ
ンバータ13等により過電流検出回路を構成する。12
はその過電流検出回路により得られた過電流である旨の
信号を記憶するフリンプフロップである。このフリップ
フロップ12の記憶の解除は、パルス発生回路IOの出
力を分周させる分周回路11の出力により行なう。
To explain the schematic configuration of this circuit, 16 is a detection circuit 14
This is an output transistor as an output element that is operated by a detection signal supplied from the antenna gate 1 through the gate 1 and gate 15. Reference numeral 17 denotes an overcurrent detection resistor that detects when the current flowing through the load 22 of the output transistor 16 is overcurrent, and this resistor 17 constitutes an overcurrent detection circuit with transistors 18, 19, inverter 13, etc. . 12
is a flip-flop that stores a signal indicating an overcurrent obtained by the overcurrent detection circuit. The memory of the flip-flop 12 is cleared by the output of the frequency dividing circuit 11 which divides the output of the pulse generating circuit IO.

次に第1図で示した回路の動作の一例について説明する
Next, an example of the operation of the circuit shown in FIG. 1 will be explained.

パルス発生回路10により、LED等の投光素子9にパ
ールスが送出されると、この投光素子8から発射された
光が受光素子20により受光きれる。受光素子20の検
出状態に応じて、検出回路14はその検出状態に対応し
た0N−OFF信号を発生する。
When the pulse generating circuit 10 sends pulses to the light projecting element 9 such as an LED, the light emitted from the light projecting element 8 is completely received by the light receiving element 20. Depending on the detection state of the light receiving element 20, the detection circuit 14 generates an ON-OFF signal corresponding to the detection state.

いま、検出回路14からの信号が、アンドゲート15を
通って出力トランジスタ16のベースに印加されると、
出力トランジスタ16は導通状態となる。
Now, when the signal from the detection circuit 14 is applied to the base of the output transistor 16 through the AND gate 15,
Output transistor 16 becomes conductive.

このときに、出力トランジスタ16に過電流が流れると
、すなわち負荷22に過電流が流れると、過電流検出抵
抗17の両端の電位が−1−昇する。この電位の」二昇
に伴ってトランジスタ18および18が動作して過電流
検出信号を発生する。この過電流検出信号は、インバー
タ13を介してフリップフロップ12のCR端子に供給
されるので、フリップフロップ12はクリヤされ、その
フリップフロップ12の出力Qは、アントゲ−)15を
閉じる。これにより出力トランジスタ16のベースには
検出回路14からの信号の供給が停止されるので、出力
トランジスタ16は導通状態から非導通状態となる。
At this time, when an overcurrent flows through the output transistor 16, that is, when an overcurrent flows through the load 22, the potential across the overcurrent detection resistor 17 increases by -1. As this potential rises, transistors 18 and 18 operate to generate an overcurrent detection signal. This overcurrent detection signal is supplied to the CR terminal of the flip-flop 12 via the inverter 13, so the flip-flop 12 is cleared, and the output Q of the flip-flop 12 closes the antagonal gate 15. As a result, the supply of the signal from the detection circuit 14 to the base of the output transistor 16 is stopped, so that the output transistor 16 changes from a conductive state to a non-conductive state.

なお、トランジスタ18は、過電流が流れてから出力ト
ランジスタ1Bが導通禁止になるまでの伝達遅延時間中
、lJjカトランジスタ16を導通禁止状態にする。
Note that the transistor 18 disables the conduction of the lJj transistor 16 during the transmission delay time from when an overcurrent flows until the output transistor 1B disables conduction.

一方、投光素子8のドライブ用パルスを発生するパルス
発生回路10からのノくルスは、分周回路11で分周さ
れ、その分周パルスで周期的にフリ・ンプフロップ12
の過電流記憶を解除させるので、アントゲ−1・15が
開く。従って、検出回路14からの出力信号が出力トラ
ンジスタ16のベースに印加されて、出力トランジスタ
16を導通させる。なお、ノくルス発生器10のパルス
周期が、出力トランジスタ16を保護するのに十分な時
間であれば、第1図に示すような分周回路11は不要で
ある。
On the other hand, the pulse from the pulse generation circuit 10 that generates the driving pulse for the light emitting element 8 is frequency-divided by the frequency dividing circuit 11, and the frequency-divided pulse periodically passes through the flip-flop 12.
Since the overcurrent memory is canceled, Antogame 1/15 opens. Therefore, the output signal from detection circuit 14 is applied to the base of output transistor 16, causing output transistor 16 to conduct. Note that if the pulse period of the pulse generator 10 is long enough to protect the output transistor 16, the frequency dividing circuit 11 as shown in FIG. 1 is not necessary.

以−」−のように、本実施例によれば、投光、<ルスを
利用してフリップフロップ12の過電流検出の記憶とそ
の記憶解除を行う方法であるので、従来のような充放電
用コンデンサが不要となり、もって、ICパッケージ化
する際のコンデンサ外付は用のピン数を減らすことがで
きる。
As described above, according to this embodiment, the overcurrent detection of the flip-flop 12 is memorized and the memorization is canceled by using the light projection and the pulse. This eliminates the need for external capacitors, thereby reducing the number of pins required for external capacitors when packaging an IC.

[効果] 以4二説明したように、本発明によれば、過電流を検出
した旨の信号を記憶する記憶回路を設けるとともに、そ
の記憶回路の記憶解除を周期的に行うパルス発生回路を
設けるようにしたので、本発明をICパッケージ化する
際にコンデンサが不要となることに伴ってそのコンデン
サの外付は端子が不要となり、もって、全体として小型
化、軽量化することができる。
[Effects] As described above, according to the present invention, a memory circuit is provided that stores a signal indicating that an overcurrent has been detected, and a pulse generation circuit that periodically releases the memory of the memory circuit is provided. This eliminates the need for a capacitor when packaging the present invention into an IC package, and eliminates the need for external terminals for the capacitor, thereby making it possible to reduce the size and weight of the entire device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例の回路図、 第2図は従来回路の一例を示す回路図である。 l・・・検iJj回路、 2・・・アンドゲート、 3・・・コンパレータ、 4・・・充電抵抗、 5・・・充放電用コンデンサ、 6・・・過電流検出抵抗、 7・・・出力トランジスタ、 8・・・放電用トランジスタ、 8・・・投光素子、 10・・・パルス発生回路、 11・・・分周回路、 12・・・フリップフロップ、 13・・・インへ−タ、 14・・・検出回路、 15・・・アンドゲート、 16・・・出力トランジスタ、 17・・・過電流検出抵抗、 18・・・出力素子保護用トランジスタ、18・・・過
電流検出信号伝達用トランジスタ20・・・受光素子、 21・・・出力端子、 22・・・負荷、 23・・・電源、 24・・・光電スイッチ。
FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a circuit diagram showing an example of a conventional circuit. l...Detection iJj circuit, 2...And gate, 3...Comparator, 4...Charging resistor, 5...Charging/discharging capacitor, 6...Overcurrent detection resistor, 7... Output transistor, 8... Discharge transistor, 8... Light emitting element, 10... Pulse generation circuit, 11... Frequency divider circuit, 12... Flip-flop, 13... Input transistor. , 14... Detection circuit, 15... AND gate, 16... Output transistor, 17... Overcurrent detection resistor, 18... Output element protection transistor, 18... Overcurrent detection signal transmission transistor 20...light receiving element, 21...output terminal, 22...load, 23...power supply, 24...photoelectric switch.

Claims (1)

【特許請求の範囲】 1)検出信号により動作する出力素子と、 該出力素子の過電流を検知する過電流検知回路と、 該過電流検知回路が検知した過電流である旨の信号を記
憶する記憶回路と、 該記憶回路が過電流である旨の信号を記憶しているとき
に前記検出信号を前記出力素子に導くことを禁止する禁
止回路と、 前記記憶回路の記憶を周期的に解除する信号を発生する
信号発生回路とを具備したことを特徴とする短絡保護回
路。 2)特許請求の範囲第1項記載の短絡保護回路において
、前記信号発生回路は、検出信号を発生させるためのパ
ルス発生回路であることを特徴とする短絡保護回路。 3)特許請求の範囲第1項記載の短絡保護回路において
、前記信号発生回路は検出信号を発生させるためのパル
スの分周回路であることを特徴とする短絡保護回路。 4)特許請求の範囲第1項記載の短絡保護回路において
、前記記憶回路はフリップフロップであることを特徴と
する短絡保護回路。
[Claims] 1) An output element operated by a detection signal, an overcurrent detection circuit that detects overcurrent of the output element, and a signal indicating that the overcurrent detected by the overcurrent detection circuit is stored. a storage circuit; a prohibition circuit that prohibits the detection signal from being guided to the output element when the storage circuit stores a signal indicating an overcurrent; and a prohibition circuit that periodically cancels the storage of the storage circuit. A short-circuit protection circuit comprising a signal generation circuit that generates a signal. 2) The short circuit protection circuit according to claim 1, wherein the signal generation circuit is a pulse generation circuit for generating a detection signal. 3) The short circuit protection circuit according to claim 1, wherein the signal generation circuit is a pulse frequency dividing circuit for generating a detection signal. 4) The short circuit protection circuit according to claim 1, wherein the memory circuit is a flip-flop.
JP3739385A 1985-02-28 1985-02-28 Short-circuiting protection circuit Pending JPS61199416A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3739385A JPS61199416A (en) 1985-02-28 1985-02-28 Short-circuiting protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3739385A JPS61199416A (en) 1985-02-28 1985-02-28 Short-circuiting protection circuit

Publications (1)

Publication Number Publication Date
JPS61199416A true JPS61199416A (en) 1986-09-03

Family

ID=12496282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3739385A Pending JPS61199416A (en) 1985-02-28 1985-02-28 Short-circuiting protection circuit

Country Status (1)

Country Link
JP (1) JPS61199416A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381626U (en) * 1986-11-14 1988-05-30
JPH03277117A (en) * 1990-03-16 1991-12-09 Furuno Electric Co Ltd Overcurrent protective circuit
US5283474A (en) * 1990-06-27 1994-02-01 Idec Izumi Corporation Circuit for driving a load by using selectively one of two different DC power sources

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114212A (en) * 1981-12-28 1983-07-07 Fujitsu Denso Ltd Overcurrent protecting circuit of constant-voltage electric power supplying circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114212A (en) * 1981-12-28 1983-07-07 Fujitsu Denso Ltd Overcurrent protecting circuit of constant-voltage electric power supplying circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381626U (en) * 1986-11-14 1988-05-30
JPH03277117A (en) * 1990-03-16 1991-12-09 Furuno Electric Co Ltd Overcurrent protective circuit
US5283474A (en) * 1990-06-27 1994-02-01 Idec Izumi Corporation Circuit for driving a load by using selectively one of two different DC power sources

Similar Documents

Publication Publication Date Title
US3487284A (en) Method and apparatus for charging storage batteries
KR100907360B1 (en) Battery state monitoring circuit and battery device
KR100981031B1 (en) Charge/discharge protection circuit
KR970031145A (en) RECHARGEABLE BATTERY APPARATUS
JPS6162325A (en) Charger
JPS61199416A (en) Short-circuiting protection circuit
JP2003061255A (en) Secondary battery pack, integrated circuit thereof, and electronic equipment
JP3080046B2 (en) Secondary battery protection circuit
US3740637A (en) Automobile battery charger with protection means
KR100345956B1 (en) Control device with forced operation function and semiconductor integrated circuit device
US6771048B2 (en) Battery state monitoring circuit
JPS5931084B2 (en) Auto clear device
SU586521A1 (en) Overload protecting device for electrical installation
KR880002747Y1 (en) Memory protection circuit
JPH053765B2 (en)
SU675524A1 (en) Protection device
JPS602676Y2 (en) IC circuit for timer
JPH1189099A (en) Charge/discharge control circuit
SU780198A1 (en) Device for control of relay with memory
JPH0667135B2 (en) Solar power supply
JPS6369415A (en) Abnormal voltage protecting circuit
KR870001556B1 (en) Charging circuit
SU1721804A1 (en) Control pulse driver
US4433250A (en) Power supply control apparatus
SU894843A1 (en) Pulse shaper