JPS61198840A - Privacy call equipment - Google Patents

Privacy call equipment

Info

Publication number
JPS61198840A
JPS61198840A JP3800285A JP3800285A JPS61198840A JP S61198840 A JPS61198840 A JP S61198840A JP 3800285 A JP3800285 A JP 3800285A JP 3800285 A JP3800285 A JP 3800285A JP S61198840 A JPS61198840 A JP S61198840A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
clock
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3800285A
Other languages
Japanese (ja)
Other versions
JPH0560697B2 (en
Inventor
Yoshio Horiike
良雄 堀池
Yasuo Nagaishi
長石 康男
Kiyotake Fukui
清健 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3800285A priority Critical patent/JPS61198840A/en
Publication of JPS61198840A publication Critical patent/JPS61198840A/en
Publication of JPH0560697B2 publication Critical patent/JPH0560697B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04KSECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00Secret communication
    • H04K1/06Secret communication by transmitting the information or elements thereof at unnatural speeds or in jumbled order or backwards

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

PURPOSE:To obtain a privacy call equipment inexpensively with high privacy call performance through a simple constitution by using an output signal from an exclusive OR circuit so as to control a clock generating circuit thereby changing the period of a clock signal controlling a storage circuit. CONSTITUTION:As the storage circuits 7, 8 of a modulation section and a demodulation section, n-stage of charge transfer elements are used. A clock frequency generated from a clock generating circuit 8 is controlled to f1 or f2 by using a signal from an exclusive OR circuit 11. A privacy call signal H (inputted to a terminal 17) inputted to a storage circuit 18 comprised of n-stage of charge transfer elements is produced at the output I of the storage circuit 18 with the delay of n-pulse's share of a clock signal (b). When the clock signal is a signal having a period change taking 2n-pulse as the basic period, the privacy call signal H being the output of a modulation section 14 is a signal with privacy call. When the modulation section 14 and the demodulation section 16 are synchronized and the mode for code setting switches S1, S2 and S3, S4 is matched and the same waveform as a sound signal (g) is obtained at the output I.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はコードレス電話機等の音声伝送装置に用いるこ
とのできる秘話装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a confidential communication device that can be used in a voice transmission device such as a cordless telephone.

゛従来の技術 近年、コードレス電話機が盛んに使われるようになって
きている。このようなコードレス電話機において、通話
の内容が第三者に盗聴されるという問題があり、その秘
話装置が要望されてきている。
゛Prior Art In recent years, cordless telephones have come into widespread use. In such cordless telephones, there is a problem in that the contents of telephone calls may be intercepted by a third party, and a confidential communication device for this purpose has been desired.

従来、このような秘話装置として種々の装置が提案され
ている。例えば、音声の周波数スペクトルを反転する方
法や、周波数帯域を分割してその入れ換えとスペクトル
反転を行なう方法を用いた装置があるが、各種のフィル
タや変調器、復調器等を必要とし、装置が複雑かつ大型
化する欠点がある。また別の方法として、音声信号をア
ナログ−ディジタル変換し1時間的な入れ換えを行なっ
尼後、ディジタル−アナログ変換する方法や、電荷転送
素子を用いて、アナログ信号の時間的な入れ換えを行な
う方法、さらに音声信号に周波数変調あるいは振幅変調
を施こす方法等を用いた装置が提案されている。(特開
昭54−26604号公報、特開昭54−53903号
公報、特開昭58−210732号公報等) 以下図面を参照しながら従来の秘話装置について説明す
る。
Conventionally, various devices have been proposed as such confidential communication devices. For example, there are devices that use a method to invert the frequency spectrum of audio, or a method that divides the frequency band and swaps it and inverts the spectrum, but these require various filters, modulators, demodulators, etc. It has the disadvantage of being complicated and large. Another method is to perform analog-to-digital conversion of the audio signal, perform one-hour swapping, and then perform digital-to-analog conversion, or use a charge transfer element to temporally swap the analog signal. Further, devices have been proposed that use methods such as applying frequency modulation or amplitude modulation to audio signals. (JP-A-54-26604, JP-A-54-53903, JP-A-58-210732, etc.) A conventional confidential communication device will be described below with reference to the drawings.

第4図は従来の秘話装置のブロック図を示すものである
。第4図において、1は音声信号入力端子、2はアナロ
グ−ディジタル変換器、3はディジタル・メモリ、4は
ディジタル−アナログ変換器、6は制御部、6は出力端
子である。
FIG. 4 shows a block diagram of a conventional secret communication device. In FIG. 4, 1 is an audio signal input terminal, 2 is an analog-to-digital converter, 3 is a digital memory, 4 is a digital-to-analog converter, 6 is a control section, and 6 is an output terminal.

以上のように構成された秘話装置について、以下その動
作を説明する。
The operation of the confidential communication device configured as described above will be explained below.

まず、音声入力端子1から入力された信号をアナログ−
ディジタル変換器2で量子化してディジタル量とし、デ
ィジタル・メモリ3に蓄積する。
First, the signal input from audio input terminal 1 is analog-
A digital converter 2 quantizes it into a digital quantity and stores it in a digital memory 3.

信号が一定時間分蓄積されると、制御部5によって制御
された順序で出力され、ディジタル−アナログ変換器4
を通ってアナログ信号となシ、出力端子6より出力され
る。第6図は入力および出力信号の様子を示す説明図で
あり、(a)は正常な順序に配列されている音声入力端
子1に入力する信号。
When the signals have been accumulated for a certain period of time, they are outputted in the order controlled by the control section 5, and are outputted to the digital-to-analog converter 4.
The analog signal is output from the output terminal 6. FIG. 6 is an explanatory diagram showing the state of input and output signals, where (a) shows signals input to the audio input terminals 1 arranged in a normal order.

(b)は出力端子eに出力する時間入れ換えを行なった
後の信号を示し、t、〜tnはそれぞれ一定時間分の信
号を意味する。受信装置では第4図の音声入力端子1か
ら信号を入力し、送信装置と全く逆の制御によって正常
な順序で信号を出力することができる。受信装置で逆に
時間入れ換えを行うだめの時間基準は秘話化されたアナ
ログ信号とは別に送信装置から送られてくる同期信号を
処理することによって作られる。
(b) shows the signal output to the output terminal e after time swapping, and t and -tn each mean a signal for a certain period of time. The receiving device inputs signals from the audio input terminal 1 shown in FIG. 4, and can output the signals in the normal order by controlling the signals in a manner completely opposite to that of the transmitting device. On the other hand, the time reference for time swapping in the receiving device is created by processing the synchronization signal sent from the transmitting device separately from the polarized analog signal.

発明が解決しようとする問題点 しかしながら、上記のような構成ではアナログ−ディジ
タル変換器、ディジタル−アナログ変換器、さらに大容
量のディジタル・メモリを必要とし、高価な装置になっ
てしまうという欠点を有していた。
Problems to be Solved by the Invention However, the above configuration requires an analog-to-digital converter, a digital-to-analog converter, and a large-capacity digital memory, resulting in an expensive device. Was.

問題点を解決するための手段 上記問題点を解決するために本発明の秘話装置は、音声
信号を記憶し保持する記憶回路と、前記記憶回路を制御
するクロック信号を発生するクロック発生回路と、前記
クロック発生回路から出力されるクロック信号を分周す
る分周回路と、前記分周回路からの信号をもとにコード
を発生するコード発生器と、前記コード発生器からの信
号と前記分周回路からの信号とを入力とする排他的論理
和回路を有し、前記排他的論理和回路からの出力信号に
より前記クロック発生回路を制御し、前記記憶回路を制
御するクロック信号の周期を変化させるという構成を備
えたものである。
Means for Solving the Problems In order to solve the above problems, the confidential communication device of the present invention includes: a storage circuit that stores and holds audio signals; a clock generation circuit that generates a clock signal to control the storage circuit; a frequency dividing circuit that divides the frequency of a clock signal output from the clock generation circuit; a code generator that generates a code based on the signal from the frequency dividing circuit; and a signal from the code generator and the frequency dividing circuit. and an exclusive OR circuit that receives a signal from the circuit, and controls the clock generation circuit by the output signal from the exclusive OR circuit, and changes the period of the clock signal that controls the storage circuit. It has the following configuration.

作用 本発明は上記した構成によって、排他的論理和回路から
の信号により音声信号を位相変調することで秘話化を実
現しておシ、簡単な構成で、安価に秘話度の高い秘話装
置を提供することができるものである。
Operation The present invention achieves privacy by phase-modulating the audio signal with the signal from the exclusive OR circuit, and provides a privacy device with a simple configuration and a high degree of confidentiality at low cost. It is something that can be done.

実施例 以下本発明の実施例の秘話装置について、図面を参照し
ながら説明する。
Embodiments Hereinafter, secret communication devices according to embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例における秘話装置のブロック
図である。第1図において、1は音声入力端子、7は記
憶回路、8はクロック発生回路、9は分周回路、1oは
コード発生器、11は排他的論理和回路、12は秘話信
号出力端子、13は同期信号出力端子であり、変調部1
4を構成している。16は伝送路であり、電磁波の送受
を行なう装置も伝送路16の中に含むものとする。16
は復調部であり、その構成は変調部14と同じである。
FIG. 1 is a block diagram of a secret communication device in one embodiment of the present invention. In FIG. 1, 1 is an audio input terminal, 7 is a memory circuit, 8 is a clock generation circuit, 9 is a frequency dividing circuit, 1o is a code generator, 11 is an exclusive OR circuit, 12 is a secret signal output terminal, 13 is a synchronization signal output terminal, and the modulation section 1
4. 16 is a transmission line, and the transmission line 16 also includes a device for transmitting and receiving electromagnetic waves. 16
is a demodulating section, and its configuration is the same as that of the modulating section 14.

17は秘話信号入力端子、18は記憶回路。17 is a confidential signal input terminal, and 18 is a memory circuit.

19はクロック発生回路、20は分周回路、21はコー
ド発生器、22は排他的論理和回路、23は音声出力端
子、24は同期信号入力端子である。
19 is a clock generation circuit, 20 is a frequency dividing circuit, 21 is a code generator, 22 is an exclusive OR circuit, 23 is an audio output terminal, and 24 is a synchronization signal input terminal.

なお、記憶回路7および18として電荷転送素子(BB
D)を用いている。
Note that the memory circuits 7 and 18 are charge transfer elements (BB
D) is used.

以上のように構成された秘和装置について、以下第1図
、第2図を用いてその動作を説明する。
The operation of the security device configured as described above will be explained below with reference to FIGS. 1 and 2.

第2図は第1図に示す本実施例の動作説明図である。第
2図(&)は第1図を簡略化したブロック図であり、変
調部および復調部の記憶回路7および18にそれぞれn
段の電荷転送素子を用いている。
FIG. 2 is an explanatory diagram of the operation of the embodiment shown in FIG. 1. FIG. 2 (&) is a simplified block diagram of FIG.
A stage charge transfer element is used.

クロック発生回路8は排他的論理和回路11からの信号
により発生するクロック周波数がfl又はf2のどちら
かに制御される。第2図Cb)にクロック信号すの様子
を示す。このクロック信号すは記憶回路7に入力すると
ともに1分周回路9に加わり分周される。第2図(C)
および(d)は分周回路9の出力Cおよびdの様子を示
す。すなわち分周回路9の出力Cはクロック信号がnパ
ルス入力するごとに反転する出力であり、出力dはクロ
ック信号がn/2パルス入力するごとに反転する出力で
ある。分周回路9の出力dはコード発生器10に加えら
れる。コード発生器10はコード設定用スイッチS1お
よびS2を有している。スイッチS1゜S2のどちらか
一方とコード発生器1oの出°力eとが接続されている
。そして分周回路9の出力信号dのビットが反転するご
とに上記スイッチ31゜S2とコード発生器10の出力
eとの接続様態が切りかわる。すなわち、分局回路9の
出力信号dがハイレベルの時にスイッチS1と出力eが
接続され、分局回路9の出力信号dがローレベルの時に
スイッチS2と出力eが接続される。例えばスイッチS
1およびS2が共にONの場合、出力eは常にローレベ
ルとなる。出力eの様子を第2図(e)に示す。スイッ
チ81.82の設定により4つの状態をつくることがで
きる。分周回路9の出力Cとコード発生器10の出力e
は排他的論理和回路11に加わる。したがって排他的論
理和回路11の出力fは第2図(flのようになる。そ
して第2図(0に示す出力fの信号によりクロック発生
回路8から出力するクロック信号すが第2図(b)のよ
うに周波数がf、とf2に変化する。
The clock frequency generated by the clock generation circuit 8 is controlled to either fl or f2 by a signal from the exclusive OR circuit 11. FIG. 2Cb) shows the state of the clock signal. This clock signal is input to the memory circuit 7 and is also applied to the divide-by-one circuit 9 for frequency division. Figure 2 (C)
and (d) shows the outputs C and d of the frequency dividing circuit 9. That is, the output C of the frequency dividing circuit 9 is an output that is inverted every time n pulses of the clock signal are input, and the output d is an output that is inverted every time n/2 pulses of the clock signal are input. The output d of the frequency divider circuit 9 is applied to a code generator 10. The code generator 10 has code setting switches S1 and S2. Either one of the switches S1 and S2 is connected to the output e of the code generator 1o. Each time the bit of the output signal d of the frequency dividing circuit 9 is inverted, the connection state between the switch 31°S2 and the output e of the code generator 10 is changed. That is, when the output signal d of the branch circuit 9 is at a high level, the switch S1 and the output e are connected, and when the output signal d of the branch circuit 9 is at a low level, the switch S2 and the output e are connected. For example, switch S
When both 1 and S2 are ON, the output e is always at a low level. The state of the output e is shown in FIG. 2(e). Four states can be created by setting the switches 81 and 82. Output C of frequency dividing circuit 9 and output e of code generator 10
is added to the exclusive OR circuit 11. Therefore, the output f of the exclusive OR circuit 11 is as shown in FIG. ), the frequency changes to f and f2.

さて、記憶回路7に入力する音声信号gを第2図(g)
のように考える。音声信号gはn段の電荷転送素子で構
成される記憶回路7によりnパルス分遅延して出力する
。すなわち期間T1に入力した音声信号gは期間T2に
出力H(第2図(H))となって出力する。したがって
第2図(6)に示すごとく時間軸が伸びた信号となる。
Now, the audio signal g input to the memory circuit 7 is shown in Fig. 2(g).
Think like this. The audio signal g is output after being delayed by n pulses by a memory circuit 7 composed of n stages of charge transfer elements. That is, the audio signal g input during the period T1 is output as an output H ((H) in FIG. 2) during the period T2. Therefore, the signal has an extended time axis as shown in FIG. 2 (6).

同様に期間T2に入力した音声信号gは期間T3に出力
Hとなって出力する。したがって第2図(6)に示すご
とく時間軸が圧縮された信号となる。以下これをくりか
えす。
Similarly, the audio signal g input during period T2 becomes an output H and is output during period T3. Therefore, the signal becomes a signal whose time axis is compressed as shown in FIG. 2 (6). This is repeated below.

したがって出力Hは第2図(6)に示すととく圧伸をく
りかえす信号となり、もとの音声信号gとは異なる信号
となり、秘話信号となる。この秘話信号Hは同期信号と
して用いられる分周回路9の出力Gとともに伝送路16
を介して復調部16に加えられる。復調部16は変調部
14と基本的構成および動作は同じである。変調部14
と復調部16の違いは変調部14からの同期信号(端子
24に入力する)、すなわち第2図(C)の信号の立ち
上がりのエツジで分周回路20がリセットされるという
点である。このリセット動作により変調部14と復調部
16のbからfまでの信号が同期がとれる。さてコード
設定スイッチS3,54が変調部14のコード設定スイ
ッチ51.52と同一のモードになっていれば(第2図
の例ではスイッチ83.84ともONの場合)1次に説
明するごとく記憶回路18の出カニは第2図(I)に示
すようにもとの音声信号Cと同じ波形となシ、正しい音
に復調される。
Therefore, the output H becomes a signal for repeating companding as shown in FIG. 2(6), and becomes a signal different from the original audio signal g, and becomes a confidential signal. This secret signal H is transmitted to the transmission line 16 along with the output G of the frequency divider circuit 9 used as a synchronization signal.
The signal is applied to the demodulating section 16 via. The demodulating section 16 has the same basic configuration and operation as the modulating section 14. Modulation section 14
The difference between the demodulating section 16 and the demodulating section 16 is that the frequency dividing circuit 20 is reset at the rising edge of the synchronizing signal from the modulating section 14 (inputted to the terminal 24), that is, the signal shown in FIG. 2(C). This reset operation synchronizes the signals b to f of the modulator 14 and demodulator 16. Now, if the code setting switches S3 and 54 are in the same mode as the code setting switches 51 and 52 of the modulator 14 (in the example of FIG. 2, both switches 83 and 84 are ON), the memory is stored as described in The output from the circuit 18 has the same waveform as the original audio signal C, as shown in FIG. 2(I), and is demodulated into the correct sound.

n段の電荷転送素子で構成される記憶回路18に入力し
た秘話信号H(端子17に入力する)はクロック信号す
のnパルス分遅れて記憶回路18の出カニに生じる。第
2図@) 、 (1)にそれぞれ秘話信号H2出力Iの
様子を示す。第2図において、期間T2に記憶回路18
に入力した秘話信号Hは次の期間T3に時間圧縮された
形で出カニとなる。
The secret signal H (input to the terminal 17) input to the memory circuit 18 composed of n stages of charge transfer elements is outputted from the memory circuit 18 with a delay of n pulses of the clock signal. Figure 2 @) and (1) respectively show the state of the secret signal H2 output I. In FIG. 2, the memory circuit 18
The confidential signal H inputted into the next period T3 is outputted in a time-compressed form.

同様に期間T5の秘話信号Hは時間伸長されて次の期間
T4に出カニとなる。以下同様に秘話信号Hは時間圧伸
されて復調され、もとの音声信号gがクロック信号の2
nパルスに相当する時間遅れて出カニに生じる形となる
Similarly, the secret signal H in the period T5 is time-expanded and output in the next period T4. Similarly, the confidential speech signal H is time-compounded and demodulated, and the original audio signal g is converted to 2 of the clock signal.
This occurs after a time delay corresponding to n pulses.

上記の説明から明らかなように、クロック信号が2nパ
ルスを基本周期とする周期変化をもった信号であれば、
変調部14の出力である秘話信号Hは秘話のかかった信
号となる。そして変調部14と復調部16で同期がとれ
ており、かつ、コード設定スイッチ81 、S2とS3
.S4のモードが合っていれば、音声信号gと同一の波
形を出カニに得ることができる。
As is clear from the above explanation, if the clock signal has a periodic change with a basic period of 2n pulses, then
The secret signal H, which is the output of the modulation section 14, becomes a signal with secret speech added. The modulation section 14 and the demodulation section 16 are synchronized, and the code setting switch 81, S2 and S3
.. If the mode of S4 is appropriate, it is possible to obtain the same waveform as the audio signal g.

さて、本発明の最も特徴とするところである排他的論理
和回路の機能について第3図にしたがいさらに詳しく説
明する。第3図において、第3図(1)は信号Cを示す
。第3図(2) ? (3) P (4) t (5)
はコード設定スイッチS1,82のモードによる信号e
と信号fの様子を示す。信号fがハイレベルの時はクロ
ック信号の周波数がf、となり、ローレベルの時はf2
となる。第3図(2)のモードは第2図で説明したモー
ドである。第2図で説明したごとく信号fがハイレベル
時とローレベル時ではクロック信号のパルス間隔が異な
る。しかしながら、第3図においては図をみやすくする
ために便宜的にパルス間隔を等間隔で示している。第3
図(2)において5期間T、、T2でパルス間隔1/f
1 でn段の電荷転送素子にだくわえられた信号は次の
期間T3. T4でパルス間隔1/f2で出力される。
Now, the function of the exclusive OR circuit, which is the most distinctive feature of the present invention, will be explained in more detail with reference to FIG. In FIG. 3, FIG. 3(1) shows signal C. Figure 3 (2)? (3) P (4) t (5)
is the signal e depending on the mode of code setting switches S1 and 82.
This shows the state of signal f. When the signal f is high level, the frequency of the clock signal is f, and when it is low level, it is f2.
becomes. The mode shown in FIG. 3(2) is the mode explained in FIG. As explained in FIG. 2, the pulse interval of the clock signal is different when the signal f is at a high level and when it is at a low level. However, in FIG. 3, the pulse intervals are shown at equal intervals for the sake of clarity. Third
In figure (2), the pulse interval is 1/f in 5 periods T, T2.
1, the signal stored in the n-stage charge transfer element is transferred to the next period T3. At T4, the pulse is output at a pulse interval of 1/f2.

したがって第2図で説明したように時間伸長された信号
となる。同様に第3図(3)において入力信号は1期間
T1ではパルス間隔1/f。
Therefore, as explained in FIG. 2, the signal is time-expanded. Similarly, in FIG. 3 (3), the input signal has a pulse interval of 1/f during one period T1.

で1期間で2ではパルス間隔’/f2でn段の電荷転送
素子にだくわえられる。そして期間T1にn段の電荷転
送素子にたくわ見られた信号は期間T3でパルス間隔1
/f2で出力される。同様に期間T2の信号は期間T4
にパルス間隔1/f、で出力される。したがって期間T
1に入力した信号は時間伸長され、期間で2に入力した
信号は時間圧縮されて出力する。
In 1 period and 2, the pulses are stored in n stages of charge transfer elements with a pulse interval '/f2. Then, during the period T1, the signal that is observed in the n-stage charge transfer element is transmitted at a pulse interval of 1 during the period T3.
/f2 is output. Similarly, the signal in period T2 is
It is output at a pulse interval of 1/f. Therefore, the period T
The signal input to 1 is time-expanded, and the signal input to 2 is compressed in time and output.

以下第3図(4) j (5)についても同様に入力信
号は時間圧伸をかならずほどこされた信号となって出力
する。
In the following steps (4) and (5) in FIG. 3, the input signal is outputted as a signal that has necessarily been subjected to time companding.

なお、本実施例において、コード設定スイッチを2個用
いて4つの状態をつくっているが、もっとたくさんのス
イッチを設け、多数の状態をつくることも可能である。
In this embodiment, two code setting switches are used to create four states, but it is also possible to provide a larger number of switches to create a larger number of states.

さらに、記憶回路7および18として電荷転送素子を考
えたが、音声信号をアナログ−ディジタル変換し、ディ
ジタル的に記憶する素子であってもかまわない。
Furthermore, although charge transfer elements are considered as the storage circuits 7 and 18, they may be elements that perform analog-to-digital conversion of audio signals and store them digitally.

発明の効果 以上のように本発明は排他的論理和回路を用いることに
よりコード発生回路のモードがどのようなものであろう
とも常に秘話出力Hは100%時間圧伸のかかった信号
となり、大きな秘話効果を得ることができる。
Effects of the Invention As described above, by using an exclusive OR circuit, the secret output H is always a signal that is compressed 100% of the time, no matter what mode the code generation circuit is in. You can obtain the secret effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における秘話装置のブロック
図、第2図は第1図の動作説明図、第3図は排他的論理
和回路11の動作説明図である。 第4図は従来の秘話装置のブロック図、第6図は第4図
の動作説明図である。 1・・・・・・音声入力端子、2・・・・・・ム/D変
換器、3・・・・・・ディジタル・メモリ、4・・・・
・・D/ム変換器、5・・・・・・制御部、6・・・・
・・秘話出力端子、7,18・・・・・・記憶回路、8
,19・・・・・・クロック発生回路。 ”   9,20・・・・・・分周回路、10,21・
・・・・・コード発生器、11,22・・・・・・排他
的論理和回路、12・・・・・・秘話出力端子、13・
・・・・・同期出力端子、14・・・・・・変調部、1
6・・・・・・伝送路、16・・・・・・復調部、17
・・・・・・秘話人力端子、23・・・・・・音声出力
端子。 24・・・・・・同期入力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 第3図
FIG. 1 is a block diagram of a secret communication device according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of the operation of FIG. 1, and FIG. 3 is an explanatory diagram of the operation of the exclusive OR circuit 11. FIG. 4 is a block diagram of a conventional confidential communication device, and FIG. 6 is an explanatory diagram of the operation of FIG. 4. 1...Audio input terminal, 2...Music/D converter, 3...Digital memory, 4...
...D/mu converter, 5...Control unit, 6...
・・Secret message output terminal, 7, 18・・・・Memory circuit, 8
, 19... Clock generation circuit. ” 9, 20... Frequency divider circuit, 10, 21...
... Code generator, 11, 22 ... Exclusive OR circuit, 12 ... Confidential output terminal, 13.
... Synchronous output terminal, 14 ... Modulation section, 1
6...Transmission line, 16...Demodulator, 17
...Secret speech human power terminal, 23...Audio output terminal. 24...Synchronization input terminal. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
Figure 3

Claims (1)

【特許請求の範囲】[Claims] 音声信号を記憶し保持する記憶回路と、前記記憶回路を
制御するクロック信号を発生するクロック発生回路と、
前記クロック発生回路から出力されるクロック信号を分
周する分周回路と、前記分周回路からの信号をもとにコ
ードを発生するコード発生器と、前記コード発生器から
の信号と前記分周回路からの信号とを入力とする排他的
論理和回路を有し、前記排他的論理和回路からの出力信
号により前記クロック発生回路を制御し、前記記憶回路
を制御するクロック信号の周期を変化させるように構成
したことを特徴とする秘話装置。
a memory circuit that stores and holds audio signals; a clock generation circuit that generates a clock signal that controls the memory circuit;
a frequency dividing circuit that divides the frequency of a clock signal output from the clock generation circuit; a code generator that generates a code based on the signal from the frequency dividing circuit; and a signal from the code generator and the frequency dividing circuit. and an exclusive OR circuit that receives a signal from the circuit, and controls the clock generation circuit by the output signal from the exclusive OR circuit, and changes the period of the clock signal that controls the storage circuit. A confidential communication device characterized by being configured as follows.
JP3800285A 1985-02-27 1985-02-27 Privacy call equipment Granted JPS61198840A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3800285A JPS61198840A (en) 1985-02-27 1985-02-27 Privacy call equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3800285A JPS61198840A (en) 1985-02-27 1985-02-27 Privacy call equipment

Publications (2)

Publication Number Publication Date
JPS61198840A true JPS61198840A (en) 1986-09-03
JPH0560697B2 JPH0560697B2 (en) 1993-09-02

Family

ID=12513366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3800285A Granted JPS61198840A (en) 1985-02-27 1985-02-27 Privacy call equipment

Country Status (1)

Country Link
JP (1) JPS61198840A (en)

Also Published As

Publication number Publication date
JPH0560697B2 (en) 1993-09-02

Similar Documents

Publication Publication Date Title
US4075429A (en) Transmultiplexer
US5027372A (en) Differential phase shift keying modulator
EP0117276B1 (en) Privacy communication apparatus
JPS6234306B2 (en)
US4133977A (en) Voice scrambler using syllabic masking
JPS61198840A (en) Privacy call equipment
JPH0149217B2 (en)
US3654393A (en) Data transmission system
JPH0218632B2 (en)
JPS6024743A (en) Privacy communication circuit
JPS6143032A (en) Privacy telephone set
JPS6089144A (en) Privacy call communication equipment
JPS60109941A (en) Signal synchronism circuit of ciphered communication device
JPH0218780B2 (en)
JPH055209B2 (en)
JP2882411B2 (en) Digital signal generator
SU915244A1 (en) Method and device for transmitting clipped speech signal through communication lines
JPS5950637A (en) Privacy telephone set
JPS61123331A (en) Signal synchronous circuit of privacy call communication equipment
JPH0666758B2 (en) Confidential device
JPS60141041A (en) Signal synchronizing method of privacy communication device
JPS60117935A (en) Privacy communication device
GB1597365A (en) Apparatus for communicating an information signal over a bandwidth constrained channel
JPS5972837A (en) Clock circuit of secret communication system
JPS5937756A (en) Subcarrier msk modulator