JPS61198727A - 基板表面を処理する光化学工程 - Google Patents

基板表面を処理する光化学工程

Info

Publication number
JPS61198727A
JPS61198727A JP60284189A JP28418985A JPS61198727A JP S61198727 A JPS61198727 A JP S61198727A JP 60284189 A JP60284189 A JP 60284189A JP 28418985 A JP28418985 A JP 28418985A JP S61198727 A JPS61198727 A JP S61198727A
Authority
JP
Japan
Prior art keywords
substrate
hydrogen
photochemical
radiation
photochemical process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60284189A
Other languages
English (en)
Inventor
ハーベイ・エヌ・ロジヤース・ジユニア
ジエームス・テイー・ホール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPS61198727A publication Critical patent/JPS61198727A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子の製造に係り、特に表面に個有の酸
化層を有する選択した半導体基板の表面を扱う工程に関
する。
〔発明の技術的背景とその問題点〕 ケ°ルマニウムのような根元的な物質と同様に、水銀　
カドミウム・テルル化物、ガリウム・砒化物、インゾウ
ム・燐化物のような半導体物質を混合して形成した基板
を用いた確かな半導体素子の製造において、基板表面上
に本質的に存在する酸化不純物、また、は有機不純物は
、しばしば素子の機能を低下させる。素子の絶縁層は基
板の表面にデポジットされ、本来の酸化層が間に存在す
ることは、半導体／絶縁体間の電気的な構能の最適条件
を損なうことになる。特に、素子は、電流一電圧または
容量一電圧特性が低下し、半導体物質中の電子の転送機
能が低下し、電荷の漏洩、電荷のトラップにより、又は
素子のスイッチング特性を低下させる。このように、絶
縁層を表面にデポゾションする前に基板の表面から生来
の酸化層を除去することは利点がある。
衆知の生来の酸化層を除去し、有機的な表面の不純物を
含む、生来の酸化層のインシトウー手法は、次に絶縁層
をデポジットするのと同じ反応槽で生来の酸化層を除去
し、非シトウー手法は、絶縁層をデポジットする反応槽
の外部で生来の酸化層を除去する。非シトウー手法は温
度を上昇し、またはメタノールのような溶剤ですすいで
、塩酸のような種々の酸の溶液で基板の表面を処理する
ことを含む。このような非シトウー手法は、扱う半導体
の表面がクリーニング後および絶縁層をデポジットする
前の期間に汚れによって傷つき易い大きな欠点がある。
インシトウー手法では、基板の表面の相互に影響する水
素原子のように、発生した反応微粒子のプラズマを高周
波（ｒｆ）で放電して後者の問題を克服している。後者
の方法はＦ．カパソおよびＧ．Ｆ．ワイリアムズによっ
て”　ＩｎＧａＡａの長波長の光検出器を含むＧａＡｓ
および■−■価半導体素子の水素化／窒化保護膜の構造
の提案（Ａ　ＰｒｏｐｏｓｅｄＨｙｄｒｏｇｅｎａｔｉ
ｏｎ　／　Ｎｉｔｒｉｄｉｚａｔｉｏｎ　Ｐａｓｓｉｖ
ａｔｉｏｎＭｅｃｈａｎｉｓｍ　ｆｏｒ　ＧａＡｓ　ａ
ｎｄ　Ｏｔｈｅｒ　ＩＩＩ−Ｖ　Ｓｅｍｉｃｏｎ−ｄｕ
ｃｔｏｒ　Ｄｅｖｉｃｅ，Ｉｎｃｌｕｄｉｎｇ　ＩｎＧ
ａＡｓ　Ｌｏｎｇ　Ｗａｖｓ−ｌｅｎｇｔｈ　Ｐｈｏｔ
ｏｄｅｔｅｃｔｏｒｓ）’と題して刊行したジャーナル
オプデエレクトロケミカルササイエティ　（Ｊｏｕｒｎ
ａｌ　　　ｏｆ　　　ｔｈｅ　　Ｅｌｅｃｔｒｏｃｈｅ
ｍｉｃａｌ　　Ｓｏｃｉｅｔｙ）：ソリッドステートサ
イエンスアンドテクノロジ−　（Ｓｏｌｉｄ　Ｓｔａｔ
ｅ　Ｓｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ）
Ｖａｔ＋１　２　９　＋　Ｎｏ　−　４　＋　Ａｐ　ｒ
　１１　１　９　８　２　ｒ−！！一・ゾ８２１−８２
４に述ぺられている。
基板の表面の処理にプラズマ放電手法を用いる不利な点
は、高エネルギー放射と同様に多数のイオン、および中
性の粒子が発生し、基板の表面に衝突することである。
もし基板が、確かな半導体物質を混合して形成した素子
（すなわちＨｇＣｄＴｅ．ＩｎＳｂ．またはＧａＡｓ　
）のような敏′感な素子のタイプからなると荷電粒子お
よび放射はしばしばそれらの素子を損傷する。加えて、
プラズマ処理は、基板【よる放射の選択的な吸着のため
に基板に温度の損傷を生じることができ結果的に基板を
加熱する。この加熱は、水銀・カドミウム・テルル化物
中の水銀のような混合半導体基板の１つまたはそれ以上
の構成要件の外部への散乱の充分な理由となる。
このように、低温度で存在することは、基板の表面の生
来の酸化物の層の電荷の自在性の工程を最小にするよう
に要求される。
〔発明の目的〕
本発明の総ての目的は新規かつ、進歩した、そこに形成
された不必要な酸化層を有し、低温度で、電荷の自在性
の工程で基板の表面を扱う工程を提供することにある。
この工程は、全てではないが、従来技術の工程よりも優
れ、それらの上述した大きな欠点を克服している。
上述の本発明の総ての目的は、選択した波長の放射の存
在中で、選択した水素の先駆物質を含み、予め定めた温
度で、そこに形成した生来の酸化層を有する基板をさら
すことによって成し遂げられる。放射を導くやいなや、
中性な水素の核は先駆物から形成され、生来の酸化物と
生来の酸化が化学的に減少した形に変化することに相互
に影響する。この工程によって、基板の温度による損傷
および電荷による損傷が避けられる。
したがって、基板に温度による損傷を発生することなく
、基板の表面の生来の酸化層を化学的に減じる低温度の
工程を提供することは本発明の独特な目的であり０ 他の目的は、上述の工程によって提供され、基板の電荷
による損傷および放射による損傷は避けられる。
さらに他の目的は、半導体の表面と絶縁物との間の境界
の電気的な特性を向上するために、絶縁層をそこにデポ
ジットする前に、選択した半導体の表面を扱う工程を提
供することである。
さらにまた本発明の目的は、半導体基板の表面を扱うイ
ンシトウー手法を提供し、そして直ちに、続いて同じ反
応槽で絶縁材のデポジション工程で基板の表面を扱うこ
とにある。
本発明の上述したおよび多くの他の機能および添付の利
点は、以下の発明の詳細な説明を参照することによシ、
さらによく理解することができる。
〔発明の概要〕
本発明の工程によれば表面に形成された生来の酸化層を
有する半導体基板は、水素を抑制する先駆物質にさらさ
れ選択した波長で放射する。
放射は、酸化物を化学的て減じて生じた、生来の酸化層
に相互に影響する生来の水素の核で形成した水素を抑制
する先駆物質の分離を発生させる。本発明は特別な運用
の原則に制限されないので、水素の核はエツチング効果
または還元効果またはその両方によって生じると確信で
き、この結果、基板の表面層の酸素は還元される。
エツチング効果により、水素化物、水酸化物または水の
ような、揮発性の核で形成される表面層の構成と水素の
核とは化学的に反応する。エツチング工程で、酸素と同
様に、いくつかの半導体物質の構成は、処理した表面か
ら除去される。減少効果により、水素原子は、水のよう
な揮発性の核を形成する生来の酸化物中の結合した酸素
と反応する。後者の工程では、半導体物質の構成は、処
理した表面から酸素を除去する間、無傷で残る。このよ
うにして、本発明の工程によれば、生来の酸化物層は、
生来の酸化物で形成され、化学的な減少を生じる生来の
水素の核によって変更される。
中性な水素の核は、水素分子が水銀灯に感光した光分解
によって形成される。光化学の技術として知られる波長
２５３７Ｘの放射は、以下の（１）式に示すように励起
状態の水銀原子（Ｈｇ勺を生じるように水銀蒸気に吸収
される。Ｈｇ＋原子は、脱イオン化すると、通常の接地
状態から約５エレクトロンデルト高い。そしてＨｇ”は
水素分子（Ｈ２）と相互に影響し、以下の式（２）に示
すように、中性な水素原子内のＨ２の分解を生じるよう
に水素原子へエネルギーを転送する。水銀は、低圧の水
銀蒸気ランプによって発生する２５３７Ｘの放射に関連
して光感光材として用すられることを述べておく。同様
に、カドミウム。
亜鉛またはキセノンのような他の感光材も、該材料の吸
収波長に対応する波長を有する放射で用いることができ
る。
［（ｇ　＋　ｈ　ｃ／λ（２５３７Ｘ　）　−＋Ｈｇ”
　　　　、、、　　（１）ただしｈはブランク定数 Ｃは光速 λは吸収する放射の波長 Ｈ２＋　Ｔ（ｇ’→２Ｈ＋Ｈｇ　　　　　　　　・・・
（２）中性の項は、ここでは電荷を持たない核を示して
いる。別の方法では、中性の活性化した水素の核は、式
（３）に示すように水素原子が吸収して、水素原子の水
素−水素結合の破壊に充分なエネルギーを転送する１１
０９にのような適当な波長の放射による水素原子の直接
の光分解によって形成される。
Ｈ２＋　ｈｅ／λ−−＋２Ｈ−（３） 本発明の別の実施例では、中性の水素の核は（４）式に
示すような水素原子によって吸収され、そして励起状態
へ分子を立ち上げるに充分なエネルギーを転送する、１
００２Ｘのような適当な波長を有する放射によりＨ２を
直接、励起して形成した水素原子（Ｈ２４″）によって
励起される。
Ｈ２＋　ｈｅ／λ→Ｈ２”　　　　　　　　−（４）他
の、メタンおよび他のアルカン（メタン列炭化水素）の
ような水素を含む先駆物質は、上述で示すものと同様の
手法で、中性の水素の核を形成するための放射による分
離を行なうことが可能であれば使用することができる。
本発明によって扱う半導体基板は、個有の酸素の形態に
作用を受は得る任意の材質に形成可能である。”生来の
酸素”の項は、対応する酸素が基板の表面の（約１０か
ら１００Ｘ）置換によって形成された酸素をここで示し
ている。
代表的な物質として、水銀・カドばラム・テルル化物（
ＨｇＣｄＴｅ　）、ガリウム・ヒ素（ＧａＡｓ　）、ガ
リウム・アルミニウム・ヒ素（ＧａＡｔＡａ　）　、イ
ンジウム・燐（ＩｎＰ　）　、インジウム・アンチモナ
イド（ＩｎＳｂ　）およびダルマニウム（Ｇｏ）を含む
。たとえばＧａＡｓの生来の酸化物は、Ｇａ２Ｏ３およ
びＡ　８２０３からなり、同時にＨｇＣｄＴｅの生来の
酸化物は、Ｈｇ、Ｃｄ、およびＴｅの酸化物の混合から
なる。
本発明の工程によれば、自然の水素の核は上述の如くに
発生し、基板表面の生来の酸化物層に相互に影響し、基
板表面に接する酸素を減するように層を変換して基板表
面の生来の酸素の層に相互に影響する。
上述の工程の実施【適する装置および方法の使用は、米
国特許第４，３７１，５８７に本発明者により発表され
ている。本発明の工程の反応槽内の動作圧力は、０．１
からｌ　Ｑ　ｔｏｒｒ（１３から１３００パスカル）の
範囲内である。反応槽の圧力は、水素の核の路を受は入
れ手段として提供可能に充分に低く、かつ反応に適する
変化率としなければならない。本工程の基板の温度は、
特定した半導体物質に関する温度の安定性によって決定
され、かつ特定した物質を分解または解離させる温度よ
りも低く保持する。たとえば、ＨｇＣｄＴｅは揮発性の
水銀により約１２０℃で分解を始め、この結果、ＨｇＣ
ｄＴａの基板は、本発明によれば１００″Ｃまたはそれ
以下の温度で処理する。特に、本発明の工程による化学
的に減じる反応の達成には加熱は不用であり、そしてこ
の工程は、室温のように低い温度で達成できるであろう
。
しかしながら、高い温度は、生来の酸素を減じる反応の
割合を高めるために有利である。
このように、本発明の工程によれば、温度による損傷で
基板を損なうよりも充分に低い温度で、基板の表面の生
来の酸化物の層を処理する低温度の工程が提供される。
上述の様に、温度による損傷は、基板の材料が分解する
結果である。さらに処理すべき基板の予め定めたドーノ
２ント領域の結合のイオンの移動を生じさせることがで
きる。生来の酸化物の層を処理するいくつかの衆知の方
法は高い温度を必要とする。この後者の問題もまた、本
発明の工程では避けられる。加えて、本発明の工程で用
いる減じた核は、帯電しない微粒子で高エネルギーでな
い放射で生じる、良好な光化学の工程で発生した中性の
核である。このようにして、基板への電荷の衝突および
放射の衝突は、本発明によって避けることができる。帯
電した微粒子または放射による基板の表面への好ましく
ない衝突は、基板の分解によって形成する最終的な素子
で実行する表面を評価する電気的な特性を変化すること
を予め述べておく。この結果、本発明の工程は、基板の
表面および最終的な素子の電気的な特性を向上する。
本発明は、処理基板の表面の絶縁層へのデポジションに
続いて同一反応槽内でインシトウー手法を実行すること
は特に有利である。酸化物の絶縁層の形成て選んだ手法
は、米国特許第４．３７１，５８７号に述べられた電気
化学の蒸気デポジション工程である。窒化物および硫化
物層をデポジットする電気化学の蒸気デポジション工程
は、それぞれ米国特許第４，１８１，７５１号および第
４，４４７，４６９号に述べられ、両発明者は本発明の
発明者である。絶縁物の構成は、特定した基板の材料の
最良の絶縁のものを選択する。このようにして、基板は
、本発明によシ、生来の酸化物層を減じ、そして基板の
表面の電気的な特性を向上するように処理する。その時
に、処理した基板は真空を破ることなく、同一反応槽内
で絶縁物の形成の反応に直ちにさらす。このインシトウ
ー手法によれば、処理した基板の表面を汚染にさらすこ
とは、最小または避けられ、基板の表面の電気的な特性
を向上できる。
以下の例で述べる本発明の工程は特定の概要であって、
この工程による製造を解析して同様に実行できるもので
ある。
〔発明の実施例〕
〔実施例１〕 基板の供給者から受領したテーブル１にサンプルＡとし
て示すゲルマニウム、ヒ素のウェハーを用いて処理した
。ウェハーは大気にさらされて、その表面に形成された
生来の酸化物の層を有する。基板は米国特許第４．３７
１，５８７号に述べられる一般的な型式の光化学の蒸気
デーノション装置に置き、そして反応槽は、１ミ１Ｊｔ
ｏｒｒ（Ｑ、　ｌ　）４スカル）の圧力に排気する。基
板は１５０℃に加熱する。水素分子は水銀の溜りを通過
し、混合蒸気は、２５画／分の流過の割合で反応槽内へ
導かれる。波長２５３７λの放射は、キャンラドＨハノ
ーバー社（Ｃａｎｒａｄ−ＨａｎｏｖｉａＩｎｃ　）ニ
ューヨーク、ニューシャーシｌ：国による水銀蒸気ラン
プで発生し、反応槽内へ導き、反応は動作圧力約１．Ｏ
ｔｏｒｒ（１３０／’？スカル）で９０分間、進行して
なされる。
サングルＢは動作圧力０．６ｔｏｒｒで６０分で導いた
反応によるＱａＡｓウェハーの分離に続いて上述の手順
を行なったものである。
各サンプルの屈折率は、表面処理の前後に偏光解析法で
測定し、テーブル１に要約する。処理基板は屈折率およ
び厚みに関する偏光解析変数として、増加はΔそして減
少はＶとし、明らかに生来の酸化物の減少を示している
。これらの変化は、各サンプルの酸化物の減少が１時間
の処理毎に２０又であることを示している。
標準のために、処理していないＧａＡａのサンプルを測
定した。表１の測定は、反応槽から処理したサンプルを
取シ出し、そしてサンプルを偏光解析器に置いて行なっ
たことを述べておく。この結果、処理した表面の空気に
よる酸化が偏光解析法の測定の実行前に発生し、このた
め、本発明の工程によって除去した生来の酸化物質が再
成長することがある。この空気の酸化があるので、生来
の酸化物の層を減じる本発明の表面処理の結果は、表１
に示されるものよシも多分、良好である。この後者の問
題は、本発明による、表面処理後に空気にさらすことを
回避する反応槽内のインシトウーで偏光解析法の測定を
行なえば避けられる。
表　　１ ＧａＡａウェハーの処理の偏光解析法の結果Ｘ線（ＥＤ
ＡＸ）によるエネルギー分散の解析は、２つの検査する
サンプルであるサンプルＡ、Ｈに関してバルク（すなわ
ち深さ約１マイクロメータ）の根本的な特性を得るもの
である。このような解析は、上述の処理工程によって基
板に水銀の汚れのないことを示している。各スペクトラ
ムＩ／′ｉＧａおよびＡｓのＬ線に重なって１．６Ｋｅ
Ｖの付近に対応して大きなピークを生じ、そして平坦な
、ベル型のバックグラウンドのピークが連続する制動放
射に対応する２）５ＫｅＶの付近にある。それぞれのス
イクトラムで、１．５ＫｅＶ付近に対応する小さなピー
ク（はとんどノイズに埋もれた）は５ＩＱＫ線の可能性
がある。このＳｌのバルクの量は、驚くべきものではな
く、ＳｌはＧａＡｓのエピタキシャル成長内に常に存在
している。
２つの他のピーク（はとんどノイズに埋もれている）は
また、両方ともＥＤＡＸシステムの人工的な産物である
ＦａおよびＣｕにそれぞれ対応する６、２および８．０
ＫｅＶ付近に生じている。スイクトラムにはいかなるＨ
ｇも描かれていない。処理したものおよび検査のサンプ
ルのＥＤＡＸスペクトラの全てについて、互いに極めて
近似し、本発明によって処理した基板のバルクの材質の
構成は不変で、処理工程によっても非汚染である。
化学的な解析（ＥＳＣＡ）の電子分光法はす／ｆルＡ１
およびＢおよび標準の表面（すなわち数アトムの深さ）
の主たる特性を得られる。分光は本発明で処理した５０
Ｘ以下の光の蝕刻で作り出したサンプルに対して行なう
。一方、通常存在するＣおよびＯは、多分、炭化物質、
水および酸化物から吸収し、ＧａおよびＡｓでは組成と
して検出されるに過ぎない。表面の組成の構成は表２に
示す。サンプルＡのデータは標準と２０％以内の確度で
識別される。サンプルＢのＧ　ａ／Ａ　ａ原子の比はま
た、サンプルＡおよび標準とＯ／ＧａおよびＣ／Ｇａ比
がサンプルＢはサンプルＡより大きいことによって識別
される。サンプルＢ　ＶＣ存在するＣおよび０の絶対的
な量は極めて少ないにも係わらず、単なるＥＳ　ＣＡシ
ステムの人工産物である。１０２および１５２　ｅＶの
線に相互に関係するＳｔであるか、１００，１０３．３
５９および３７９　ｅＶの線に相互に関係するＨｇの線
であるかは明白ではない。処理したまたは検査するＥＳ
ＣＡスペクトラの全ては、極めて近似している。
最後に、１マイクロメータの深さのＥＤＡＸ解析の結果
および１００Ｘの深さのＥＤＡＸ解析の結果によれば処
理したまたは検査するサンプルの間に顕著な差異はない
。このような結果は、本発明の工程が基板のバルクの材
質を冒さない表面近傍の反応であることを示している。
加えて、両ＥＤＡＸおよびＥＳＣＡの感度の限界内では
、ＧａＡｓまたは反応槽のＨｇを感光性にするＨ原子の
蝕刻に帰しうべきＳｔまたはＨｇは検出できない。さら
に表２に示すようにサングルＡに含まれる水素ハ、標準
に比して著るしく減少し、生来の酸化物が減少した形に
変化することを示している。
表　　２ 〔実施例２〕 水銀・カドミウム・テルル化基板を、本発明の工程によ
って処理する前に以下の如く処理し、その要約が表３で
ある。
ａ　サンプルＤはウェノ・−を衆知の技術で化学的に蝕
刻し、研摩して予め存在する生来の酸化物を除去した。
ｂ　サンプルＥは、ウェノ・−を衆知の湿式化学的な陽
極酸化処理工程によって酸化し、ウエノ・−を電解質の
セルの陽極とし、電流を特定した電解液中を流過させて
生来の酸化物の層を形成する。
ＣサンプルＦは、ウェノ・−を空気にさらして酸化させ
る。
ｄ　サンプルＧ！′ｉ、ウェノ・−を衆知のプラズマ工
程によって酸化し、この酸素のプラズマは電場作用を形
成し、そして酸化プラズマはウエノ・−の表面を酸化し
て酸化物を形成する。
各サングルは概要を実施例１で述べた本発明の工程によ
り処理する。１５チのＨ２と８５俤のＮ２が流量１０ｃ
ｒｎ／分の割合で流れる混合物が水素源とする。基板の
温度は１００℃で反応は２０分、行なう。動作圧力は表
３に示すサンプルを除いて、９５０ばりｔｏｒｒ　（１
３０）やスカル）である。
サンプルは偏光解析法により本発明による処理前および
処理後の両方で解析を行ない、フィルムの厚み（１）お
よび屈折率（ｎ）を表３に示すテストの結果により決定
する。なぜならば生来の酸化物は薄く、不確実な屈折率
は相対的に大きいためである。フィルムの厚みの重大な
変化は光化学的な表面の処理前に生来の酸化物の存在の
形式または動作圧力を見ることなく全てのＴ（ｇＣｄＴ
ｅのサンプルで認められる。
サンプルＥは表面の処理前に陽極酸化処理を行ない、水
素原子による蝕刻で、明らかに約１５０Ｘを除去する。
他の全てのＨｇＣｄＴｅのサンプルは、フィルムの厚み
が増加するにも係わらず、処理する表面は透明で均質な
誘電体である。
この見地に対する１つの説明は、反応槽内の残りの酸素
、多分、槽の壁の水によって形成されたものによって生
来の酸化物の層が成長することによる。多分、ＥＳＣＡ
の結果を見ると水素原子は見かけのフィルムの厚みを無
視できるように基板の表面を荒くする。偏光解析データ
の他の説明は、勿論、非透明または非均質のフィルムに
よって可能である。表面の主たる結果は、本発明の工程
による処理の重大な変形である。
目的の比較では、約３０Ｘの厚みの生来の酸化層を有す
る露出したシリコンウェハーおよび本発明の上述の工程
によって処理して、米国特許第４，３７１，５８７号の
工程でデボノットした光−酸化層を有するシリコンウニ
・・−について行なう。この後者の２つのウェハーば、
表面の処理後、および測定のために空気にさらしても偏
光解析の・やラメータに何ら重大な変化はない。この結
果は、本工程がＨｇＣｄＴｅの表面でのみ反応し、化学
的蒸気デポジション工程はフィルムのないデポジション
であることを示している。
表　　　３ ＨｇＣｄＴｅクエハーの処理の偏光解析テストの結果チ
光化学による表面処理の動作圧力は約０．１ｔｏｒｒ　
（１３パスカル）である。
養蒼ΔおよびＶの変化の推定、透明、均質な誘電体のフ
ィルムで覆われている。
ＥＳＣＡは、本発明の工程による処理前および処理後の
両方を上記３種のサンプルについて行ない、深さ約５０
１の表面の構成について結果を第４表に要約して示す。
サンプルＪおよびＫは表面の処理前に、表面に生来の酸
化物の成長を有し、サンプルＬは予め存在する生来の酸
化物を化学的な洗浄で除去している。
Ｃ（ｉｓ）ス被りトラムからの高分解のデータは、カー
メンと結合したサンプルの表面から得られる酸素の原子
の・９−セントの決定に用いられる。カーメンと結合し
ていない酸素は金属と結合している。代表的な３５％の
カーメンは、表４には含まれていないが有機不純物とし
て表面のフィルムに存在する。Ｔｅの酸化および減少の
分配はＴｅ　（３ｄ　）およびＴｅ　（ｄ）の両方から
演算され、表４に線を示している。
水素原子の処理を受容した後の表面の金属の配分は、処
理前とは著るしく異なる。特に、それらのサングルは表
面のＣｄの・ぐ−センテーノは増加し、Ｈｇの・そ−セ
ンテージは減少している。
加えて酸化Ｔｅが存在する惜は、水素原子の処理後は処
理前に比して極めて少ない。このことは生来の酸化物の
層は評価を何がしか減じることを示している。さらには
表４には含有される酸素が著るしく還元されることが示
され、処理後のウェハーは生来の酸化物の層が減少状態
に変化していることを示している。
〔実施例３〕 この実施例は、酸化絶縁層を以下に述べるデポジション
で形成し、基板の表面処理を行なうインシトウーを順次
に説明する。
ＨｇＣｄＴｅ基板の表面は実施例２で述べた本発明の工
程により処理する。純粋なＮ２の不純物の除去は、反応
槽から残りのＮ２を除去して水素原子の処理の後に実施
する。そして５ｉｎ２の層は、米国特許第４．３７１，
５８７号に述べられたシランおよび窒化酸素の水銀−感
光分解による光化学的な蒸気デポジション工程でデポジ
ットする。デポジション工程は、ＳｉＯ２の１５００Ｘ
の厚みの層を提供する２０分のインシトウーを導びく。
ＳｉＯ□のデポジション後、金属蒸着システムでドツト
のメタライズを行ない、次にメタル−絶縁体−半導体（
ＭＩＳ）構造を電気的にテストする。
容喰−電圧（ｃ−ｖ）　カーブは７７°にでデートバイ
アスが−１４および＋１２ダルトの間で得る。
同−ＨｇＣｄＴｅウェハーの５個の異なるＭＩＳ容量の
Ｃ−Ｖカーブは非理想的な性質で、特に、０から−１４
，ｆルトの間の発明領域の充電電子は発熱する。さらに
電荷の注入による大きなヒステリシスが示される。この
結果は、対照すると、ＨｇＣｄＴｅの光酸化ＭＩＳ構造
を光化学水素原子の処理を行なわないものによれば、は
とんど理想的なＣ−Ｖ特性である。この結論の可能な説
明はＨｇＣｄＴｅ基板の生来の酸化物層が良好なＣ−Ｖ
特性を提供するために必要とするからである。この結論
の他の説明は、表面の荒さが表面領域を増加させ、高密
度状態と見なせることにある。実際、表面の伺がしかの
断片はデポジットした絶縁物に緊密に接触しないので、
この結果、化学的な結合は充分ではない。このようにし
て、本発明の工程で生来の酸化物の層は除去する際に、
Ｃ−■特性は低下する。しかしながら、このような結果
は生来の酸化物の層を本発明による工程を変化させるこ
とを、さらに示している。
〔実施例４〕 硫化インジウムの基板は実施例２で概要を述べた本発明
の工程によって処理する。Ｎ２とＮ２の混合物は２０　
ｃｍ　７分の割合で合計した圧力が１６０ミリｔｏｒｒ
　（０，２パスカル）でＩｎＰ基板の表面を流れる。基
板の温度は１００℃である。
５分後に光で発生した水素原子にさらし、システムは窒
素不純物を除去する。そして、光−酸化物の１００ＯＸ
の層を、デポジションの前て真空を破ることな〈実施例
３で述べた工程により２０分間デボソットする。この結
果、水素原子の処理中に生じる生来の酸化物の還元はＳ
ｉＯ２のデポジション中、真空状態下において可能なだ
け保たれる。半導体と絶縁物の境界の特性は、ＭＩＳ構
造のＣ−Ｖ解析によって評価できる。Ｃ−Ｖカーブは室
温で＋５および一５ボ゛ルトのデートバイアスで１００
　ｋＨｚ　、　Ｉ　ＭＨｚおよび１０　ＭＨｚで集める
。ＩｎＰの光−酸化物ＭＩＳ構造を光化学の水素原子の
処理を行なわないものと比較すると、この結果はＣ−Ｖ
特性の劣化によって示される。
実施例３において説明したように、このような結論は、
本発明の工程によれば、水素原子による処理は境界を明
確に変化させる。
〔実施例５〕 実施例４で述べたゲルマニウム基板の処理のかわりにイ
ンノウム・硫化物の基板とする。ＭＩＳ構造を製造し、
そして次にＣ−Ｖプロッティングで解析した。代表的な
それらのＭＩＳ構造のＣ−Ｖカーブは劣等なＣ−Ｖ特性
を示し、水素原子の処理を行なっていない標準ウェハー
に類似する結果であった。ゲルマニウムの生来の酸化物
は好捷しくない吸湿性が也り、Ｃ−Ｖ特性を劣化させる
ことが知られている。しかしながら、本発明の工程によ
って製造した生来の酸化物のないことはさらにはＣ−Ｖ
特性を劣化させないと考えられる。
ここで説明した本発明の典型的な実施例は、本発明の要
旨の範囲内で、詳述した範囲の技術の練度により種々の
変化、追加および変更が可能である。したがって本発明
は詳述し、図説した特定の実施例に限定されない。特に
、本発明の工程は、この実施例で特定して述べたものの
外に半導体物質の基板の製造に実施でき、実行した結果
を評価して各材料のタイプに応じて最適化して工程の・
卆うメータをより改善すればよい。
〔発明の効果〕
本発明によれば半導体基板の生来の酸化物の層を減じ、
それによって良好な特性の半導体素子を得られる基板表
面を処理する光化学工程が提供できる。
出創人代理人　　弁理士　鈴　江　武　彦手続補正書（
方劫 特許庁長官　宇　賀　道　部　　　殿 １、事件の表示 特ｊロ昭６０−２８４１８９号 ２）発明の名称 基板表面を処理する光化学工程 ３、補正をする者 事件との関係特許出願人 ヒユーズ・エアクラフト−カンパニー ４、代理人 ５、補正命令の日付 昭和６１年２月２５日

Claims (10)

    【特許請求の範囲】
  1. （１）基板を予め定めた温度で選択した水素を抑制する
    先駆の蒸気相にさらし、中性の水素の核で形成した予め
    定めた波長の放射の存在により生来の酸素を充分に反応
    させ、この生来の酸素を化学的に減じ、同時に基板の温
    度による損傷および電荷による損傷を回避する、低温度
    で電荷に係わらない工程で基板の表面に生来の酸化層を
    有する基板表面を処理する光化学工程。
  2. （２）特許請求の範囲第１項記載の工程で、上記中性の
    水素の核は水素原子からなるグループから選択し、水素
    分子を励起する基板表面を処理する光化学工程。
  3. （３）特許請求の範囲第１項記載の工程で、選択した水
    素を抑制する先駆は水素分子である基板表面を処理する
    光化学工程。
  4. （４）特許請求の範囲第１項記載の工程で上記さらすこ
    とは光感光材の存在で行なう基板表面を処理する光化学
    工程。
  5. （５）特許請求の範囲第４項記載の工程において、上記
    光感光材は水銀蒸気からなり上記予め定めた波長の上記
    放射は２５３７Åである基板表面を処理する光化学工程
    。
  6. （６）特許請求の範囲第１項記載の工程において、上記
    予め定めた温度は約３０℃から２００℃の範囲である基
    板表面を処理する光化学工程。
  7. （７）特許請求の範囲第１項記載の工程において、上記
    半導体基板は水銀・カドミウム・テルル化物、ガリウム
    ・ヒ素、インジウム・硫化物およびゲルマニウムからな
    るグループから選択した材料である基板表面を処理する
    光化学工程。
  8. （８）特許請求の範囲第１項記載の工程において、上記
    予め定めた波長の上記放射は１１０９Åである基板表面
    を処理する光化学工程。
  9. （９）特許請求の範囲第１項記載の工程において、さら
    に基板を処理するために上記生来の酸化物の層を上記水
    素の核にさらした後に、上記処理した基板の表面を予め
    定めた波長の放射の存在下で選択した蒸気相と反応する
    インシトウーを行ない上記蒸気相の反応体と上記処理し
    た基板にデポジットした選択した絶縁材との間で反応さ
    せ上記基板の表面と上記絶縁層との間の境界の電気的特
    性を向上させることを含む基板表面を処理する光化学工
    程。
  10. （１０）特許請求の範囲第９項記載の工程において、上
    記基板は水銀・カドミウム・テルル化物からなり、上記
    絶縁層は酸化シリコンからなる基板表面を処理する光化
    学工程。
JP60284189A 1984-12-17 1985-12-17 基板表面を処理する光化学工程 Pending JPS61198727A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/682,406 US4590091A (en) 1984-12-17 1984-12-17 Photochemical process for substrate surface preparation
US682406 1984-12-17

Publications (1)

Publication Number Publication Date
JPS61198727A true JPS61198727A (ja) 1986-09-03

Family

ID=24739553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60284189A Pending JPS61198727A (ja) 1984-12-17 1985-12-17 基板表面を処理する光化学工程

Country Status (6)

Country Link
US (1) US4590091A (ja)
EP (1) EP0191143B1 (ja)
JP (1) JPS61198727A (ja)
KR (1) KR900000405B1 (ja)
DE (1) DE3581626D1 (ja)
HK (1) HK49991A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5296405A (en) * 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
EP0211634B1 (en) * 1985-08-02 1994-03-23 Sel Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for manufacturing semiconductor devices
EP0214690B1 (en) * 1985-09-06 1992-03-25 Philips Electronics Uk Limited A method of manufacturing a semiconductor device
US4843030A (en) * 1987-11-30 1989-06-27 Eaton Corporation Semiconductor processing by a combination of photolytic, pyrolytic and catalytic processes
JPH0228322A (ja) * 1988-04-28 1990-01-30 Mitsubishi Electric Corp 半導体基板の前処理方法
US5407867A (en) * 1988-05-12 1995-04-18 Mitsubishki Denki Kabushiki Kaisha Method of forming a thin film on surface of semiconductor substrate
JPH01319944A (ja) * 1988-06-21 1989-12-26 Mitsubishi Electric Corp 半導体基板表面に薄膜を形成する方法およびその装置
US4940505A (en) * 1988-12-02 1990-07-10 Eaton Corporation Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation
DE69033151T2 (de) * 1989-02-23 1999-12-09 Seiko Epson Corp Ätzverfahren für Verbindungshalbleiter
US5133830A (en) * 1989-04-07 1992-07-28 Seiko Epson Corporation Method of pretreatment and anisotropic dry etching of thin film semiconductors
US5194119A (en) * 1989-05-15 1993-03-16 Seiko Epson Corporation Method of anisotropic dry etching of thin film semiconductors
JPH033328A (ja) * 1989-05-31 1991-01-09 Hitachi Ltd 固体試料表面の改質方法
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
TW203633B (ja) * 1991-06-03 1993-04-11 L Air Liquide Sa Pour L Expl Des Proce
US5766344A (en) * 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
EP0542481A3 (en) * 1991-11-12 1993-11-10 American Telephone & Telegraph Method for reducing dielectric contamination in integrated circuits
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US7097712B1 (en) 1992-12-04 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Apparatus for processing a semiconductor
DE69421465T2 (de) * 1993-07-30 2000-02-10 Applied Materials Inc Verfahren zur Ablagerung von Silzium-Nitrid auf Siliziumoberflächen
CN1052566C (zh) 1993-11-05 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
US5728224A (en) * 1995-09-13 1998-03-17 Tetra Laval Holdings & Finance S.A. Apparatus and method for manufacturing a packaging material using gaseous phase atmospheric photo chemical vapor deposition to apply a barrier layer to a moving web substrate
US6432830B1 (en) 1998-05-15 2002-08-13 Applied Materials, Inc. Semiconductor fabrication process
GB2352030A (en) * 1999-07-14 2001-01-17 Ibm Measuring surface roughness and contaminant thickness using ellipsometry
US6494959B1 (en) 2000-01-28 2002-12-17 Applied Materials, Inc. Process and apparatus for cleaning a silicon surface
US6946368B1 (en) * 2004-03-23 2005-09-20 Applied Materials, Inc. Reduction of native oxide at germanium interface using hydrogen-based plasma
WO2012009061A1 (en) * 2010-06-28 2012-01-19 3M Innovative Properties Company Multilayer construction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162338A (en) * 1981-03-13 1982-10-06 Western Electric Co Method of etching semiconductor
JPS59215728A (ja) * 1983-05-24 1984-12-05 Semiconductor Energy Lab Co Ltd 半導体表面の光洗浄方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671313A (en) * 1969-11-13 1972-06-20 Texas Instruments Inc Surface contaminant removal
US4265932A (en) * 1979-08-02 1981-05-05 Hughes Aircraft Company Mobile transparent window apparatus and method for photochemical vapor deposition
US4371587A (en) * 1979-12-17 1983-02-01 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
DE3066027D1 (en) * 1979-12-17 1984-02-02 Hughes Aircraft Co Low temperature process for depositing oxide layers by photochemical vapor deposition
US4341818A (en) * 1980-06-16 1982-07-27 Bell Telephone Laboratories, Incorporated Method for producing silicon dioxide/polycrystalline silicon interfaces
JPS5710920A (en) * 1980-06-23 1982-01-20 Canon Inc Film forming process
US4474829A (en) * 1981-11-23 1984-10-02 Hughes Aircraft Company Low-temperature charge-free process for forming native oxide layers
US4434189A (en) * 1982-03-15 1984-02-28 The United States Of America As Represented By The Adminstrator Of The National Aeronautics And Space Administration Method and apparatus for coating substrates using a laser
US4435445A (en) * 1982-05-13 1984-03-06 Energy Conversion Devices, Inc. Photo-assisted CVD

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162338A (en) * 1981-03-13 1982-10-06 Western Electric Co Method of etching semiconductor
JPS59215728A (ja) * 1983-05-24 1984-12-05 Semiconductor Energy Lab Co Ltd 半導体表面の光洗浄方法

Also Published As

Publication number Publication date
EP0191143A1 (en) 1986-08-20
DE3581626D1 (de) 1991-03-07
EP0191143B1 (en) 1991-01-30
HK49991A (en) 1991-07-12
KR860005433A (ko) 1986-07-23
US4590091A (en) 1986-05-20
KR900000405B1 (ko) 1990-01-25

Similar Documents

Publication Publication Date Title
JPS61198727A (ja) 基板表面を処理する光化学工程
Sandroff et al. Enhanced electronic properties of GaAs surfaces chemically passivated by selenium reactions
KR100202003B1 (ko) 반도체 및 반도체기판표면의 산화막의 형성방법
CN102047410B (zh) 直接结合方法中的氮-等离子体表面处理
EP0780889B1 (fr) Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium
JPH056880A (ja) 表面処理方法
US4474829A (en) Low-temperature charge-free process for forming native oxide layers
JPH09106971A (ja) 半導体デバイスの製造方法
US4735921A (en) Nitridation of silicon and other semiconductors using alkali metal catalysts
Lau et al. Capping and decapping of InP and InGaAs surfaces
JPH0436456B2 (ja)
JP3533377B2 (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
Besland et al. Optimized SiO2/InP structures prepared by electron cyclotron resonance plasma
Friedel et al. Photoemission study of the passivation of GaAs in a nitrogen multipolar plasma
Nuzzo et al. An XPS study of the reaction of silane with oxidized copper, silver, and gold surfaces
Nishiguchi et al. Rapid oxidation of silicon using UV-light irradiation in low-pressure, highly concentrated ozone gas below 300 C
Chakraborty et al. Formation of ultrathin oxynitride layers on Si (100) by low-temperature electron cyclotron resonance N 2 O plasma oxynitridation process
Caragianis et al. Low temperature passivation of Si 1− x Ge x alloys by dry high pressure oxidation
JPH0748481B2 (ja) シリコン層上の被膜除去方法
Asami et al. Metallic bismuth on strontium–bismuth tantalate thin films for ferroelectric memory application
Cho et al. Chemical structure of ultrathin SiO 2 film with nitrogen incorporated by remote nitrogen plasma
Dobson et al. The dynamics of cadmium telluride etching
Barcellona et al. Differences in HF Wet Etching Resistance of PECVD SiNx: H thin films
JP2009123737A (ja) シリコン酸化膜の堆積方法
Matteson et al. Experimental investigation of GaAs surface oxidation