KR900000405B1 - 기질 표면의 광화학적 제조 방법 - Google Patents

기질 표면의 광화학적 제조 방법 Download PDF

Info

Publication number
KR900000405B1
KR900000405B1 KR1019850009427A KR850009427A KR900000405B1 KR 900000405 B1 KR900000405 B1 KR 900000405B1 KR 1019850009427 A KR1019850009427 A KR 1019850009427A KR 850009427 A KR850009427 A KR 850009427A KR 900000405 B1 KR900000405 B1 KR 900000405B1
Authority
KR
South Korea
Prior art keywords
hydrogen
substrate
radiation
oxide layer
present
Prior art date
Application number
KR1019850009427A
Other languages
English (en)
Other versions
KR860005433A (ko
Inventor
엔. 로저스 2세 하베이
티. 홀 제임스
Original Assignee
휴우즈 에어크라프트 캄파니
에이. 더블유. 카람벨라스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴우즈 에어크라프트 캄파니, 에이. 더블유. 카람벨라스 filed Critical 휴우즈 에어크라프트 캄파니
Publication of KR860005433A publication Critical patent/KR860005433A/ko
Application granted granted Critical
Publication of KR900000405B1 publication Critical patent/KR900000405B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Abstract

내용 없음.

Description

기질 표면의 광화학적 제조 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 더욱 구체적으로, 자연 산화물 층이 형성된 선택된 반도체 기질 표면을 처리하는 방법에 관한 것이다.
화합물 반도체 물질 (예, 텔루르화 수은 카드륨, 비소화 갈륨, 인화인듐) 및 원소 물질 (예, 게르마늄)로 형성된 기질을 사용해서 특정 반도체 장치를 제조함에 있어서, 기질 표면에 자연 산화물 오염물 또는 유기 오염물이 존재하게 되면, 흔히 장치의 성능이 저하된다. 절연체 층을 기질 표면에 피착시킨 장치의 경우, 중간에 자연 산화물 층이 존재하게 되면, 반도체/절연체 공유 영역에서의 최적한 전기 성능에 지장을 초래할 수 있다. 특히, 반도체 장치는 전류-전압 또는 용량-전압 특성이 감소되거나, 반도체 물질, 전하 누출, 전하트랩에서의 전자 전이 현상이 감소되거나, 또는 장치의 스위칭 특성이감소될 수 있다. 그러므로, 기질 표면에 절연층을 피착시키기 전에, 기질 표면에서 자연 산화물 층을 제거하는 것이 유리하다.
공지된 자연 산화물 층 및 유기 표면 오염물 제거 방법으로는 절연층을 다음에 피착시키는 동일한 반응 챔버 중에서 자연 산화물 층을 제거하는 현장내 (in-situ) 방법과, 절연층을 피착시킬 반응 챔버의 외부에서 자연 산화물 층을 제거하는 현장의 (ex-situ) 방법 모두가 포함된다. 현장외 방법에는 기질 표면을 고온에서 염산과 같은 각종 습윤 산 용액으로 처리하거나, 또는 메탄올과 같은 용매로 세척하는 것이 포함된다. 이와 같은 현장외 방법은 처리된 반도체 표면이 세척후와 절연체 층을 피착시키기 전에 오염되기 쉽다는 주요 결점을 갖고 있다. 이 문제점을 해결한 현장내 방법은 원자 수소와 같은 반응성 입자의 플라즈마를 생성하기 위해 고주파(rf) 방전을 사용하는데, 이 수소 입자의 플라즈마는 기질 표면과 상호 작용을 하게 된다. 이 방법은 에프.카파소 (F.Capasso) 및 지.에프.윌리암스(C.F.Williams)의 Journal of the Electrochemical Society : Solid State Science and Technology, 제129권, 제4호, 1982 4월, 제821-824페이지, 'InHaAs 장파장 광검출기를 포함한 GaAs 및 기타 Ⅲ-Ⅴ반도체 장치에 관한 수소화/질화 부동태 메카니즘 (A Proposed Hydrogenation/Nitridization Passivation Mechanism for GaAs and other Ⅲ-Ⅴ Semiconductor Devices, Including InGaAs Long Wavelength Photodetectors)'라는 명칭의 논문에 기재되어 있다. 기질 표면을 제조하기 위해 플라즈마 방전법을 사용하는데 따르는 결점은 다수의 이온화된 입자 및 중성 입자와 고 에너지의 방사선이 생성되어 기질 표면에 충격을 준다는 점이다. 기질이 특정 화합물 반도체 물질(예, HgCdTe, InSb 또는 GaAs)로 형성된 장치와 같은 감지기형으로 되는 경우에는, 전하 입자 및 방사선이 흔히 이 장치를 손상시킨다. 또한, 플라즈마 공정에 의하면, 기질에 방사선이 선택적으로 흡수되고, 그 결과 기질이 가열되므로, 기질이 열에 의해 손상될 수 있다. 이 가열로 텔루르화 수은 카드뮴 중의 수은과 같은, 화합물 반도체 기질 중 1개 이상의 구성 원소가 외부로 확산될 수 있다.
그러므로, 기질 표면에서의 자연 산화물 층을 최소화히기 위한, 저온, 무전하 (Charge free) 공정이 요구된다.
본 발명의 목적은 불필요한 자연 산화물 층이 형성된 기질 표면을 저온, 무전하 공정으로 처리하기 위한 신규하고 개량된 방법을 제공하는 것이다. 이 방법은 상기한 주요 결점을 극복시키고 종래 방법보다 잇점을 갖고 있다.
상기 본 발명의 목적은 자연 산화물 층이 형성된 기질을 선정된 온도에서 선택된 파장의 방사선 존재 하에 선택된 증기상 수소 함유 전구체에 노출시킴으로써 성취된다. 방사선 유도로, 중성 수소 종(specify)이 전구체로부터 형성되고, 자연 산화물과 상호작용하여 자연 산화물을 화학적 환원형으로 전화 시키게 된다. 이와같은 방법에 의해, 기질의 열 손상 및 전하 손상을 방지할 수 있다.
따라서 본 발명의 특정 목적은 기질에 열 손상을 일으키지 않고 기질 표면상의 자연 산화물 층을 화학적으로 환원시키기 위한 저온 방법을 제공하는 것이다.
본 발명의 다른 목적은 기질의 전하 손상 및 방사선 손상을 방지하는 상기 형태의 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 표면과 절연체 사이의 공유 영역에서의 전기 특성을 증진시키기 위하여 기질 표면에 절연층을 피착시키기 전에 선택된 반도체 기질 표면을 처리하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 기질 표면을 처리한 후 즉시 동일한 반응 챔버 중에서 기질 표면에 절연체를 피착시키는 현장내 방법을 제공하는 것이다.
이제, 본 발명의 상기 특징 및 잇점과 그외의 다른 특징 및 잇점에 대해서 상세하게 설명하겠다.
본 발명의 방법에 따르면, 표면에 자연 산화물 층이 형성된 반도체 기질을 수소 함유 전구체 및 선택된 파장의 방사선에 노출시킨다. 방사선은 수소 함유 전구체를 분해시키어 중성 수소 종을 형성하는데, 이 수소 종은 자연 산화물 층과 상호작용하여 산화물을 화학적 환원형으로 변화시킨다. 본 발명은 특정 조작 이론에 한정되지 않으므로, 수소 종은 식각 효과 또는 환원 효과 또는 이 두 효과 모두를 일으키므로, 그 결과 기질 표면 층의 산소 함량이 감소된다. 식각 효과의 경우, 수소 종은 표면 층의 성분과 화학적으로 반응하여, 수소화물, 수산화물 또는 물과 같은 휘발성 종류를 생성한다. 식각 공정에서는, 반도체 물질 성분중 일부 성분 및 산소가 처리된 표면으로부터 제거될 수 있다. 환원 효과의 경우, 수소 종은 자연 산화물 중 결합된 산소와 반응하여, 물과같은 휘발성 종류를 생성한다. 이 방법에 있어서, 반도체 물질 성분은 그대로 남아 있는 반면에, 산소는 처리된 표면에서 제거된다. 그러므로, 본 발명의 방법에 의하면, 자연 산화물 층이 중성 수소 종에 의해 변화되어, 자연 산화물의 환원형을 생성하게 된다.
중성 수소 종은 분자 수소의 수은 감지 광분해에 의해 생성될 수 있다. 광화학 기술분야에서 공지되어 있는 바와 같이, 2537옹스트롬(Å) 파장에서의 방사선은 하기 반응식(1)에 나타낸 바와 같이 수은 증기에 흡수되어 여기 상태의 수은 원자(Hg*)를 생성한다. 이 Hg*원자는 정상 기저 상태에서 보다 약 5eV가 높으나, 이온화되지는 않는다. 이어서, Hg*는 하기 반응식(2)에 나타낸 바와 같이, 분자 수소(H2)와 상호작용을 하여, 수소 분자로 에너지가 전이되므로, H2가 중성 원자 수소로 분해 된다. 이 반응에서는 저압 수은 증기 램프로 생성시킨 2537Å의 방사선과 함께 감광제로서 수은을 사용한다. 마찬가지로, 카드뮴, 아연 또는 크세논과 같은 그외의 다른 감광제를 이들 원소의 흡수 파장에 해당하는 파장을 가진 방사선과 함께 사용해도 좋다.
Hg+hc/λ (2537Å)→Hg* (1) (여기에서, h=플랭크 상수, c=광속, λ=흡수 방사선의 파장)
H2+Hg*→2H+Hg(2)
여기에서 사용된 '중성'이란 용어는 그 종에 관련된, 전기 전하가 없는 종을 표시하기 위한 것이다. 다른 방법으로서, 활성화된 중성 수소 종은 하기 반응식(3)에 나타낸 바와 같이, 분자 수소를 적당한 파장, 예를 들면, 1109Å의 파장을 갖는 방사선에 의해 직접 광분해하여 형성할 수 있는데, 이때 이 방사선은 수소 분자에 흡수되고, 수소 분자에 충분한 에너지를 전이하여, 수소-수소 결합을 파괴시킨다.
H2+hc/λ→2H (3)
본 발명의 또다른 실시 형태에 있어서, 중성 수소 종은 하기 일반식(4)에 개략적으로 나타낸 바와 같이, H2를 적당한 파장, 예를 들면 1002Å의 파장을 갖는 방사선으로 직접 여기 시켜서 형성한 여기된 분자 수소(H2*)일 수도 있는데, 이때 이 방사선은 분자 수소에 흡수되고, 분자에 충분한 에너지를 전이하여, 수소 분자를 여기 상태로 상승시킨다.
H2+hc/λ→H2* (4)
메탄 및 그외의 다른 알칸과 같은 그외의 다른 수소 함유 전구체를 상기한 방법과 유사한 방법으로 중성 수소 종을 형성시키기 위해 방사선으로 분해시키는데 사용해도 좋다.
본 발명에 의해 처리된 반도체 기질은 자연 산화물을 형성할 수 있는 소정의 물질로 형성될 수 있다. 여기에서 사용된 '자연 산화물'이란 용어는 기질의 상부 표면 (약 10 내지 100Å)이 대응하는 산화물로 전화되어 형성된 산화물을 나타낸다. 전형적인 물지로는 텔루르화 수은 카드뮴(HgCdTe), 비소화 갈륨(GaAs), 비소화 갈륨 알루미늄 (GaAlAs), 인화인듐(InP), 안티몬화 인듐(InSb) 및 게르마늄(Ge)을 들수 있다. GaAs 자연 산화물은 예를 들어, Ga2O3및 As203로 이루어지나, HgCdTe 자연 산화물은 Hg, Cd 및 Te 산화물의 혼합물로 이루어진다. 본 발명에 의한 방법에 의해서, 상기한 바와 같이 생성된 중성 수소 종은 기질 표면의 자연 산화물 층과 상호작용하여, 기질 표면에서의 산소 함량을 감소시키는 식으로 자연 산화물 층을 변화시킨다.
상기 방법을 수행하기에 적합한 장치 및 방법은 본 발명의 양수인에게 양도된 미합중극 특허 제4371587호에 기재되어 있다. 본 발명의 방법에 있어서, 반응 챔버 내의 조작 압력은 약 0.1 내지 10torr (13 내지 1300 pascal)로 될 수 있다. 반응 챔버 내의 압력은 수소 종에 허용 가능한 평균 자유 경로 및 허용 가능한 반응률을 제공하도록 충분히 낮아야 된다. 본 발명에 의한 방법에 있어서, 기질 온도는 특정 반도체 물질의 열 안정성에 따라 결정되고, 특정 물질이 분해되거나 또는 분열되기 시작하는 온도 이하로 유지된다. 예를 들어, HgCdTe는 약 120℃에서 수은이 휘발됨으로써 분해되기 시작하므로, 본 발명에 있어서, HgCdTe 기질은 100℃ 이하의 온도에서 처리한다. 실제로, 열은 본 발명에 의한 방법에서 화학적 환원 반응을 행하는데 필요하지가 않으므로 이 공정을 실온과 같은 낮은 온도에서 행해도 좋다. 그러나, 자연 산화물 환원 반응율을 증진시키기 위해서는 실온 보다 높은 온도가 유리하다.
그러므로, 본 발명의 방법에 의하면, 기질 표면상의 자연 산화물 층을 기질의 열 손상을 방지할 수 있는 충분한 낮은 온도에서 처리하는 저온 방법이 제공된다. 전술한 바와 같이, 열 손상으로 인해 기질 물질이 분해될 수도 있다. 부수적으로, 공지된 자연 산화물 층 처리 방법 중 일부 방법에서 요구되는 보다 높은 온도로 인해 처리되는 기질내의 선정된 도펀트(dopant) 영역이 임계 이동될 수 있다. 이 문제점 또한 본 발명에 의해 방지된다. 또한 본 발명의 방법에 사용된 환원 종은 전하 입자 및 고에너지 방사선을 생성하지 않는 양성 광화학적 방법에 의해 생성한 중성 종이다. 그러므로, 기질의 전하 충격 및 방사선 충격을 본 발명에 의해 극복할 수 있다. 전술한 바와 같이, 전하 입자 또는 방사선에 의한 기질 표면의 바람직하지 못한 충격으로, 기질로부터 형성된 최종 장치의 성능을 감소시킬 정도로 이 표면에서의 전기 특성을 변화시킬 수 있다. 결국, 본 발명의 방법은 기질 표면 및 최종 장치의 전기 특성을 증진시킨다.
특히, 현장내 방법으로서 본 발명에 의한 방법을 실행한 후, 동일한 반응 챔버 내에서 절연층을 처리된 기질 표면에 피착시키는 것이 유리하다. 산화물 절연체 층 형성 방법으로 적합한 것은 미합중국 특허 제4371587호에 기재되어 있는 광화학적 증착 방법이다. 질화물 및 황화물 층을 증착시키기 위한 광화학적 증착 방법은 각각 본 발명의 양수인에 양도된 미합중국 특허 제4181751호 및 제4447469호에 기재되어 있다. 절연체의 조성물은 특정 기질 물질을 최선으로 절연시킬 수 있도록 선택한다. 그리하여 자연 산화물 층을 환원시키고 기질 표면의 전기 특성을 증진시키기 위하여 기질을 본 발명에 의해 처리한다. 이어서 처리한 기질을 즉시 동일한 반응 챔버 중에서 진공 상태를 유지하면서 절연체 형성 반응물질에 노출시킨다. 이와 같은 현장내 방법으로 처리된 기질 표면이 오염물에 노출되는 것을 방지시키거나 극소화시킬 수 있으며, 기질 표면의 전기 특성을 증진시킬 수 있다.
이하, 실시예에 의해 본 발명의 방법을 더욱 구체적으로 설명하고, 이 방법에 의해 생성된 생성물에 관해 분석하겠다.
[실시예 1]
비소화 갈륨 웨이퍼(wafer)를 하기 표1에 나타낸 시료 A와 같이, 처리될 기질의 공급자로부터 입수하여 사용하였다. 웨이퍼를 대기에 노출시켜서 표면에 자연 산화물 층을 형성시켰다. 기질을 미합중국 특허 제4371587호에 기재되어 있는 일반 형태의 광화학적 증착 장치에 놓고, 반응 챔버를 약 1millitorr(0.1pascal)의 압력으로 진공시켰다. 진공 150℃로 가열시켰다. 분자 수소를 수은 푸울(pool)에 통과 시킨 후, 증기 혼합물을 25 표준 ㎤/(sccm)의 유속으로 반응 챔버에 넣었다. 미합중국 뉴저지주 뉴어크 소재의 칸라드-하노비아 인크. (Canrad-Hanovia Inc.)에서 제조한 수은 증기 램프로 생성시킨 2537Å 파장의 방사선을 이 반응 챔버에 도입시킨 후, 반응을 약 1.0torr (130pascal)의 조작 압력에서 90분 동안 진행시켰다. 시료B의 경우에도, 상기한 절차를 분리 GaAs 웨이퍼에 대하여 행하되, 반응은 0.6torr의 조작 압력에서 60분 동안 행하였다.
각각의 시료의 굴절률을 하기 표Ⅰ에 요약한 바와 같이, 표면 처리 전 및 후에 타원측정법에 의해 측정했다. 처리된 기질은 굴절률 및 두께에 관련된 타원측정 파라메타인 △가 증가하고, ψ가 감소된 결과로 자연 산화물이 감소되었음을 나태내었다. 이와 같은 변화는 각각의 시료의 처리로 산화물 두께가 1시간 당 약 20Å로 상대적으로 감소되었음을 나타내었다. 대조물로서, 미처리 GaAs 시료를 측정하였다. 하기 표 1의 측정은 처리한 시료를 반응 챔버로부터 제거하고, 이어서 시료를 타원측정기 중에 넣어 행한 것이다. 그 결과, 실제 타원측정을 하기 전에 처리한 표면 중 일부가 대기 중에서 산화되고, 이로 인해 본 발명의 방법에 의해 제거된 자연 산화물중 일부가 재생성될 수도 있다. 이와 같은 대기 산화로 인해, 자연 산화물 층을 감소시키기 위한 본 발명의 표면 처리 결과는 하기 표 1에서 나타낸 결과 보다 양호하게 된다. 이와 같은 문제점은 본 발명에 의해 표면을 처리한 후 공기에 노출되는 것을 방지하도록 반응 챔버내의 제위치에서 타원측정함으로써 극복할 수 있다.
[표 1]
GaAs 웨이퍼 처리에 관한 타원측정법 결과
Figure kpo00001
선에 의한 에너지 분산 분석 (EDAX)을 2개의 대조 시료와 비교하여 시료 A 및 B의 벌크 (즉, 약 1㎛깊이)원소 특성에 관하여 행하였다. 이 분석의 결과로, 상기 처리 방법으로 기질의 수은 오염이 발생하지 않음을 알 수 있었다. 각각의 스펙트럼에서, 가장 큰 피이크는 Ga 및 As L-선의 중복 부분에 해당하는 1.6KeV 근처에서 나타났으며, 폭이 넓은 종형의 배경 피이크는 브렘스스트랄룽(Bremsstrahlung) 연속체에 해당하는 2.5KeV 근처에서 나타났다. 각각의 스펙트럼에서, 1.8KeV 근처의 작은 피이크(거의 잡음에 묻힘)는 Si K-선에 해당한다. 이와 같은 Si 벌크량은 Si가 에피텍셜 성장된 GaAs중에 거의 항상 존재한다는 사리로 볼때 그리 놀라운 것은 아니었다. 또한 그외의 다른 2개의 피이크가 (거의 잡음에 묻힘) EDAX 시스템의 인위 구조물인 Fe 및 Cu 각각에 해당하는 6.2 및 8.0KeV 근처에서 나타났다. 스펙트럼들내에는 Hg가 미량도 없었다. 처리 시료 및 대조 시료의 EDAX 스펙트럼들은 모두 서로 매우 유사하였는데, 이것은 본 발명에 의해 처리한 기질 중 벌크 물질의 조성물이 처리 공정 후 변화하지 않고 오염되지 않았다는 것을 나타낸다.
화학적 분석에 관한 전자 분광학(ESCA)을 시료 A 및 B와 대조물의 표면(즉, 몇개의 원자에 대해서만)원소 특성에 관하여 실시 하였다. 시료를 본 발명에 의해 50Å 미만으로 경량 식각하도록 처리한 후, 스펙트럼을 찍었다. 흡수된 탄소 함유 물질, 물 및 산화물에서 기인되는 통상적으로 존재하는 C 및 O 이외에, Ca 및 As 원소만이 감지되었다. 표면의 원소 조성물을 하기 표 Ⅱ에 나타내었다. 시료 A에 관한 데이터는 20%정밀도 이내에서 대조물과 동일하다. 시료 B에 관한 Ga/As 원소비도 시료 A 및 대조물과 동일하지만, 시료 B에 관한 O/Ga 및 C/Ga 비는 시료 A에서 보다 크다. 그럼에도 불구하고, 시료 B에 존재하는 C 및 O의 절대량은 매우 낮으며, 이것은 단지 ESCA계의 인위구조물로 될 수 있다. 102 및 152eV에서 관련 선을 갖는 Si 또는 100, 103, 359 및 379eV에서 관련선을 갖는 Hg의 존재에 대한 확신은 없다. 처리 시료 및 대조 시료의 ESCA 스펙트럼은 모두 매우 유사하였다.
결론적으로 1㎛ 깊이까지 측정되는 EDAX 분석 및 약 100Å 깊이까지 측정되는 ESCA 분석에 의하면, 처리 시료 및 대조 시료간에 중요한 차이는 없었다. 이 결과는 본 발명의 방법이 기질 중 벌크 물질에 영향을 미치지 않는 표면 근방의 반응임을 나타낸다. 또한 EDAX 와 ESCA 모두의 감도 한계치 내에서, GaAs 및 반응 챔버의 Hg-감지 H원자의 식각에 기인하는 Si 또는 Hg가 발견되지 않았다. 또한, 하기 표 2에 나타난바와 같이, 시료 A의 산소 함량은 대조물과 비교해 볼 때 상당히 감소되었는데, 이것은 자연 산화물이 환원형으로 전환되었음을 의미한다.
[표 2]
처리한 GaAs 웨이퍼의 ESCA 원소 조성물
Figure kpo00002
[실시예 2]
텔루르화 수은 카드뮴 기질을 하기 표 3에 요약한 바와 같이, 본 발명의 방법에 의해 처리하기 전에 다음과 같이 처리하였다.
a. 시료 D의 경우에는, 웨이퍼를 당 업계에 공지된 바와 같이, 화학적으로 식각시키고, 연마하며, 미리 존재하는 자연 산화물을 제거하였다.
b. 시료 E의 경우에는, 웨이퍼를 전해조의 양극에서 생성시키고, 선택된 전해질을 통하여 전류를 통과시켜 자연 산화물 층을 형성하는 공지된 습식 화학적 양극처리 방법으로 산화시켰다.
c. 시료 F의 경우에는, 웨이퍼를 대기에 노출시켜서 산화시켰다.
d. 시료 G의 경우에는, 웨이퍼를 전계의 작용에 의해 산소 플라즈마를 형성시키고, 이 산소 플라즈마로 웨이퍼 표면을 산화시켜 산화물을 형성시키는 공지된 플라즈마 방법으로 산화시켰다.
각각의 시료를 상기 실시예 1에 기재된 바와 같이, 본 발명의 방법에 따라 처리하였다. 수소는 H215%와 H285%의 혼합물로 10sccm의 유속으로 생성되었다. 기질 온도는 100℃이었고, 반응은 20분 동안 행하였다.
조작 압력은 하기 표 3에 기재한 시료의 경우를 제외하고는 950millitorr(130 pascal)이었다.
시료를 본 발명에 의해 처리 전 후 모두에서 타원측정법에 의해 분석하여, 하기 표 3에 나타난 시험 결과와 같은 필름 두께(t) 및 굴절률(n)을 측정하였다. 자연 산화물은 얇기 때문에, 굴절률의 불확정성이 비교적 크다. 필름 두께에서의 중요한 변화를 조작 압력 또는 광화학적 표면 처리 전에 존재하는 자연 산화물의 유형에 개의치 않고 HgCdTe 시료 모두에 대해 관찰하였다. 표면 처리 전에 양극화시킨 시료 E는 원자 수소로 식각되어, 약 150Å이 감소되었다. 그러나, 그외의 다른 HgCdTe 시료들은 모두 투명한 균일 유전체로 가정할 경우, 표면 처리 후 필름 두께가 증가하였다. 이와 같은 현상에 관한 설명으로 가능한 것은 반응 챔버 벽면에 물 형태로 존재하는, 반응 챔버내의 잔류 산소로 인해 자연 산화물 층이 성장된다는 것이다. 그러나, ESCA 결과에서 본다면 원자 수소가 실제로 진공이 외견상 필름 두께로 보이도록 기질 표면을 거칠게 만들 수 있다. 물론 타원측정 데이터에 관한 그외의 다른 설명은 불투명 또는 비균질 필름을 가정할 경우에도 가능하게 될 수 있다. 주요 결과는 표면이 본 발명의 방법에 의해 처리하여 상당히 변형된다는 점이다.
비교할 목적으로 약 30Å 두께의 자연 산화물을 갖는 본래의 실리콘 웨이퍼 및 미합중국 특허 제4371587호에 기재되어 있는 방법으로 광-산화물 층을 피착시킨 실리콘 웨이퍼를 상기한 본 발명의 방법에 의해서 처리하였다. 이 2개의 웨이퍼는 표면 처리 후 타원측정 파라메타를 크게 시키지 않았고, 측정하기 위해 공기에 노출시키지도 않았다. 이와같은 결과는 본 발명의 방법이 HgCdTe 표면만과의 반응이고, 화학적 증착 방법에 의해 필름이 피착되지 않는다는 것을 나타낸다.
[표 3]
HgCdTe 웨이퍼 처리에 관한 타원측정 시험 결과
Figure kpo00003
ESCA를 본 발명에 의한 방법에 의해 처리하기 전 및 후 모두에서 상기한 시료 3개에 대하여 행하여, 표면 조성물을 하기 표 4에 요약한 바와 같이, 약 50Å의 깊이까지 고려하였다. 시료 J 및 K는 표면 처리 전에 표면에 자연 산화물이 성장 되었으나, 시료 L은 화학적으로 세척하여 미리 존재하는 자연 산화물을 제거하였다. C(Is) (스펙트럼의 고분석 데이터를 시료 표면에 존재하는, 탄소에 결합되어 있는 산소의 원자 백분율을 측정하는데 사용하였다. 탄소에 결합되어 있지 않은 산소는 금속에 결합된다. 유기 오염물의 표면 필름으로서 남아있는 35%의 탄소 함량은 하기 표 4에 포함되어 있지 않다. 산화 및 환원된 Te의 분포는 하기 표 4에 기재되어 있는 바와 같이, Te(3d) 및 Te(d)선 모두에서 산정된다.
원자 수소로 처리한 후 표면에서의 금속 분포는 처리 전과 상당히 상이하다. 특히, 이 시료들은 표면에서의 Cd백분율이 상당히 컸고, Hg의 백분율이 감소되었다. 또한, 산화된 Te의 존재량은 원자 수소 처리 전보다 처리 후에 상당히 감소되었다. 이것은 자연 산화물 층이 어느 정도 감소되었음을 나타낸다. 또한, 하기 표 4에 나타난 바와 같이, 웨이퍼 처리 후 산소 함량이 상당히 감소되었다는 것은 자연 산화물 층이 환원 상태로 전환되었다는 것을 의미한다.
[표 4]
HgCdTe 웨이퍼의 ESCA 원소 조성물
Figure kpo00004
[실시예 3]
본 실시예는 연속적인 현장내 기질 표면 처리후 산화물 절연층을 침적시키는 공정을 설명한다.
HgCdTe 기질의 표면을 상기 실시예 2에 기재된 바와 같이, 본 발명의 방법에 의해 처리하였다. 원자 수소 처리 후 순수한 N2로 세척하여, 반응 챔버로부터 잔류하는 H2를 제거하였다. 이어서, SiO2층을 실란을 사용한 미합중국 특허 제4371587호에 기재되어 있는 광화학적 증착 방법 및 질화 산화물의 수은 감지 분해에 의해 피착시켰다. 이 피착 공정을 현장내에서 20분 동안 행하여, 1500Å의 두꺼운 SiO2층을 만들었다. SiO2를 피착시킨 후, 시료를 금속-절연체-반도체 (MIS) 구조의 연속적인 전기 시험을 행하기 위하여 금속 증발기 시스템 주에서 도트(dot) 금속화시켰다.
용량-전압(C-V) 곡선을 -14와 +12볼트 게이트 바이어스 사이에 77°K에서 정리하였다. 통일한 HgCdTe 웨이퍼에 대한 5개의 상이한 MIS 캐패시터에 관한 C-V곡선은 O과 -14볼트 사이의 반전 지역에서 비이상적 작용, 특히 전하 캐리어의 열 생성을 나타내었다. 또한, 전하 분사로 인한 히스태리시스(hysteresis)의 상당량이 발견되었다. 이 결과는 거의 이상적인 C-V 특성을 나타내는, 광화학적 원자 수소 처리를 하지 않은 HgCdTe/광-산화물 MIS 구조에서 얻은 결과와 대조적이었다. 이 결과에 관한 설명으로 가능한 것은 HgCdTe 기질상의 자연 산화물층이 양호한 C-V 특성을 제공하는데 필요하게 될 수 있다는 것이다. 이와 같은 결과에 관한 또다른 설명은 표면의 조로가 표면 영역을 증가시키어 높은 밀도 상태로 보이게 한다는 것이다. 실제로, 표면의 어떤 부분은 피착된 절연체와 밀접하게 접촉하지 않으므로, 만족스럽지 못한 화학 결합을 하게 된다. 그리하여, 자연 산화물 층을 본 발명의 방법에 의해 제거하는 경우에는, C-V특성이 감소된다. 그러나, 이와 같은 결과는 자연 산화물 층이 본 발명의 방법에 의해 변화된다는 것을 나타낸다.
[실시예 4]
인화 인듐 기질을 상기 실시예 2에 기재한 바와 같이, 본 발명의 방법에 의해서 처리하였다. H2/N2혼합물을 20sccm의 속도로 160millitorr(0.2pascal)의 전체 압력에서 InP 기질 표면에 흘려보냈다. 기질 온도는 100℃이었다. 이것을 광생성된 원자 수소에 5분간 노출시킨 후, 이 계를 질소로 세척하였다. 이어서, 광-산화물의 1000Å 층을 피착시키기 전의 진공 상태를 유지하면서, 상기 실시예 3에 기재된 방법에 의해 20분 동안 피착시켰다. 그 결과, 원자 수소 처리 중 발생된 자연 산화물의 환원량은 SiO2를 피착시킬 때 진공 상태하에서 가능한 한 많이 보존되었다. 반도체/절연체 공유 영역 특성을 MIS 구조의 C-V 분석에 의해 평가하였다. C-V 곡선을 실온에서, +5와 -5V 게이트 바이어스 사이에 100KHz, 1MHz 및 10MHz에서 정리하였다. 광화적 원자 수소 처리를 하지 않은 InP/광-산화물 MIS 구조와 비교해 볼 때, 이 결과는 C-V 특성이 감소되었음을 나타내었다. 상기 실시예 3에서 언급한 바와 같이, 이 결과들은 본 발명에 의한 방법에 의해 원자 수소 처리를 할때 공유 영역에서 뚜렷한 변화가 발생한다는 것을 나타낸다.
[실시예 5]
게르마늄 기질을 상기 인화인듐 기질에 관한 실시예 4의 방법으로 처리하였다. MIS 구조를 만들고, 이어서 C-V 곡선에 의해 분석하였다. 이 MIS 구조에 대한 전형적인 C-V 곡선은 C-V 특성이 빈약한 것으로 나타났는데, 이것은 원자 수소 처리를 하지 않은 대조 웨이퍼에 대한 결과의 유사한 것이었다. 게르마늄의 자연 산화물은 그의 흡습 특성으로 인해 부적합하고, C-V 특성을 감소시킨다는 것은 공지되어 있다. 그러나, 본 발명의 방법으로 제조한 것과 같이, 자연 산화물 층이 존재하지 않으면, C-V 특성이 훨씬 더 감소된다.
이제까지, 본 발명의 예시적인 실시 형태를 기술하였으나, 당 업계의 숙련자들은 본 발명의 범위 내에서 여러 가지로 수정 및 변경할 수 있다. 따라서, 본 발명은 전술한 특정 실시 형태에 한정되지 않는다. 특히, 본 발명의 방법은 전술한 특정 실시예 이외에도 반도체 물질의 기질에 대해 행할 수 있으며, 실험 결과를 평가하고 방법 파라메터를 정련하여 각각의 형태의 물질에 최적하게 활용될 수 있다.

Claims (10)

  1. 표면에 자연 산화물 층이 형성된 반도체 기질을 선정된 온도에서 선정된 파장의 방사선 존재 하에 선택된 증기상의 수소 함유 전구체에 노출시켜서, 자연 산화물 층과 반응하기에 충분한 중성 수소 종을 형성하고 자연 산화물을 화학적 환원형으로 전환시킴과 동시에 기질에 대한 열적 손상 및 전하 손상을 방지시키는 것을 특징으로 하는 반도체 기질의 저온, 무전하 처리 방법.
  2. 제1항에 있어서, 중성 수소 종이 원자 수소 및 여기된 분자 수소로 이루어진 그룹 중에서 선택되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 선택된 수소 함유 전구체가 분자 수소인 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 노출을 감광제 존재하에 행하는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 감광제가 수은 증기로 이루어지고, 방사선의 선정된 파장이 2537Å인 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 선정된 온도가 약 30°내지 200℃인 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 반도체 기질이 텔루르화 수은 카드뮴, 비소화 갈륨, 인화인듐 및 게르마늄으로 이루어진 그룹중에서 선택된 물질로 이루어진 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 방사선의 선정된 파장이 1109Å인 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 자연 산화물 층을 수소 종에 노출시켜서 처리된 기질 표면을 제공한 후, 현장내 처리된 기질 표면을 선택된 증기상 반응물질 간에 반응을 일으킬 수 있도록 선정된 파장의 방사선 존재하에 증기상 반응물질에 노출시켜서, 처리된 기질 표면에 피착된 선택된 절연체 물질을 형성함으로써, 기질 표면과 절연체 중 간의 공유 영역에서의 전기 특성이 증진된 장치를 제공하는 공정을 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 기질이 텔루르화 수은 카드뮴으로 이루어지고, 절연체 층이 이산화 실리콘으로 이루어진 것을 특징으로 하는 방법.
KR1019850009427A 1984-12-17 1985-12-16 기질 표면의 광화학적 제조 방법 KR900000405B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US682.406 1984-12-17
US06/682,406 US4590091A (en) 1984-12-17 1984-12-17 Photochemical process for substrate surface preparation

Publications (2)

Publication Number Publication Date
KR860005433A KR860005433A (ko) 1986-07-23
KR900000405B1 true KR900000405B1 (ko) 1990-01-25

Family

ID=24739553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850009427A KR900000405B1 (ko) 1984-12-17 1985-12-16 기질 표면의 광화학적 제조 방법

Country Status (6)

Country Link
US (1) US4590091A (ko)
EP (1) EP0191143B1 (ko)
JP (1) JPS61198727A (ko)
KR (1) KR900000405B1 (ko)
DE (1) DE3581626D1 (ko)
HK (1) HK49991A (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296405A (en) * 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
EP0211634B1 (en) * 1985-08-02 1994-03-23 Sel Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for manufacturing semiconductor devices
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
EP0214690B1 (en) * 1985-09-06 1992-03-25 Philips Electronics Uk Limited A method of manufacturing a semiconductor device
US4843030A (en) * 1987-11-30 1989-06-27 Eaton Corporation Semiconductor processing by a combination of photolytic, pyrolytic and catalytic processes
JPH0228322A (ja) * 1988-04-28 1990-01-30 Mitsubishi Electric Corp 半導体基板の前処理方法
US5407867A (en) * 1988-05-12 1995-04-18 Mitsubishki Denki Kabushiki Kaisha Method of forming a thin film on surface of semiconductor substrate
JPH01319944A (ja) * 1988-06-21 1989-12-26 Mitsubishi Electric Corp 半導体基板表面に薄膜を形成する方法およびその装置
US4940505A (en) * 1988-12-02 1990-07-10 Eaton Corporation Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation
DE69033151T2 (de) * 1989-02-23 1999-12-09 Seiko Epson Corp Ätzverfahren für Verbindungshalbleiter
US5133830A (en) * 1989-04-07 1992-07-28 Seiko Epson Corporation Method of pretreatment and anisotropic dry etching of thin film semiconductors
US5194119A (en) * 1989-05-15 1993-03-16 Seiko Epson Corporation Method of anisotropic dry etching of thin film semiconductors
JPH033328A (ja) * 1989-05-31 1991-01-09 Hitachi Ltd 固体試料表面の改質方法
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
TW203633B (ko) * 1991-06-03 1993-04-11 L Air Liquide Sa Pour L Expl Des Proce
US5766344A (en) 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
EP0542481A3 (en) * 1991-11-12 1993-11-10 American Telephone & Telegraph Method for reducing dielectric contamination in integrated circuits
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US7097712B1 (en) 1992-12-04 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Apparatus for processing a semiconductor
DE69421465T2 (de) * 1993-07-30 2000-02-10 Applied Materials Inc Verfahren zur Ablagerung von Silzium-Nitrid auf Siliziumoberflächen
CN100367461C (zh) 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
US5728224A (en) * 1995-09-13 1998-03-17 Tetra Laval Holdings & Finance S.A. Apparatus and method for manufacturing a packaging material using gaseous phase atmospheric photo chemical vapor deposition to apply a barrier layer to a moving web substrate
US6432830B1 (en) 1998-05-15 2002-08-13 Applied Materials, Inc. Semiconductor fabrication process
GB2352030A (en) * 1999-07-14 2001-01-17 Ibm Measuring surface roughness and contaminant thickness using ellipsometry
US6494959B1 (en) 2000-01-28 2002-12-17 Applied Materials, Inc. Process and apparatus for cleaning a silicon surface
US6946368B1 (en) * 2004-03-23 2005-09-20 Applied Materials, Inc. Reduction of native oxide at germanium interface using hydrogen-based plasma
WO2012009061A1 (en) * 2010-06-28 2012-01-19 3M Innovative Properties Company Multilayer construction

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671313A (en) * 1969-11-13 1972-06-20 Texas Instruments Inc Surface contaminant removal
US4265932A (en) * 1979-08-02 1981-05-05 Hughes Aircraft Company Mobile transparent window apparatus and method for photochemical vapor deposition
US4371587A (en) * 1979-12-17 1983-02-01 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
EP0030798B1 (en) * 1979-12-17 1983-12-28 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
US4341818A (en) * 1980-06-16 1982-07-27 Bell Telephone Laboratories, Incorporated Method for producing silicon dioxide/polycrystalline silicon interfaces
JPS5710920A (en) * 1980-06-23 1982-01-20 Canon Inc Film forming process
US4361461A (en) * 1981-03-13 1982-11-30 Bell Telephone Laboratories, Incorporated Hydrogen etching of semiconductors and oxides
US4474829A (en) * 1981-11-23 1984-10-02 Hughes Aircraft Company Low-temperature charge-free process for forming native oxide layers
US4434189A (en) * 1982-03-15 1984-02-28 The United States Of America As Represented By The Adminstrator Of The National Aeronautics And Space Administration Method and apparatus for coating substrates using a laser
US4435445A (en) * 1982-05-13 1984-03-06 Energy Conversion Devices, Inc. Photo-assisted CVD
JPS59215728A (ja) * 1983-05-24 1984-12-05 Semiconductor Energy Lab Co Ltd 半導体表面の光洗浄方法

Also Published As

Publication number Publication date
DE3581626D1 (de) 1991-03-07
HK49991A (en) 1991-07-12
EP0191143A1 (en) 1986-08-20
JPS61198727A (ja) 1986-09-03
KR860005433A (ko) 1986-07-23
US4590091A (en) 1986-05-20
EP0191143B1 (en) 1991-01-30

Similar Documents

Publication Publication Date Title
KR900000405B1 (ko) 기질 표면의 광화학적 제조 방법
Lin et al. Dielectric property and thermal stability of HfO 2 on silicon
Sha et al. Plasma etching of high dielectric constant materials on silicon in halogen chemistries
Murawala et al. Structural and electrical properties of Ta2O5 grown by the plasma-enhanced liquid source CVD using penta ethoxy tantalum source
US4474829A (en) Low-temperature charge-free process for forming native oxide layers
Kim et al. Substrate temperature dependence of subcutaneous oxidation at Si/SiO2 interfaces formed by remote plasma‐enhanced chemical vapor deposition
Chou et al. The Initial Growth Mechanism of Silicon Oxide by Liquid‐Phase Deposition
Plais et al. Low Temperature Deposition of SiO2 by Distributed Electron Cyclotron Resonance Plasma‐Enhanced Chemical Vapor Deposition
JPH05279838A (ja) 窒化ケイ素層生成プロセス及び半導体デバイス
Shibano et al. Platinum etching in Ar/O 2 mixed gas plasma with a thin SiO 2 etching mask
Paul et al. Improved surface properties of InP through chemical treatments
Xu et al. Fluorocarbon polymer formation, characterization, and reduction in polycrystalline–silicon etching with CF 4-added plasma
Bruno et al. Chemistry and kinetics of the interaction of hydrogen atoms with (100) InP surfaces: An in situ real-time ellipsometric study
Lau et al. Capping and decapping of InP and InGaAs surfaces
Ma et al. Si/SiO2 interfaces formed by remote plasma‐enhanced chemical vapor deposition of SiO2 on plasma‐processed Si substrates
JPH0436456B2 (ko)
Yamagishi Barrier height of metal/InP Schottky Contacts with interface oxide layer
Besland et al. Optimized SiO2/InP structures prepared by electron cyclotron resonance plasma
Friedel et al. Photoemission study of the passivation of GaAs in a nitrogen multipolar plasma
Nishiguchi et al. Rapid oxidation of silicon using UV-light irradiation in low-pressure, highly concentrated ozone gas below 300 C
Gölz et al. Plasma-assisted formation of low defect density SiC–SiO 2 interfaces
Courtney et al. Remote Plasma‐Enhanced Chemical Vapor Deposition of SiO2 Using Ar/N 2 O and SiH4
Huang et al. Metal‐insulator‐semiconductor capacitors on cleaved GaAs (110)
Itoh et al. Low-dielectric-constant nonporous fluorocarbon films for interlayer dielectric
Ray et al. Low-temperature oxidation of silicon in microwave oxygen plasma

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19941221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee