JPS61192140A - 光時分割多重通信方式 - Google Patents
光時分割多重通信方式Info
- Publication number
- JPS61192140A JPS61192140A JP60033297A JP3329785A JPS61192140A JP S61192140 A JPS61192140 A JP S61192140A JP 60033297 A JP60033297 A JP 60033297A JP 3329785 A JP3329785 A JP 3329785A JP S61192140 A JPS61192140 A JP S61192140A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- signal
- transmission
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、光ファイバを用いてデータ伝送を行なう光時
分割多重通信方式に関する。
分割多重通信方式に関する。
（ロ）従来技術とその問題点
従来、光ファイバを用いた光時分割多重通信方式では、
送信側と受信側間の入出力タイミングにずれがあると受
信側で送信データの読み誤り等を生じ、正確なデータ伝
送ができなくなる。これを防止するため、従来は、第３
図に示すように、送信機８から光ファイバＣを介して受
信機ｒにデータを時分割で送信する際、送信機Ｓから別
の通信線ｄを介して一定周期のタイミング信号を受信機
ｒに送出し、受信機ｒではこのタイミング信号に同期し
て伝送されたデータのビットを検出することで送受信間
の同期をとるようにしている。
送信側と受信側間の入出力タイミングにずれがあると受
信側で送信データの読み誤り等を生じ、正確なデータ伝
送ができなくなる。これを防止するため、従来は、第３
図に示すように、送信機８から光ファイバＣを介して受
信機ｒにデータを時分割で送信する際、送信機Ｓから別
の通信線ｄを介して一定周期のタイミング信号を受信機
ｒに送出し、受信機ｒではこのタイミング信号に同期し
て伝送されたデータのビットを検出することで送受信間
の同期をとるようにしている。
ところが、このような従来の光時分割多重通信方式では
、送信データの入出力を同期させるための通信１ｌＡｄ
が別途必要となり、本方式ではコスト高になる。また、
送信機Ｓから送出されるデータに雑音等が混入すると受
信機側で誤動作する場合があるなどの不具合があった。
、送信データの入出力を同期させるための通信１ｌＡｄ
が別途必要となり、本方式ではコスト高になる。また、
送信機Ｓから送出されるデータに雑音等が混入すると受
信機側で誤動作する場合があるなどの不具合があった。
そこで、本発明者らは、送信側から時分割で出力される
ｌフレームごとのデータに対して、その前に１ビットを
、後ろに該データと同数のビットをそれぞれ付加し、該
付加ビットの検出により送受信データの同期をとるよう
にした方式を提案した。これにエリ、別途通信線を設け
なくとも簡単な回路構成でもって送受信の同期がとれる
ようになったが、この方式では送信されるデータのビッ
ト数が全体で多くなるため、データを高速で伝送するこ
とが難しい場合があることが判明した。
ｌフレームごとのデータに対して、その前に１ビットを
、後ろに該データと同数のビットをそれぞれ付加し、該
付加ビットの検出により送受信データの同期をとるよう
にした方式を提案した。これにエリ、別途通信線を設け
なくとも簡単な回路構成でもって送受信の同期がとれる
ようになったが、この方式では送信されるデータのビッ
ト数が全体で多くなるため、データを高速で伝送するこ
とが難しい場合があることが判明した。
本発明は従来のかかる問題点を解消し、時分割多電通信
時の送受信データの同期をとりつつ、データを高速度で
伝送できるようにすることを目的とする。
時の送受信データの同期をとりつつ、データを高速度で
伝送できるようにすることを目的とする。
（ハ）従来の問題点を解決するための手段本発明は上述
の目的を達成するため、送信側には時分割で出力される
データの１フレームごとに１ビットを時系列的に所定の
規則性をもって付加する手段を設ける一方、受信側には
光ファイバを介して伝送されたデータに含まれる前記付
加ビットを保持して複数フレームについての付加ビット
のパターンを検出する手段を設け、該付加ビットのパタ
ーン検出により送受信されるデータの同期をとるように
している。
の目的を達成するため、送信側には時分割で出力される
データの１フレームごとに１ビットを時系列的に所定の
規則性をもって付加する手段を設ける一方、受信側には
光ファイバを介して伝送されたデータに含まれる前記付
加ビットを保持して複数フレームについての付加ビット
のパターンを検出する手段を設け、該付加ビットのパタ
ーン検出により送受信されるデータの同期をとるように
している。
（ニ）実施例
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
する。
第１図は送信機のデータ並直列変換部の要部回路図であ
る。同図において、符号ｌは送信側のデータ並直列変換
部、２は受信側のデータ直並列変換部である。
る。同図において、符号ｌは送信側のデータ並直列変換
部、２は受信側のデータ直並列変換部である。
上記並直列変換部ｌは、タイミング信号を出力するリン
グカウンタ４と、このリングカウンタ４からの上記タイ
ミング信号に応答して順次入力部を切り換える切換回路
６とを備える。この切換回路６は、その入力部に４ビッ
ト単位のパラレルデータＤ、〜Ｄ４を送出する信号ライ
ン１１〜１４とこのパラレルデータＤ、−Ｄ、に１ビッ
トのデータＤ。
グカウンタ４と、このリングカウンタ４からの上記タイ
ミング信号に応答して順次入力部を切り換える切換回路
６とを備える。この切換回路６は、その入力部に４ビッ
ト単位のパラレルデータＤ、〜Ｄ４を送出する信号ライ
ン１１〜１４とこのパラレルデータＤ、−Ｄ、に１ビッ
トのデータＤ。
を付加するための信号ラインｌ。とがそれぞれ接続され
、さらに、該付加ビット用の信号ライン１゜にはレベル
“１°、“０”、“ｌ”、“０−・・の交番信号を出力
するフリップフロップ８が接続されている。
、さらに、該付加ビット用の信号ライン１゜にはレベル
“１°、“０”、“ｌ”、“０−・・の交番信号を出力
するフリップフロップ８が接続されている。
そして、上記リングカウンタ４、切換回路６およびフリ
ップフロップ８で、時分割で出力されるデータのｌフレ
ームごとに１ビットを時系列的に所定の規則性をもって
付加する手段ｌＯが構成される。なお、１２はリングカ
ウンタ４へのクロックパルスの入力端子、１４はフリッ
プフロップ８へのタイミング信号の入力端子である。
ップフロップ８で、時分割で出力されるデータのｌフレ
ームごとに１ビットを時系列的に所定の規則性をもって
付加する手段ｌＯが構成される。なお、１２はリングカ
ウンタ４へのクロックパルスの入力端子、１４はフリッ
プフロップ８へのタイミング信号の入力端子である。
一方、受信側の前記直並列変換部２は、送信側の切換回
路６からシリアル変換されて時分割で伝送されるデータ
Ｄ０〜Ｄ４を順次セットするシフトレジスタ１６を備え
る。シフトレジスタ１６は、５ビット単位で時分割伝送
されるデータロ０〜Ｄ４２フレーム分計１０ビットに加
えて１ビットの付加データＤ０を同時にセットできる構
成となっている。また、シフトレジスタ１６には、送信
側で付加されたビットパターンを検出するビットパター
ン検出回路１８が接続されている。このビットパターン
検出回路１８は、本例の場合、シフトレジスタ１６から
１０１″あるいは’ｏｔｏ＠のビットパターンの信号が
与えられた場合ににのみこれに応答してレベル“ｌ“の
信号を出力するように構成されている。２０ａ〜２０ｄ
は４ビット単位のデータＤ、〜Ｄ４を取り出すためのデ
ータ取出用アンド回路２０ａ〜２０ｄである。そして、
上記シフトレジスタ１６、ビットパターン検出回路１８
およびデータ取出用アンド回路２０ａ〜２０ｄとで、光
ファイバを介して伝送されたデータに含まれる付加ビッ
トを保持して複数フレームについての付加ビットのパタ
ーンを検出する手段２２が構成される。
路６からシリアル変換されて時分割で伝送されるデータ
Ｄ０〜Ｄ４を順次セットするシフトレジスタ１６を備え
る。シフトレジスタ１６は、５ビット単位で時分割伝送
されるデータロ０〜Ｄ４２フレーム分計１０ビットに加
えて１ビットの付加データＤ０を同時にセットできる構
成となっている。また、シフトレジスタ１６には、送信
側で付加されたビットパターンを検出するビットパター
ン検出回路１８が接続されている。このビットパターン
検出回路１８は、本例の場合、シフトレジスタ１６から
１０１″あるいは’ｏｔｏ＠のビットパターンの信号が
与えられた場合ににのみこれに応答してレベル“ｌ“の
信号を出力するように構成されている。２０ａ〜２０ｄ
は４ビット単位のデータＤ、〜Ｄ４を取り出すためのデ
ータ取出用アンド回路２０ａ〜２０ｄである。そして、
上記シフトレジスタ１６、ビットパターン検出回路１８
およびデータ取出用アンド回路２０ａ〜２０ｄとで、光
ファイバを介して伝送されたデータに含まれる付加ビッ
トを保持して複数フレームについての付加ビットのパタ
ーンを検出する手段２２が構成される。
次に、データを時分割で多重化して伝送する場合の各部
の動作を説明する。
の動作を説明する。
データ伝送の際には、信号ライン１．〜１４上にそれぞ
れデータＤ、〜Ｄ、がパラレルに送出される。
れデータＤ、〜Ｄ、がパラレルに送出される。
同時にフリップ７０ツブ８からは、この４ビットのデー
タＤＩ−Ｄ、に対して１ビット付加するため、たとえば
レベル“ｌｏの信号Ｄ０が出力される。これらの各デー
タＤ０〜Ｄ４は切換回路６の入力部に加えられる。この
状態で、リングカウンタ４からタイミング信号が与えら
れると、切換回路６は順次その入力部を切換える。これ
により、並直列変換部ｌからは、第２図に示すように、
１フレーム４ビットのデータＤ、〜Ｄ、に対して、その
前にｌビット分の信号Ｄ０が付加された計５ビット単位
のデータが出力される。次に切換回路６の入力部がフリ
ップフロップ８に接続されたときには、フリップフロッ
プ８からはレベル“０”の信号が出力されているので、
次のデータ伝送時には４ビットのデータＤ、〜Ｄ４にレ
ベル“０”の１ビットデータが付加される。このように
して、並直列変換部１からデータＤ１〜Ｄ４が送出され
るごとに１ビットのデータＤ０が時系列的に１０１０・
・・と規則性をもって付加される。
タＤＩ−Ｄ、に対して１ビット付加するため、たとえば
レベル“ｌｏの信号Ｄ０が出力される。これらの各デー
タＤ０〜Ｄ４は切換回路６の入力部に加えられる。この
状態で、リングカウンタ４からタイミング信号が与えら
れると、切換回路６は順次その入力部を切換える。これ
により、並直列変換部ｌからは、第２図に示すように、
１フレーム４ビットのデータＤ、〜Ｄ、に対して、その
前にｌビット分の信号Ｄ０が付加された計５ビット単位
のデータが出力される。次に切換回路６の入力部がフリ
ップフロップ８に接続されたときには、フリップフロッ
プ８からはレベル“０”の信号が出力されているので、
次のデータ伝送時には４ビットのデータＤ、〜Ｄ４にレ
ベル“０”の１ビットデータが付加される。このように
して、並直列変換部１からデータＤ１〜Ｄ４が送出され
るごとに１ビットのデータＤ０が時系列的に１０１０・
・・と規則性をもって付加される。
一方、光ファイバを介して受信側の並直列変換部２に伝
送されたデータＤ。−Ｄ４は、順次シフトレジスタ１６
にセットされる。シフトレジスタ１６に−通りデータが
セットされた時点では、５ビット単位で時分割伝送され
る２フレ一ム分のデータＤ、−Ｄ、計ｌＯビットに加え
て１ビットの付加データＤ。が同時にセットされている
。このとき、伝送データに雑音が混入していなければ、
ビットパターン検出回路１８にはレベル“ｌ”、“０”
、“ｌ“の信号が入力されているので、ビットパターン
検出回路１８で“１０ビのピッ、ドパターンが正常と認
識される。このとき、ビットパターン検出回路１８から
はレベル“ｌ”の信号が出力され、この信号が各データ
取出用アンド回路２０ａ〜２０ｄに共通に入力される。
送されたデータＤ。−Ｄ４は、順次シフトレジスタ１６
にセットされる。シフトレジスタ１６に−通りデータが
セットされた時点では、５ビット単位で時分割伝送され
る２フレ一ム分のデータＤ、−Ｄ、計ｌＯビットに加え
て１ビットの付加データＤ。が同時にセットされている
。このとき、伝送データに雑音が混入していなければ、
ビットパターン検出回路１８にはレベル“ｌ”、“０”
、“ｌ“の信号が入力されているので、ビットパターン
検出回路１８で“１０ビのピッ、ドパターンが正常と認
識される。このとき、ビットパターン検出回路１８から
はレベル“ｌ”の信号が出力され、この信号が各データ
取出用アンド回路２０ａ〜２０ｄに共通に入力される。
これにより、データ取出用アンド回路２０ａ〜２０ｄの
ゲートがすべて開かれるので、シフトレジスタ１６にセ
ットされていた４ビット分のデータＤ、〜Ｄ４がパラレ
ルに取り出される。
ゲートがすべて開かれるので、シフトレジスタ１６にセ
ットされていた４ビット分のデータＤ、〜Ｄ４がパラレ
ルに取り出される。
シフトレジスタ１６セツトされている次のデータＤ、〜
Ｄ４を取り出すときには、ビットパターン検出回路１８
にはレベル“０”、“ｌ”、“０”の信号が入力されて
いる。このときも、ビットパターン検出回路１８で“０
１０”のビットパターンが正常と認識される。したがっ
て、ビットパターン検出回路１８からはレベル“１”の
信号が出力されので、上記と同様にして、シフトレジス
タ１６にセットされていたデータＤ１〜Ｄ４が取り出さ
れる。
Ｄ４を取り出すときには、ビットパターン検出回路１８
にはレベル“０”、“ｌ”、“０”の信号が入力されて
いる。このときも、ビットパターン検出回路１８で“０
１０”のビットパターンが正常と認識される。したがっ
て、ビットパターン検出回路１８からはレベル“１”の
信号が出力されので、上記と同様にして、シフトレジス
タ１６にセットされていたデータＤ１〜Ｄ４が取り出さ
れる。
以降は、時分割で伝送される送信データＤ０〜Ｄ４の付
加ビットのデータＤ０のパターンを検出することで送信
データの同期をとる。ことができる。
加ビットのデータＤ０のパターンを検出することで送信
データの同期をとる。ことができる。
送受信の際、送信データに雑音等が混入した場合には、
ビットパターン検出回路１８の信号出力はローレベルと
なり、データ取出用アンド回路２０ａ〜２０ｄのゲート
が総て閉じられるので、正常状態に復帰するまで送信デ
ータは受信されない。
ビットパターン検出回路１８の信号出力はローレベルと
なり、データ取出用アンド回路２０ａ〜２０ｄのゲート
が総て閉じられるので、正常状態に復帰するまで送信デ
ータは受信されない。
なお、この実施例では、１フレームごとに付加されるビ
ットが時系列的に１０１０・・・の交番パターンとなる
ようにしているが、これに限定されるものではなく、１
１００・・・等の各種のビットパターンを設定すること
ができる。さらに、この実施例では、３ビットを１つの
ビットパターンとして検出するようにしているが、さら
に多くのビットで１つのパターンを構成してこれを検出
するようにしても良いのは勿論である。その場合、デー
タ伝送はより正確になる。
ットが時系列的に１０１０・・・の交番パターンとなる
ようにしているが、これに限定されるものではなく、１
１００・・・等の各種のビットパターンを設定すること
ができる。さらに、この実施例では、３ビットを１つの
ビットパターンとして検出するようにしているが、さら
に多くのビットで１つのパターンを構成してこれを検出
するようにしても良いのは勿論である。その場合、デー
タ伝送はより正確になる。
（ホ）効果
以上のように本発明によれば、送信側において時分割で
出力されるデータの１フレームごとにｌビットを時系列
的に所定の規則性をもって付加し、この付加ビットのパ
ターンを受信側で検出することによって送受信の同期を
とるようにしているので、従来に比較して伝送データ量
が少なくなり、データ伝送の高速化が可能となるという
優れた効果を奏する。
出力されるデータの１フレームごとにｌビットを時系列
的に所定の規則性をもって付加し、この付加ビットのパ
ターンを受信側で検出することによって送受信の同期を
とるようにしているので、従来に比較して伝送データ量
が少なくなり、データ伝送の高速化が可能となるという
優れた効果を奏する。
第１図および第２図は本発明の一実施例を示すもので、
第１図は時分割多重通信方式の構成図、第２図は時分割
で出力されるデータフレームの構成図、第３図は従来例
の光時分割多重通信方式の説明図である。 １・・・並直列変換部、２・・・直並列変換部、４・・
・リングカウンタ、６・・・切換回路、８・・・フリッ
プフロップ、１６・・・シフトレジスタ、１８・・・ビ
ットパターン検出回路、２０ａ〜２０ｄ・・・データ取
出用アンド回路。
第１図は時分割多重通信方式の構成図、第２図は時分割
で出力されるデータフレームの構成図、第３図は従来例
の光時分割多重通信方式の説明図である。 １・・・並直列変換部、２・・・直並列変換部、４・・
・リングカウンタ、６・・・切換回路、８・・・フリッ
プフロップ、１６・・・シフトレジスタ、１８・・・ビ
ットパターン検出回路、２０ａ〜２０ｄ・・・データ取
出用アンド回路。
Claims (1)
- （１）送信側には時分割で出力されるデータの１フレー
ムごとに１ビットを時系列的に所定の規則性をもって付
加する手段を設ける一方、受信側には光ファイバを介し
て伝送されたデータに含まれる前記付加ビットを保持し
て複数フレームについての付加ビットのパターンを検出
する手段を設け、該付加ビットのパターン検出により送
受信されるデータの同期をとることを特徴とする光時分
割多重通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033297A JPS61192140A (ja) | 1985-02-20 | 1985-02-20 | 光時分割多重通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033297A JPS61192140A (ja) | 1985-02-20 | 1985-02-20 | 光時分割多重通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61192140A true JPS61192140A (ja) | 1986-08-26 |
Family
ID=12382610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60033297A Pending JPS61192140A (ja) | 1985-02-20 | 1985-02-20 | 光時分割多重通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61192140A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0674406A1 (en) * | 1994-03-25 | 1995-09-27 | Matsushita Electric Industrial Co., Ltd. | System and method for transmitting a parallel electrical signal via a serial optical path |
-
1985
- 1985-02-20 JP JP60033297A patent/JPS61192140A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0674406A1 (en) * | 1994-03-25 | 1995-09-27 | Matsushita Electric Industrial Co., Ltd. | System and method for transmitting a parallel electrical signal via a serial optical path |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920535A (en) | Demultiplexer system | |
| JPS5810038B2 (ja) | 通信交換方式 | |
| FI72242B (fi) | Foerfarande och kopplingsanordning foer synkronisering vid oeverfoering av digitala kommunikationssignaler | |
| CA1165475A (en) | Method and device for multiplexing a data signal and several secondary signals, demultiplexing method and device associated therewith, and interface transmitter receiver using the same | |
| KR850008089A (ko) | 디지탈 pbx 스위치 | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| EP0145319A2 (en) | Input/output multiplexer-demultiplexer communications channel | |
| JPS61192140A (ja) | 光時分割多重通信方式 | |
| EP1206092A2 (en) | Automatic bit-rate detection scheme for a sonet transceiver | |
| US4191857A (en) | Digital trunk supervisory decoder multiplexor for ground start or E&M signalling on a common T1 span | |
| US6625240B1 (en) | Byte alignment/frame synchronization apparatus | |
| US4532627A (en) | Time multiplex controlled data system | |
| JPH11177635A (ja) | 外部システムにタイミングを提供する装置および方法 | |
| KR950006602B1 (ko) | 동기식 에드-드롭 전송장치 | |
| US4847836A (en) | Circuit arrangement for synchronizing the units in the switching exchanges and repeaters of a time-division multiplex transmission system | |
| JP2689508B2 (ja) | デイジタル保護継電システムの多重情報伝送処理装置 | |
| JPS61114626A (ja) | 光時分割多重通信方式 | |
| KR200293249Y1 (ko) | 전송시스템의 마이크로프로세서 제어신호 처리장치 | |
| JPS6119248A (ja) | 光伝送装置 | |
| CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
| SU1062884A1 (ru) | Устройство дл передачи и приема цифровой информации | |
| JPH04255129A (ja) | 時分割多重通信回線用制御回路 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| KR0126860B1 (ko) | 대용량 비동기 송수신기 정합(g-taxi) 수신 장치 | |
| SU1762307A1 (ru) | Устройство дл передачи информации |