JPS61186862A - 電圧低下検出回路 - Google Patents
電圧低下検出回路Info
- Publication number
- JPS61186862A JPS61186862A JP60027461A JP2746185A JPS61186862A JP S61186862 A JPS61186862 A JP S61186862A JP 60027461 A JP60027461 A JP 60027461A JP 2746185 A JP2746185 A JP 2746185A JP S61186862 A JPS61186862 A JP S61186862A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output voltage
- battery
- input
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、小型電子機器に使用されるバッテリ電源の
電圧低下を検出する電圧低下検出回路に関する。
電圧低下を検出する電圧低下検出回路に関する。
（ロ）従来の技術
ＭＯＳ−ＩＣ等の電子素子を含む機器の電源としてバッ
テリが用いられる場合には、通常、レギュレータで電源
電圧を安定化させているが、バッテリの出力電圧が低下
するにつれてレギュレータの入出力電圧差が小さくなっ
ていき、一定値以下に電圧低下すると（パンテリローと
いう）、充分な定電圧動作が得られなくなってしまう。
テリが用いられる場合には、通常、レギュレータで電源
電圧を安定化させているが、バッテリの出力電圧が低下
するにつれてレギュレータの入出力電圧差が小さくなっ
ていき、一定値以下に電圧低下すると（パンテリローと
いう）、充分な定電圧動作が得られなくなってしまう。
そこで、このような事態を避けるために、従来より一般
的に、第２図に示すようなバッテリローを検出するため
のスイッチ回路が設けられている。
的に、第２図に示すようなバッテリローを検出するため
のスイッチ回路が設けられている。
同図においては、入力端子（点ａ）と出力端子（点ｂ）
及び共通接続端子（点Ｃ）を有する三端子レギュレータ
１の点ａ−ｃ間にバッテリ電源２が接続され、点ｂ−ｃ
間に負荷機器３が接続されている。これに加えて、上記
のパンテリローを検出するための回路として、点ａ−ｃ
間に抵抗Ｒ１、Ｒ２の直列回路が接続され、抵抗Ｒ１と
抵抗Ｒ２との共通接続点がＰＮＰ型のトランジスタＱの
ベースに接続され、このトランジスタＱのエミッタが点
すに接続されるとともに、コレクタがインピーダンス回
路Ｚを介して点Ｃに接続されている。
及び共通接続端子（点Ｃ）を有する三端子レギュレータ
１の点ａ−ｃ間にバッテリ電源２が接続され、点ｂ−ｃ
間に負荷機器３が接続されている。これに加えて、上記
のパンテリローを検出するための回路として、点ａ−ｃ
間に抵抗Ｒ１、Ｒ２の直列回路が接続され、抵抗Ｒ１と
抵抗Ｒ２との共通接続点がＰＮＰ型のトランジスタＱの
ベースに接続され、このトランジスタＱのエミッタが点
すに接続されるとともに、コレクタがインピーダンス回
路Ｚを介して点Ｃに接続されている。
内部インピーダンス回路Ｚは、トランジスタＱのコレク
タが表示、あるいは報知回路等の入力を通して、点Ｃへ
接続されるのを簡略的に抵抗の接続で表したものであり
、インピーダンス回路２両端の電圧変動にて検出出力を
得るものである。
タが表示、あるいは報知回路等の入力を通して、点Ｃへ
接続されるのを簡略的に抵抗の接続で表したものであり
、インピーダンス回路２両端の電圧変動にて検出出力を
得るものである。
この電圧低下検出回路では、バッテリ電圧が低下するに
従ってトランジスタＱのコレクタ電流が減少していき、
やがて、トランジスタＱはオフし、その後はオフしたま
まの状態である。このトランジスタＱがオフする時のバ
ッテリ電圧が、少なくとも上記のパフテリロ一時の電圧
以上になるように抵抗Ｒ＋ 、Ｒ２の値を設定すれば、
バッテリロ一時、あるいはそれ以前に検出出力電圧はほ
ぼＯとなり、この電圧変化を検出出力として取り出すこ
とができる。
従ってトランジスタＱのコレクタ電流が減少していき、
やがて、トランジスタＱはオフし、その後はオフしたま
まの状態である。このトランジスタＱがオフする時のバ
ッテリ電圧が、少なくとも上記のパフテリロ一時の電圧
以上になるように抵抗Ｒ＋ 、Ｒ２の値を設定すれば、
バッテリロ一時、あるいはそれ以前に検出出力電圧はほ
ぼＯとなり、この電圧変化を検出出力として取り出すこ
とができる。
（ハ）発明が解決しようとする問題点
第２図に示した従来の電圧低下検出回路では、バッテリ
電圧を分割する抵抗Ｒｚ 、Ｒ２の抵抗値のバラツキ等
により、精度の良いバッテリローの検出動作が得られな
いという問題があった。
電圧を分割する抵抗Ｒｚ 、Ｒ２の抵抗値のバラツキ等
により、精度の良いバッテリローの検出動作が得られな
いという問題があった。
この発明は、このような点に鑑みてなされたもので、精
度の高いパフテリロー検出動作が得られる電圧低下検出
回路を提供することを目的としている。
度の高いパフテリロー検出動作が得られる電圧低下検出
回路を提供することを目的としている。
（ニ）問題点を解決するための手段及び作用上記問題点
を解決するために、この発明の電圧低下検出回路は、入
力端子と出力端子及び共通接続端子を有するレギュレー
タと、前記入力端子と共通接続端子間に接続されるバッ
テリ電源と、前記出力端子に抵抗を介してベースが接続
され、エミッタが前記入力端子に接続され、コレクタが
インピーダンス回路を介して前記共通接続端子に接続さ
れるトランジスタ回路とから構成されている。
を解決するために、この発明の電圧低下検出回路は、入
力端子と出力端子及び共通接続端子を有するレギュレー
タと、前記入力端子と共通接続端子間に接続されるバッ
テリ電源と、前記出力端子に抵抗を介してベースが接続
され、エミッタが前記入力端子に接続され、コレクタが
インピーダンス回路を介して前記共通接続端子に接続さ
れるトランジスタ回路とから構成されている。
上記の構成においては、レギュレータの入出力電圧差の
変化を、トランジスタのベース・エミッタ間電圧を利用
して検出するようにしたため、分割抵抗による検出動作
のバラツキが生じなくなる。
変化を、トランジスタのベース・エミッタ間電圧を利用
して検出するようにしたため、分割抵抗による検出動作
のバラツキが生じなくなる。
（ホ）実施例
以下、実施例により１．この発明をさらに詳細に説明す
る。
る。
第１図は、この発明の一実施例を示す電圧低下検出回路
の回路図である。同図においては、三端子レギュレータ
１、バッテリ電源２、負荷機器３間の接続は、第２図に
示したものと同様であるが、バッテリローを検出するた
めのトランジスタ回路の接続構成が相違する。すなわち
、この実施例回路においては、レギュレータ１の出力端
子（点ｂ）が保護抵抗ＲＢを介してトランジスタＱのベ
ースに接続され、このトランジスタＱのエミッタがレギ
ュレータ１の入力端子（点ａ）に接続され、コレクタが
インピーダンス回路Ｚを介してレギュレータ１の共通接
続端子（点Ｃ）に接続されている。
の回路図である。同図においては、三端子レギュレータ
１、バッテリ電源２、負荷機器３間の接続は、第２図に
示したものと同様であるが、バッテリローを検出するた
めのトランジスタ回路の接続構成が相違する。すなわち
、この実施例回路においては、レギュレータ１の出力端
子（点ｂ）が保護抵抗ＲＢを介してトランジスタＱのベ
ースに接続され、このトランジスタＱのエミッタがレギ
ュレータ１の入力端子（点ａ）に接続され、コレクタが
インピーダンス回路Ｚを介してレギュレータ１の共通接
続端子（点Ｃ）に接続されている。
但し、このトランジスタＱもＰＮＰ型で、インピーダン
ス回路Ｚは、第２図に示したものと同様に、簡略的に示
されたものである。
ス回路Ｚは、第２図に示したものと同様に、簡略的に示
されたものである。
この実施例回路において、バッテリ電源２の電圧は、第
３図（ａ）に示すように、時間の経過とともに低下して
ゆく。これに応じて、トランジスタＱの検出出力電圧も
、第３図（ｂ）に示すように、徐々に低下してゆく。そ
してバッテリ電源２の電圧が低下して、レギュレータ１
の入出力電圧差が小さくなり、この電圧差がトランジス
タＱをオフ状態にするベース・エミッタ間電圧以下に達
すると（バッテリ電圧■Ｌ）、コレクタ電流は殆ど流れ
ず、従って、インピーダンス回路２両端の電圧、すなわ
ち検出出力電圧は、はぼ０となる。
３図（ａ）に示すように、時間の経過とともに低下して
ゆく。これに応じて、トランジスタＱの検出出力電圧も
、第３図（ｂ）に示すように、徐々に低下してゆく。そ
してバッテリ電源２の電圧が低下して、レギュレータ１
の入出力電圧差が小さくなり、この電圧差がトランジス
タＱをオフ状態にするベース・エミッタ間電圧以下に達
すると（バッテリ電圧■Ｌ）、コレクタ電流は殆ど流れ
ず、従って、インピーダンス回路２両端の電圧、すなわ
ち検出出力電圧は、はぼ０となる。
通常用いられる低ドロップ型のレギュレータのレギュレ
ート動作をする最低入出力電圧差は０．３ｖ（ボルト）
前後であり、一般に用いられるトランジスタのオン状態
を保つための最低必要なベース・エミッタ間電圧は０．
５〜０．６Ｖ前後である。よって、上記最低入出力電圧
差に達するわずか少し以前に、バッテリロー検出がなさ
れるようになる。
ート動作をする最低入出力電圧差は０．３ｖ（ボルト）
前後であり、一般に用いられるトランジスタのオン状態
を保つための最低必要なベース・エミッタ間電圧は０．
５〜０．６Ｖ前後である。よって、上記最低入出力電圧
差に達するわずか少し以前に、バッテリロー検出がなさ
れるようになる。
尚、上記実施例においては、トランジスタＱとしてＰＮ
Ｐ型のものを使用したが、バッテリ電源２の極性を逆に
した、すなわち正極側をレギュレータの共通接続端子と
した電源回路にはＮＰＮ型のトランジスタを用いること
によって、同様に上記検出動作を行うことができる。
Ｐ型のものを使用したが、バッテリ電源２の極性を逆に
した、すなわち正極側をレギュレータの共通接続端子と
した電源回路にはＮＰＮ型のトランジスタを用いること
によって、同様に上記検出動作を行うことができる。
（へ）発明の効果
以上のように、この発明の電圧低下検出回路によれば、
レギュレータ入出力電圧差をトランジス夕のベース・エ
ミッタ間電圧を利用して電圧低下を検出するようにした
ために、分割抵抗のバラツキによる検出誤差等が生じる
おそれがないし、その上、抵抗の本数が少なくなり、回
路の簡略化及びローコスト化が図れる。
レギュレータ入出力電圧差をトランジス夕のベース・エ
ミッタ間電圧を利用して電圧低下を検出するようにした
ために、分割抵抗のバラツキによる検出誤差等が生じる
おそれがないし、その上、抵抗の本数が少なくなり、回
路の簡略化及びローコスト化が図れる。
第１図は、この発明の一実施例を示す電圧低下検出回路
の回路図、第２図は、従来の電圧低下検出回路の回路図
、第３図は、上記のパンテリロー検出動作を説明するた
めのグラフであって、第３図（ａ）はバッテリ電圧の時
間変化を示すグラフ、第３図（ｂ）は検出出力の時間変
化を示すグラフである。 １：レギュレータ、２：バッテリ電源、Ｒ：抵抗、
Ｑ：トランジスタ、 Ｚ：インピーダンス回路。 特許出願人 立石電機株式会社代理人
弁理士 中 村 茂 信芦３図
の回路図、第２図は、従来の電圧低下検出回路の回路図
、第３図は、上記のパンテリロー検出動作を説明するた
めのグラフであって、第３図（ａ）はバッテリ電圧の時
間変化を示すグラフ、第３図（ｂ）は検出出力の時間変
化を示すグラフである。 １：レギュレータ、２：バッテリ電源、Ｒ：抵抗、
Ｑ：トランジスタ、 Ｚ：インピーダンス回路。 特許出願人 立石電機株式会社代理人
弁理士 中 村 茂 信芦３図
Claims (1)
- （１）入力端子と出力端子及び共通接続端子を有するレ
ギュレータと、前記入力端子と共通接続端子間に接続さ
れるバッテリ電源と、前記出力端子に抵抗を介してベー
スが接続され、エミッタが前記入力端子に接続され、コ
レクタがインピーダンス回路を介して前記共通接続端子
に接続されるトランジスタ回路とからなる電圧低下検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027461A JPS61186862A (ja) | 1985-02-13 | 1985-02-13 | 電圧低下検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027461A JPS61186862A (ja) | 1985-02-13 | 1985-02-13 | 電圧低下検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61186862A true JPS61186862A (ja) | 1986-08-20 |
Family
ID=12221753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027461A Pending JPS61186862A (ja) | 1985-02-13 | 1985-02-13 | 電圧低下検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61186862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014085238A (ja) * | 2012-10-24 | 2014-05-12 | Tdk Corp | 磁気センサ |
-
1985
- 1985-02-13 JP JP60027461A patent/JPS61186862A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014085238A (ja) * | 2012-10-24 | 2014-05-12 | Tdk Corp | 磁気センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578633A (en) | Constant current source circuit | |
| US4063147A (en) | Stabilized power supply circuit | |
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| US4081696A (en) | Current squaring circuit | |
| JPS61186862A (ja) | 電圧低下検出回路 | |
| US3898474A (en) | Power circuit | |
| EP0081891B1 (en) | Fixed frequency voltage regulator | |
| US3497791A (en) | Transistorized battery charger | |
| US3255398A (en) | Standby battery network | |
| JPS623735Y2 (ja) | ||
| US4323839A (en) | Constant current load and constant voltage load power supply | |
| JPS5838406Y2 (ja) | 保護回路 | |
| JPH0620170Y2 (ja) | 安定化電源等の電圧検出器保護装置 | |
| JPH0214294Y2 (ja) | ||
| JPS60189521A (ja) | 電子電圧調整器 | |
| JPH0724918Y2 (ja) | 電池用定電圧電源装置 | |
| JPS6236143Y2 (ja) | ||
| JPH0637465Y2 (ja) | マイクロコンピュータの接点入力装置 | |
| JPH0612926B2 (ja) | 制御装置の保護回路 | |
| JPS6356564B2 (ja) | ||
| SU1198488A2 (ru) | Двухпол рный стабилизированный источник питани (его варианты) | |
| SU1476451A1 (ru) | Стабилизатор посто нного напр жени с защитой | |
| JPH0338708Y2 (ja) | ||
| JPH0542487Y2 (ja) | ||
| JPH0435776Y2 (ja) |