JPS61186007A - 増幅回路 - Google Patents

増幅回路

Info

Publication number
JPS61186007A
JPS61186007A JP2669885A JP2669885A JPS61186007A JP S61186007 A JPS61186007 A JP S61186007A JP 2669885 A JP2669885 A JP 2669885A JP 2669885 A JP2669885 A JP 2669885A JP S61186007 A JPS61186007 A JP S61186007A
Authority
JP
Japan
Prior art keywords
muting
circuit
voltage
output
sepp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2669885A
Other languages
English (en)
Inventor
Masami Kato
政美 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP2669885A priority Critical patent/JPS61186007A/ja
Publication of JPS61186007A publication Critical patent/JPS61186007A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、終段KSEPP (シングルエンデツド・プ
ッシュプル)増幅段を備え、該増幅段の出力信号を出力
コンデンサを介して負荷となるスピーカに供給する様に
した音響機器に用いられる増幅回路に関するもので、特
にミューティングの解除時に前記スピーカからショック
音が発生するのを防止した増幅回路に関する。
(ロ)従来の技術 従来、テープレコーダやラジカセ等の音響機器において
は、ファンクションスイッチの切換時やテープの早送り
時に異常音が発生するのを防止する為、増幅回路にミュ
ーティング機能を付加している。例えば、特開昭55−
156405号公報には、その様な増幅回路が記載され
ており、前記増幅回路は、ミューティングスイッチ(S
W)を閉成すると、トランジスタ(Q5)及び(Q6)
がオフし、それに応じてトランジスタ(Q、)、(Q6
)及び(Q、)もオフする。しかして、前記トランジス
タ(Q8)がオフすると上側パワートランジスタ(Ql
g)’及び(Q、、)がオフし、前記トランジスタ(Q
、)がオフすると下側パワートランジスタ(Qz。)及
び(Q、、 )がオフしてミューティングが行なわれる
様に構成されている。前記公報に記載された増幅回路は
、ミューティング時に上側パワートランジスタ及び下側
パワートランジスタを同時にオフさせる様に成されてい
るので、ミューティング動作の開始前後及び終了前後に
出力コンデンサ(C4)の充放電h′−行なわれず、増
幅回路の出力中点電圧を一定忙保つことが出来るという
利点を有する。
←→ 発明が解決しようとする問題点 しかしながら、前記増幅回路に付加されたミューティン
グ機能は、電源投入時のミューティング動作を行なわせ
ることが出来ないという欠点があった。例えば、電源投
入に連動してミューティングスイッチ(SW)を閉成し
ミューティングを行うと、ミューティング解除時に放電
状態にある出力コンデンサ(C4)が急速充電され、大
きなショック音を発生するので、前記ミューティング機
能を用いることが出来なかった。その為、前記増幅回路
に対して電源投入時のミューティングを行う場合には、
別途にミューティング回路を準備しなければならず、回
路素子数の増加、外付ビン数の増加、外付部品数の増加
とい5IC(集積回路)化に際し好ましくない欠点が生
じていた。
に)問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、ミューティ
ング信号発生回路と、該ミューティング信号発生回路か
ら得られるミューティング信号忙・応じてSEPP増幅
段の動作を停止させるミューティング回路と、前記ミュ
ーティング信号の発生期間中基準電圧に応じて前記SE
PP増幅段の出力中点電圧を制御するプリチャージ回路
とを備える点を特徴とする。
(ホ)作用 本発明に依れば、SEPP増幅段の出力中点電圧を基準
電圧に応じて制御するプリチャージ回路を設けているの
で、電源投入ミューティング時に電源電圧の上昇に応じ
て上昇する基準電圧と略等しい電圧に、前記出力中点電
圧を保つことが出来、ミューティング解除時に前記出力
中点電圧が大きく変化するのを防止出来る。
(へ)実施例 第1図は、本発明の一実施例を示す回路図で、filは
増幅される入力信号が印加される入力端子、(匂はエミ
ッタが共通接続された第1及び第2トランジスタ(3)
及び(4)から成る差動増幅段、(可は第1及び第2分
圧抵抗(6)及び(7)とコンデンサ(8)とから成り
、前記第1及び第2分圧抵抗(6)及び(力の分圧黒人
に基準電圧を発生させるバイアス回路、(2)は上側パ
ワートランジスタ(11と下側パワートランジスタαD
とから成り、出力中点Bに出力コンデンサα2を介して
負荷となるスピーカ0が接続されるSEPP増幅段、I
は前記差動増幅段((2)の出力信号をSEPP増幅役
(切に伝達する為の駆動段、[株]はミューティング信
号を発生するミューティング信号発生回路、[株]は前
記ミューティング信号に応じて前記SEPP増幅段(居
のミューティングを行うミューティング回路、及び0は
前記ミューティング信号発生回路時から箔生ずる制御信
号により制御され、前記バイアス回路(5!から得られ
る基準電圧に略等しい電圧に、前記SEPP増幅段(居
の出力中点Bの電圧を設定する為のプリチャージ回路で
ある。
次に動作を説明する。定常状態においては、バイアス回
路四の分圧黒人に基準電圧が発生しており、該基準電圧
が差動増幅段(2)にバイアス電圧として印加される。
その為前記差動増幅段(妾、駆動段0及びSEPP増幅
段(」が正常に動作して入力端子(1)に印加される入
力信号を増幅し、増幅された信号が出力中点Bから出力
コンデンサα2を介し 。
てスピーカ0に印加される。その状態においてファンク
ションスイッチ等を切り換えると、制御端子a8に制御
信号が印加され、ミューティング信号発生回路時からミ
ューティング信号が発生する。
前記ミューティング信号は、ミューティング回路[株]
に印加される為、駆動段0にミューティングがかかり、
SEPP増幅段■の上側パワートランジスタ(IG及び
下側パワートランジスタαυがオフになり、出力コンデ
ンサ(1zの充放電が直ちに停止する。
前記ミューティング信号発生回路時は、ミューティング
信号を発生すると同時に制御信号を発生し、該制御信号
はプリチャージ回路切に印加される。
前記プリチャージ回路切は、制御信号が印加されている
間中バイアス回路(可の分圧点AKQ生する基準電圧と
略等しい電圧をSEPP増幅段(功の出力中点Bに印加
し続ける。その為、ミューティング動作中に電源電圧が
変動し、基準電圧が変動したとしても、SEPP増幅段
(2)の出力中点Bの電圧をそれに応じて変化させるこ
とが出来、ミューティング解除時に、出力コンデンサa
2の急激な充放電が生じず、ショック音が発生しない。
また、第1図の増幅回路は、電源投入時のミューティン
グ動作を確実に行うことが出来る。出力コンデンサ(I
zが完全放電している状態で電源スイゾチα9を投入し
たとすると、前記電源スィッチ(19の投入に応じて制
御端子(1槌に制御信号が印加され、ミューティング信
号発生回路[株]からミューティング信号及び制御信号
が発生する。前記ミューティング信号はミューティング
回路(へ)に印加される為、SEPP増幅段(2)はミ
ニーティング状襲になる。
同時に、制御信号6”−プリチャージ回路0に印加され
該プリチャージ回路切が動作状態になる。電源投入後バ
イアス回路(房の分圧点Aの電圧は、第1及び第2分圧
抵抗(6)及び(7)とコンデンサ(8)の値によって
決まる時定数に応じて上昇する。そして、前記分圧黒人
の電圧に応じてプリチャージ回路0が作動し、SEPP
増幅段(」の出力中点Bの電圧を前記分圧黒人の電圧に
略等しくする。前記分圧点Aの電圧が所定値(基準電圧
)に達した後ミューティング解除が行なわれるが、その
時には前記出力中点の電圧も略基準電圧になっているの
で、ミューティング解除後に出力コンデンサ醤が急激に
充電されることは無く、ショック音も発生しない。ミュ
ーティング解除と同時にプリチャージ回路切の動作が停
止するので、その後は通常の増幅動作が行なわれる。
第2図は、第1図の具体回路例を示すもので、入力端子
(1)に印加された入力信号は、差動増幅段(2)で増
幅され、股間トランジスタ■を介して駆動トランジスタ
C!υのベースに印加される。そして、前記駆動トラン
ジスタat+でへ級増幅された後SEPP増幅段(9)
でプツシニブル増幅され、出力コンデンサ(121を介
してスピーカ(13に印加される。
ミューティングを行う場合は、ミューティングスイッチ
のを閉成する。すると、コンデンサ(ハ)の電荷が放電
され、トランジスタ(24)がオフし、第1及び第2ミ
ユーテイングトランジスタ(ハ)及び(ハ)と第1プリ
チヤージトランジスターとがオンする。
前記第1ミユーテイングトランジスタ(ハ)がオンする
と定電流トランジスタ(至)及び翰がオフし、前記第2
ミユーテイングトランジスタc!eがオンすると駆動ト
ランジスタCυがオフする。前記定電流トランジスタ(
至)がオフすると、該定電流トランジスタ(ハ)のコレ
クタ電流を反転する電流反転回路環も動作を停止し、上
側パワートランジスタ(IIがオフする。また、前記駆
動トランジスタCυがオフすると下側パワートランジス
タ(11)がオフし、それによりSEPP増幅段(9)
のミューティングが達成される。
更に、第1プリチヤージトランジスタ(5)がオンする
為、第2プリチヤージトランジスタC31)及びダイオ
ードC32+もオンし、該第2プリチヤージトランジス
タC31)のエミッタ電圧が、Vref  V□(ただ
し、Vrefは端子器に印加される基準電圧、■、はト
ランシスタノベース・エミッタ電圧)とナリ、前記ダイ
オード(3zのアノード、すなわちSEPP増幅段(」
の出力中点電圧がVrefになる。尚、前記第2プリチ
ヤージトランジスタC311のコレクタが電流反転回路
例の入力端に接続されている為、前記電流反転回路■に
は前記第2プリチヤージトランジスタ61)のコレクタ
電流が流れ、電源電圧の上昇に応じて基準電圧Vref
が上昇した場合、前記電流反転回路儲及び上側パワート
ランジスタa1により出力コンデンサ(1zが充電され
、出力中点Bの電圧が上昇する。また、電源電圧の下降
に応じて基準電圧Vrefが下降した場合、出力コンデ
ンサ(Lzの電荷がダイオードC33、抵抗(至)及び
第1プリチヤージトランジスタ@を介して放電され、出
力中点Bの電圧が下降して低下したVrefと等しい値
になる。従って、ミューティング解除時に出力コンデン
サα2が急激に充放電されることが無く、ショック音が
発生しない。
次に電源投入時のミューティングについて説明する。出
力コンデンサ(121b′一完全放電している状態で電
源スィッチα9を投入すると、コンデンサ器が放W状態
にある為、トランジスタ(財)がオフになり、第1及び
第2ミユーテイングトランジスタ(ハ)及び四と第1プ
リチヤージトランジスタ(5)がオンになる。前記第1
及び第2ミユーテイングトランジスタ(至)及び(26
)は、SEPP増幅段(」のミューティングを行い、前
記第1プリチヤージトランジスタ額は、第2プリチヤー
ジトランジスタC311及びダイオード(32をオンさ
せ、出力トランジスタα2のプリチャージを行う。端子
儲の基準電圧Vrefは、電源スィッチ(11の投入後
電源電圧+vccの上昇に応じて上昇し、第2プリチヤ
ージトランジスタC31)のエミッタ電圧及びダイオー
ドG3のアノード電圧も、電流反転回路■及び上側出力
トランジスタ(lIによる出力コンデンサα2の充電に
より上昇する。従って、SEPP増幅段(3)の出力中
点Bの電圧は、ミューティング動作中基準電圧Vref
の上昇に応じて上昇し、前記基準電圧Vrefが所定値
になると、それに応じて所定値となる。それ故、ミュー
ティング解除時に出力コンデンサ住zの急激な充電b′
−生じず、ショック音は発生しない。
ミューティングの解除は、コンデンサ[有]の充電によ
り行なわれる。先に述べた如く、電源投入時には、コン
デンサ(ハ)が放電している為、トランジスタC241
がオフしてミューティングが開始されるtJt、その後
前記コンデンサ器が充電抵抗(至)により充電され、前
記コンデンサ(ハ)の端子電圧が所定値に達するとトラ
ンジスタ(財)がオンし、第1及び第2ミユーテイング
トランジスタ(ハ)及び(イ)と第1プリチヤージトラ
ンジスタ(5)がオフしてミューティングが解除される
。従って、ミューティング期間ハ、前記コンデンサ(ハ
)の放電から所定値に充電される迄の間となり、前記充
電抵抗C351と前記コンデンサ(ハ)とで決まる充電
時定数に応じたものとなる。
(ト) 発明の効果 以上述べた如く、本発明に依れば、電源投入ミューティ
ングとその他のミューティングとに共用し得るミューテ
ィング回路を備える増幅回路を提供出来る。また、本発
明に依れば、ミューティング解除時にショック音を発生
しない増幅回路を提供出来る。更に本発明に依れば、I
C化に適したミューティング回路を有する増幅回路を提
供出来る。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す回路図、及び第2図
はその具体回路例を示す回路図である。 主な図番の説明 (9)・・・SEPP増幅段、 曽・・・ミューティン
グ信号発生回路、 鵠・・・ミューティング回路、切・
・・プリチャージ回路。 出願人 三洋電機株式会社 外1名 代理人 弁理士  佐 野 静 夫 第2N

Claims (1)

    【特許請求の範囲】
  1. (1)終段にSEPP増幅段を有し、該SEPP増幅段
    の出力信号を出力コンデンサを介して負荷に印加する様
    にした増幅回路において、ミューティング信号を発生す
    るミューティング信号発生回路と、前記ミューティング
    信号に応じて前記SEPP増幅段のミューティングを行
    うミューティング回路と、前記ミューティング信号の発
    生期間中基準電圧に応じて前記SEPP増幅回路の出力
    中点電圧を制御するプリチャージ回路とを備え、電源投
    入ミューティング及びその他のミューティングの解除時
    に前記出力コンデンサの急激な充放電を防止し、ショッ
    ク音の発生を防止したことを特徴とする増幅回路。
JP2669885A 1985-02-14 1985-02-14 増幅回路 Pending JPS61186007A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2669885A JPS61186007A (ja) 1985-02-14 1985-02-14 増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2669885A JPS61186007A (ja) 1985-02-14 1985-02-14 増幅回路

Publications (1)

Publication Number Publication Date
JPS61186007A true JPS61186007A (ja) 1986-08-19

Family

ID=12200606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2669885A Pending JPS61186007A (ja) 1985-02-14 1985-02-14 増幅回路

Country Status (1)

Country Link
JP (1) JPS61186007A (ja)

Similar Documents

Publication Publication Date Title
US7259619B2 (en) Amplifier circuit with reduced power-on transients and method thereof
US4983927A (en) Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients
US8031888B2 (en) Electronic apparatus having audio output units
JPS6147006B2 (ja)
US6573787B2 (en) Elimination of noise during power supply switching in an audio amplifier circuit
EP0570655A1 (en) Audio amplifier on-off control circuit
JP2000174571A (ja) Btl増幅装置
JP2003318658A (ja) ショック音防止回路
US6940985B2 (en) Shock sound prevention circuit
US20040239418A1 (en) Mute circuit and BTL audio amplifier apparatus
US5220613A (en) Audio amplifier circuit
JPS61186007A (ja) 増幅回路
JPS63227242A (ja) ラールセン効果を抑制するための拡声器を介す聴取用増幅器の利得制御回路
JP3638442B2 (ja) ボリウム回路
JPH09162647A (ja) オーディオ信号増幅回路
JP3530326B2 (ja) 増幅装置
JP3389334B2 (ja) 音声出力用集積回路
JPH0818347A (ja) パワーセーブ回路
KR940002970B1 (ko) 쇼크음 방지회로
KR940003349B1 (ko) 과도상태시 팦콘노이즈가 없는 증폭기
JPS60123111A (ja) 増幅回路
JP2020178148A (ja) オーディオ装置
JP3268992B2 (ja) ボリューム装置
JP4874881B2 (ja) 集積回路装置及びオーディオシステム
JPH0955000A (ja) 録音再生制御信号発生回路および自動制御録音回路