JPS61176183A - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法Info
- Publication number
- JPS61176183A JPS61176183A JP1693385A JP1693385A JPS61176183A JP S61176183 A JPS61176183 A JP S61176183A JP 1693385 A JP1693385 A JP 1693385A JP 1693385 A JP1693385 A JP 1693385A JP S61176183 A JPS61176183 A JP S61176183A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- substrate
- region
- layer
- mask film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体発光装置の製造方法に係り、特に該半導
体発光装置に於ける漏れ電流を防止する製造方法に関す
る。
体発光装置に於ける漏れ電流を防止する製造方法に関す
る。
光を情報信号の媒体とする光通信その他のシステムにお
いて、光信号を発生する光源として半導体発光装置が極
めて重要な役割を果たしている。
いて、光信号を発生する光源として半導体発光装置が極
めて重要な役割を果たしている。
従ってこれらのシステムの高度化と多様化を進めるため
に、半導体発光装置特にレーザについて、漏れ電流を防
止してその閾値電流を低減し、且つ外部微分効率を向上
せしめることが出来る製造方法の提供が強く要望されて
いる。
に、半導体発光装置特にレーザについて、漏れ電流を防
止してその閾値電流を低減し、且つ外部微分効率を向上
せしめることが出来る製造方法の提供が強く要望されて
いる。
（従来の技術〕
光通信の石英系ファイバによる伝送に適する波長１．１
〜１．７μｍ程度の帯域の半導体レーザとして、インジ
ウム燐／インジウムガリウム砒素燐（ＩｎＰ／ ＩｎＧ
ａＡｓＰ）系化合物を用いた第２図に側断面図を示すＢ
Ｈ（Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ
）レーザが良く知られている。
〜１．７μｍ程度の帯域の半導体レーザとして、インジ
ウム燐／インジウムガリウム砒素燐（ＩｎＰ／ ＩｎＧ
ａＡｓＰ）系化合物を用いた第２図に側断面図を示すＢ
Ｈ（Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ
）レーザが良く知られている。
このＢＨレーザは、通常例えば（１００）面を有するｎ
型１ｎＰ基板１と、その上にエピタキシャル成長したｎ
型１ｎＰクラッド層、Ｉ ｎＧａＡｓ Ｐ活性層３、ｐ
型１ｎＰクラッド層４及びｐ１型ＩｎＧａＡｓＰコンタ
クト層５よりなるペテロ接合積層構造を、異方性ウェッ
ト・エツチング手段によりメサエッチングして＜０１１
＞方向に延びるストライプ領域Ａ３を形成し、このエツ
チングした領域にｐ型ＩｎＰ層６及びｎ型ＩｎＰ層７を
電流阻、止（ブロック）層として埋め込み成長して形成
される。
型１ｎＰ基板１と、その上にエピタキシャル成長したｎ
型１ｎＰクラッド層、Ｉ ｎＧａＡｓ Ｐ活性層３、ｐ
型１ｎＰクラッド層４及びｐ１型ＩｎＧａＡｓＰコンタ
クト層５よりなるペテロ接合積層構造を、異方性ウェッ
ト・エツチング手段によりメサエッチングして＜０１１
＞方向に延びるストライプ領域Ａ３を形成し、このエツ
チングした領域にｐ型ＩｎＰ層６及びｎ型ＩｎＰ層７を
電流阻、止（ブロック）層として埋め込み成長して形成
される。
然しこの方法によると、上記エツチング領域の底面が周
辺に向かって湾曲した斜面状に形成されるため各部の面
方位が変化することにより、その上に埋め込み成長する
ブロック層に異常成長による欠陥を生じ、該欠陥を介し
て漏れ電流が生ずるという問題がある。
辺に向かって湾曲した斜面状に形成されるため各部の面
方位が変化することにより、その上に埋め込み成長する
ブロック層に異常成長による欠陥を生じ、該欠陥を介し
て漏れ電流が生ずるという問題がある。
そこで上記ブロック層の欠陥を減少させ漏れ電流の発生
を防止するために提供された構造が、第３図に模式的に
側断面を示すダブルチャネル付ＢＨレーザである。同図
において、８ａ、８ｂはチャネル（溝）、９はｐ型１ｎ
Ｐ平坦化層、１０はｐ側電極、１１はｎ側電極、その他
の符号は第２図と同一対象物を示す。
を防止するために提供された構造が、第３図に模式的に
側断面を示すダブルチャネル付ＢＨレーザである。同図
において、８ａ、８ｂはチャネル（溝）、９はｐ型１ｎ
Ｐ平坦化層、１０はｐ側電極、１１はｎ側電極、その他
の符号は第２図と同一対象物を示す。
従来のダブルチャネル付ＢＨレーザの形成方法を以下に
説明する。
説明する。
先ず第４図（ａ）に示すように、（１００）面を有する
ｎ型１ｎＰ基板１上に、厚さ０．２μｍ程度のｎ型Ｉｎ
Ｐクラッド層２、厚さ０．１〜０．１５ｐｍ程度のＩｎ
ＧａＡｓＰ活性層３、厚さ１μｍ程度のｐ型ＩｎＰクラ
ッド層４を順次液相エピタキシャル成長せしめる。
ｎ型１ｎＰ基板１上に、厚さ０．２μｍ程度のｎ型Ｉｎ
Ｐクラッド層２、厚さ０．１〜０．１５ｐｍ程度のＩｎ
ＧａＡｓＰ活性層３、厚さ１μｍ程度のｐ型ＩｎＰクラ
ッド層４を順次液相エピタキシャル成長せしめる。
次いで第４図６）に示すように、該基板上に＜０１１〉
の方位に沿ってストライプ状の開孔１２ａ及び１２ｂを
有するレジスト膜１３を形成しく開孔１２ａと１２ｂの
間隔は所定の発光領域幅例えば１〜１．５μｍに対応す
る）、該レジスト膜１３をマスクにし例えばブロム・メ
タノール等の所定のエツチング液を用いてウェット・エ
ツチングを行って、底部が基板１内に達するチャネル（
溝）８ａ及び８ｂを形−成する。
の方位に沿ってストライプ状の開孔１２ａ及び１２ｂを
有するレジスト膜１３を形成しく開孔１２ａと１２ｂの
間隔は所定の発光領域幅例えば１〜１．５μｍに対応す
る）、該レジスト膜１３をマスクにし例えばブロム・メ
タノール等の所定のエツチング液を用いてウェット・エ
ツチングを行って、底部が基板１内に達するチャネル（
溝）８ａ及び８ｂを形−成する。
次いで第４図（Ｃ）に示すように、上記レジスト膜１３
を除去した後、通常の液相エピタキシャル成長法により
該基板上に厚さ１．５〜２μｍ程度のｐ型ＩｎＰ層６と
厚さ１．５〜２μｍ２μｍ程型ＩｎＰ層７を積層成長す
る（この際１〜１．５μｍ程度の狭い幅Ｗを有するスト
ライプ領域にはＩｎＰ層６及び７は成長しない）。
を除去した後、通常の液相エピタキシャル成長法により
該基板上に厚さ１．５〜２μｍ程度のｐ型ＩｎＰ層６と
厚さ１．５〜２μｍ２μｍ程型ＩｎＰ層７を積層成長す
る（この際１〜１．５μｍ程度の狭い幅Ｗを有するスト
ライプ領域にはＩｎＰ層６及び７は成長しない）。
次いで第４図（ｄ）に示すように、通常の液相エピタキ
シャル成長法により該基板上に、厚さ１〜２μｍ程度の
ｐ型１ｎＰ平坦化層９と厚さ０．５〜１μｍ程度のｐゝ
型１ｎＧａＡｓＰコンタクト層５を積層形成する。
シャル成長法により該基板上に、厚さ１〜２μｍ程度の
ｐ型１ｎＰ平坦化層９と厚さ０．５〜１μｍ程度のｐゝ
型１ｎＧａＡｓＰコンタクト層５を積層形成する。
しかる後第４図（ｅ）に示すように、ｐ′型ＩｎＧａＡ
ｓＰコンタクト層５上にｐ側電極、１０を形成し、次い
でｎ型１ｎＰ基板１上にｎ側電極１１を形成してレーザ
を完成させる。
ｓＰコンタクト層５上にｐ側電極、１０を形成し、次い
でｎ型１ｎＰ基板１上にｎ側電極１１を形成してレーザ
を完成させる。
〔１明が解決しようとする問題点〕
然し上記従来の方法においては、第４図（ｂｌに示す工
程で形成された、チャネル（溝）８ａ、８ｂのストライ
プ領域に対向する上縁部ｐ、及びｐ２が殆ど直角に近く
、且つ非常に鋭利な形状を有するため、該チャネル縁部
ｐ＋＋ ｐｚ上に第４図（Ｃ）の工程で形成するｐ型
１ｎＰ層６及びｎ型ＩｎＰ虐７（ブロック層）が成長し
難く、そのため第５図に同一符号を用いて示す側断面図
のように、該縁部ｐ＋＋ ｐｚ上でｐ型１ｎＰ平坦化層
９とｐ型ＩｎＰクラッド層４が極度に接近して漏れ電流
ｉを生ずることがある。
程で形成された、チャネル（溝）８ａ、８ｂのストライ
プ領域に対向する上縁部ｐ、及びｐ２が殆ど直角に近く
、且つ非常に鋭利な形状を有するため、該チャネル縁部
ｐ＋＋ ｐｚ上に第４図（Ｃ）の工程で形成するｐ型
１ｎＰ層６及びｎ型ＩｎＰ虐７（ブロック層）が成長し
難く、そのため第５図に同一符号を用いて示す側断面図
のように、該縁部ｐ＋＋ ｐｚ上でｐ型１ｎＰ平坦化層
９とｐ型ＩｎＰクラッド層４が極度に接近して漏れ電流
ｉを生ずることがある。
上記問題点は、半導体基板上に第１のクラフト層と活性
層と第２のクラッド層とが順次積層されてなる被加工基
板上に、発光部形成領域に対応するストライプ状の開孔
を有する第１のマスク膜を形成し、該第１のマスク膜を
溶融させて該開孔の側面を斜面状に変形し、前記発光部
形成領域にストライプ形状のパターンを有する第２のマ
スク膜を形成し、該第１及び該第２のマスク膜上から該
第１及び第２のマスク膜と該被加工基板との間の選択性
が少なく且つ異方性を有するエツチング手一段により、
該被加工基板面を該−導電型半導体基板肉に達するまで
エツチングして、前記活性層の発光部を画定する溝を形
成し、その後、該発光部領域を除く領域にブロック層を
成長する工程を有する本発明による半導体発光装置の製
造方法によ、って解決される。
層と第２のクラッド層とが順次積層されてなる被加工基
板上に、発光部形成領域に対応するストライプ状の開孔
を有する第１のマスク膜を形成し、該第１のマスク膜を
溶融させて該開孔の側面を斜面状に変形し、前記発光部
形成領域にストライプ形状のパターンを有する第２のマ
スク膜を形成し、該第１及び該第２のマスク膜上から該
第１及び第２のマスク膜と該被加工基板との間の選択性
が少なく且つ異方性を有するエツチング手一段により、
該被加工基板面を該−導電型半導体基板肉に達するまで
エツチングして、前記活性層の発光部を画定する溝を形
成し、その後、該発光部領域を除く領域にブロック層を
成長する工程を有する本発明による半導体発光装置の製
造方法によ、って解決される。
即ち本発明の方法においては、ストライプ領域の両側に
形成されるチャネルを、該半導体層上に形成したストラ
イプ領域に接する側面が略垂直でこれに対向する側面が
斜面状になだらかに形成された開孔を有するマスク膜を
介し、全面研磨（エツチング）手段によって形成するも
のであり、これによってマスク膜に形成した開孔の側面
形状と同じ形状の側面を有するチャネルがストライプ領
域の両側に形成される。
形成されるチャネルを、該半導体層上に形成したストラ
イプ領域に接する側面が略垂直でこれに対向する側面が
斜面状になだらかに形成された開孔を有するマスク膜を
介し、全面研磨（エツチング）手段によって形成するも
のであり、これによってマスク膜に形成した開孔の側面
形状と同じ形状の側面を有するチャネルがストライプ領
域の両側に形成される。
従って該チャネル形成面上に成長されるブロック層が該
チャネルのストライプ領域に対向する縁部上で薄く形成
されることがな（なり、この部分での漏れ電流は防止さ
れる。
チャネルのストライプ領域に対向する縁部上で薄く形成
されることがな（なり、この部分での漏れ電流は防止さ
れる。
以下本発明を第１図（ａ）乃至（ｇ）に示す工程断面図
を参照し、ダブルチャネル付ＢＨレーザを形成する際の
一実施例により具体的に説明する。
を参照し、ダブルチャネル付ＢＨレーザを形成する際の
一実施例により具体的に説明する。
第１図（ａ）参照
本発明の方法を用いて例えば波長１．１〜１．７μｍ程
度の帯域を有するダブルチャネル付ＢＨレー ザを形
成するには、先ず通常の液相エピタキシャル成長法によ
り、（１００）面を有するｎ型ＩｎＰ基板１上に、厚さ
０．２μｍ程度のｎ型ＩｎＰクラッド層２、厚さ０．１
〜０．１５／Ｊｍ程度のＩｎＧａＡｓＰ活性層３、ｐ型
１ｎＰクラッド層４を順次積層成長させる。
度の帯域を有するダブルチャネル付ＢＨレー ザを形
成するには、先ず通常の液相エピタキシャル成長法によ
り、（１００）面を有するｎ型ＩｎＰ基板１上に、厚さ
０．２μｍ程度のｎ型ＩｎＰクラッド層２、厚さ０．１
〜０．１５／Ｊｍ程度のＩｎＧａＡｓＰ活性層３、ｐ型
１ｎＰクラッド層４を順次積層成長させる。
第１図世）参照
次いで該基板上に例えば厚さ５μｍ程度の第１のポジ・
レジスト膜２１を形成し、該レジスト膜２１に通常のフ
ォトプロ毎スにより所要のストライプ領域に対応する例
えば１〜１．５μｍ程度の幅のストライブ状開孔２２を
形成する。
レジスト膜２１を形成し、該レジスト膜２１に通常のフ
ォトプロ毎スにより所要のストライプ領域に対応する例
えば１〜１．５μｍ程度の幅のストライブ状開孔２２を
形成する。
第１図（Ｃ）参照
次いで該基板を２００℃程度の温度で３０〜６０分程度
加程度、上記レジスト膜２１をリフロー（再溶融）させ
て、開孔２２の側面をなだらかな斜面状側面２３に形成
する。
加程度、上記レジスト膜２１をリフロー（再溶融）させ
て、開孔２２の側面をなだらかな斜面状側面２３に形成
する。
第１図（ｄ）参照
次いで該基板上に厚さ５μｍ程度の第２のポジ・レジス
ト膜を形成し、通常のフォトプロセスにより上記第１の
レジスト膜２１の開孔上に所要のストライプ領域に対応
する形状の第２のポジ・レジスト・パターン２４を形成
する。
ト膜を形成し、通常のフォトプロセスにより上記第１の
レジスト膜２１の開孔上に所要のストライプ領域に対応
する形状の第２のポジ・レジスト・パターン２４を形成
する。
ここで、第１及び第２のレジスト膜２１ 、２４として
、よりなだらかな斜面を形成するため、厚く塗布できる
ポジ・レジストを用いるのが好ましく、またネガ・レジ
ストを用いても差支えない。
、よりなだらかな斜面を形成するため、厚く塗布できる
ポジ・レジストを用いるのが好ましく、またネガ・レジ
ストを用いても差支えない。
第１図（ａ）参照
次いで上記第１のレジスト膜２１及び第２のレジスト・
パターン２４を有する基板面を、該レジスト膜とＩｎＰ
層及びＩ ｎＧａＡｓ Ｐ層との間に選択性がなく、且
つ基板面に対して垂直な方向に優勢なエツチング（研磨
）手段、例えば四塩化炭素（ＣＣ１４）或いは二弗化二
塩化炭素（ＣＣＩ！Ｆ、）等のエツチング・ガスを用い
るリアクティブ・イオンエツチング法、若しくはアルゴ
ン等によるイオンミーリング法により表面形状に沿って
上面より一様な深さにエツチング（研磨）する。そして
ｎ型１ｎＰ基板１． ｎ型１ｎＰクラッド層２゜Ｉｎ
ＧａＡｓＰ活性層３及びｐ型１ｎＰクラッド層４の積層
体に、所定幅のストライプ領域Ａ３を画定しその底部２
５がｎ型１ｎＰ基板１内に達するチャネル１０８ａ及び
１０８ｂを形成する。このチャネル１０８ａ及び１０８
ｂの側面形状は、先に該積層体上にレジスト膜によって
形成した溝の形状と相似な、ストライプ？ｔｌ ＠ Ａ
ｓに接する側面２６が略垂直でこれに対向する側面２
７がなだらかな斜面状に形成せしめられる。
パターン２４を有する基板面を、該レジスト膜とＩｎＰ
層及びＩ ｎＧａＡｓ Ｐ層との間に選択性がなく、且
つ基板面に対して垂直な方向に優勢なエツチング（研磨
）手段、例えば四塩化炭素（ＣＣ１４）或いは二弗化二
塩化炭素（ＣＣＩ！Ｆ、）等のエツチング・ガスを用い
るリアクティブ・イオンエツチング法、若しくはアルゴ
ン等によるイオンミーリング法により表面形状に沿って
上面より一様な深さにエツチング（研磨）する。そして
ｎ型１ｎＰ基板１． ｎ型１ｎＰクラッド層２゜Ｉｎ
ＧａＡｓＰ活性層３及びｐ型１ｎＰクラッド層４の積層
体に、所定幅のストライプ領域Ａ３を画定しその底部２
５がｎ型１ｎＰ基板１内に達するチャネル１０８ａ及び
１０８ｂを形成する。このチャネル１０８ａ及び１０８
ｂの側面形状は、先に該積層体上にレジスト膜によって
形成した溝の形状と相似な、ストライプ？ｔｌ ＠ Ａ
ｓに接する側面２６が略垂直でこれに対向する側面２
７がなだらかな斜面状に形成せしめられる。
第１図（ｆ）参照
次いで第１のレジスト膜２１及び第２のレジスト膜パタ
ーン２４の残部を除去した後、通常の液相エピタキシャ
ル成長法により上記チャネル１０８ａ、 １０８ｂの内
部を含む該基板上に、厚さ１．５〜２μｍ程度のｐ型１
ｎＰブロック層６及び厚さ１．５〜２μｍ程度のｎ型１
ｎＰブロック層７を順次積層成長させる。
ーン２４の残部を除去した後、通常の液相エピタキシャ
ル成長法により上記チャネル１０８ａ、 １０８ｂの内
部を含む該基板上に、厚さ１．５〜２μｍ程度のｐ型１
ｎＰブロック層６及び厚さ１．５〜２μｍ程度のｎ型１
ｎＰブロック層７を順次積層成長させる。
なおこの際、上記チャネル１０８ａ、 １０８ｂのスト
ライプ領域Ａ、に対向する側面２７は、前述したように
なだらかな斜面状に形成されているので、該側面２７及
びその縁部上でｐ型１ｎＰブロック層６及びｎ型ＩｎＰ
ブロック層７が極端に薄くなつたり途切れたりすること
がない。そこでこの部分で従来発生し勝ちであった漏れ
電流は防止される。
ライプ領域Ａ、に対向する側面２７は、前述したように
なだらかな斜面状に形成されているので、該側面２７及
びその縁部上でｐ型１ｎＰブロック層６及びｎ型ＩｎＰ
ブロック層７が極端に薄くなつたり途切れたりすること
がない。そこでこの部分で従来発生し勝ちであった漏れ
電流は防止される。
またストライプ領域Ａ３は１〜１．５μｍ程度の狭い幅
に形成されるので、該ストライプ領域Ａ３上にｐ型１ｎ
Ｐブロック層６及びｎ型ＩｎＰブロック層７が成長しな
いのは、従来方法と同様である。
に形成されるので、該ストライプ領域Ａ３上にｐ型１ｎ
Ｐブロック層６及びｎ型ＩｎＰブロック層７が成長しな
いのは、従来方法と同様である。
第１図（ｇ）参照
以後従来通り、液相エピタキシャル成長法により該ブロ
ック層６及び７の形成を終わった基板上に厚さ１〜２μ
ｍ程度のｐ型ＩｎＰ平坦化層９ど厚さ０．５〜１μｍ１
μｍ程＋型１ｎＧａＡｓｐよりなるｐ型コンタクト層５
を順次積層形成し、蒸着及び鍍金法により該ｐ型コンタ
クト層５上にチタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ
）の積層構造よりなるＰ側電極１０を形成し、蒸着法に
よりｎ型！ｎＰ基板１上に金（Ａｕ）−ゲルマニウム（
Ｇｅ）−ニッケル（Ｎｉ）等よりなるｎ側電極１１を形
成し該レーザ素子が完成する。
ック層６及び７の形成を終わった基板上に厚さ１〜２μ
ｍ程度のｐ型ＩｎＰ平坦化層９ど厚さ０．５〜１μｍ１
μｍ程＋型１ｎＧａＡｓｐよりなるｐ型コンタクト層５
を順次積層形成し、蒸着及び鍍金法により該ｐ型コンタ
クト層５上にチタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ
）の積層構造よりなるＰ側電極１０を形成し、蒸着法に
よりｎ型！ｎＰ基板１上に金（Ａｕ）−ゲルマニウム（
Ｇｅ）−ニッケル（Ｎｉ）等よりなるｎ側電極１１を形
成し該レーザ素子が完成する。
なお本発明の方法は上記実施例に限らず、他の■−ｖ族
化合物を用いる半導体レーザの製造にも適用される。
化合物を用いる半導体レーザの製造にも適用される。
またレーザ以外の半導体発光装置の製造にも適用される
。
。
以上説明のように本発明によれば、ダブルチャネル付Ｂ
Ｈレーザのチャネル上縁部のブロック層が薄くなること
がないので、発光領域以外を通る漏れ電流は阻止され、
該のＢＨレーザの閾値電流の低減及び外部微分量子効率
の向上が図れる。
Ｈレーザのチャネル上縁部のブロック層が薄くなること
がないので、発光領域以外を通る漏れ電流は阻止され、
該のＢＨレーザの閾値電流の低減及び外部微分量子効率
の向上が図れる。
第１図（ａ）乃至（幻は本発明の方法におけるＩｎＰ／
ＩｎＧａＡｓＰ系ダブルチャネル付ＢＨレーザを形成す
る際の一実施例を示す工程断面図、 第２図は通常のＩｎＰ層 ＩｎＧａＡｓＰ系ＢＨレーザ
の模式側断面図、 第３図は従来のＩｎＰ層 ＩｎＧａＡｓＰ系ダブルチャ
ネル付ＢＨレーザの模式側断面図、 第４図（ａｌ乃至（ｅ）は従来のダブルチャネル付ＢＨ
レーザの製造方法を示す工程断面図、 第５図は従来方法の問題点を示す側断面図である。 図において、 １はｎ型ＩｎＰ基板、 ２はｎ型ＩｎＰクラフト層、 ３はＩｎＧａＡｓＰ活性層、 ４はｐ型１ｎＰクラフト層、 ５はｐ３型コンタクト層５． ６はｐ型、ＩｎＰ層、 ７はｎ型ｒｎＰ層、 ９はｐ型ＩｎＰ平坦化層、 １０はｐ側電極、 １１はｎ側電極、 ２１は第１のレジスト膜、 ２２はストライプ状開孔、 ２３は斜面状の開孔側面、 ２４は第２のレジスト膜パターン、 ２５はチャネルの底部、 ２６はチャネルのストライプ領域側側面、２７はストラ
イプ領域に対向するチャネル側面、１０８ａ、 １０８
ｂはチャネル Ａｓはストライプ領域 を示す。 ￥ １ 呵 第１ 図 第２呵 寮３園 第４に
ＩｎＧａＡｓＰ系ダブルチャネル付ＢＨレーザを形成す
る際の一実施例を示す工程断面図、 第２図は通常のＩｎＰ層 ＩｎＧａＡｓＰ系ＢＨレーザ
の模式側断面図、 第３図は従来のＩｎＰ層 ＩｎＧａＡｓＰ系ダブルチャ
ネル付ＢＨレーザの模式側断面図、 第４図（ａｌ乃至（ｅ）は従来のダブルチャネル付ＢＨ
レーザの製造方法を示す工程断面図、 第５図は従来方法の問題点を示す側断面図である。 図において、 １はｎ型ＩｎＰ基板、 ２はｎ型ＩｎＰクラフト層、 ３はＩｎＧａＡｓＰ活性層、 ４はｐ型１ｎＰクラフト層、 ５はｐ３型コンタクト層５． ６はｐ型、ＩｎＰ層、 ７はｎ型ｒｎＰ層、 ９はｐ型ＩｎＰ平坦化層、 １０はｐ側電極、 １１はｎ側電極、 ２１は第１のレジスト膜、 ２２はストライプ状開孔、 ２３は斜面状の開孔側面、 ２４は第２のレジスト膜パターン、 ２５はチャネルの底部、 ２６はチャネルのストライプ領域側側面、２７はストラ
イプ領域に対向するチャネル側面、１０８ａ、 １０８
ｂはチャネル Ａｓはストライプ領域 を示す。 ￥ １ 呵 第１ 図 第２呵 寮３園 第４に
Claims (1)
- 半導体基板上に第１のクラッド層と活性層と第２のクラ
ッド層とが順次積層されてなる被加工基板上に、発光部
形成領域に対応するストライプ状の開孔を有する第１の
マスク膜を形成し、該第１のマスク膜を溶融させて該開
孔の側面を斜面状に変形し、前記発光部形成領域にスト
ライプ形状のパターンを有する第２のマスク膜を形成し
、該第１及び該第２のマスク膜上から該第１及び第２の
マスク膜と該被加工基板との間の選択性が少なく且つ異
方性を有するエッチング手段により、該被加工基板面を
該一導電型半導体基板内に達するまでエッチングして、
前記活性層の発光部を画定する溝を形成し、その後、該
発光部領域を除く領域にブロック層を成長する工程を有
することを特徴とする半導体発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1693385A JPS61176183A (ja) | 1985-01-31 | 1985-01-31 | 半導体発光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1693385A JPS61176183A (ja) | 1985-01-31 | 1985-01-31 | 半導体発光装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61176183A true JPS61176183A (ja) | 1986-08-07 |
Family
ID=11929921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1693385A Pending JPS61176183A (ja) | 1985-01-31 | 1985-01-31 | 半導体発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61176183A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010076860A (ja) * | 2008-09-24 | 2010-04-08 | Hitachi Ltd | 乗客コンベアの欄干装置 |
-
1985
- 1985-01-31 JP JP1693385A patent/JPS61176183A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010076860A (ja) * | 2008-09-24 | 2010-04-08 | Hitachi Ltd | 乗客コンベアの欄干装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
| JPH05327112A (ja) | 半導体レーザの製造方法 | |
| JPS61176183A (ja) | 半導体発光装置の製造方法 | |
| JPH077232A (ja) | 光半導体装置 | |
| JPH03250684A (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JP2687495B2 (ja) | 半導体レーザの製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2001189530A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JP3277711B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH0710019B2 (ja) | 埋込み構造半導体レ−ザの製造方法 | |
| JPH08316584A (ja) | 半導体光素子およびその製造方法 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JPH0766992B2 (ja) | ＡｌＧａＩｎＰ系半導体レーザとその製造方法 | |
| JPS6180881A (ja) | 半導体レ−ザ装置 | |
| JP2525617B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH0555696A (ja) | 半導体レーザの製造方法 | |
| JPH03125491A (ja) | 半導体発光素子の製造方法 | |
| JPH04229682A (ja) | 半導体レーザの製造方法 | |
| JPH0521891A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH0582911A (ja) | 可視光レーザダイオード及びその製造方法 | |
| JPH02148786A (ja) | 半導体レーザ装置 | |
| JPH03183182A (ja) | 半導体レーザ素子及びその製造方法 |