JPS61174757A - 集積回路チツプ上に集積した容量性素子とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｕ本発明の背景コ 免豆二±１ 本発明は、集積回路の結晶内に集積されて結晶上に小面
積だけを占め、集積回路の集積密度を増加することがで
きる、金属−絶縁層一金属形の容量性素子に係る。前記
容量性素子は、これが半導体結晶上に占める幾何学的面
積よりも、基板内に垂直に埋込まれているために、大き
い実効容量をもつ。更に本発明は前記容量性素子の製造
方法にも係る。

更迷Ｊ」仁■匪里 集積回路内への容量の集積化は、集積回路チップと同一
スケールで非常に小さい幾何学寸法を必ずもつことを必
要とする。このため、本発明は主として、容量の値が非
常に低いマイクロ波集積回路（ＭＩＣ）に係る。ＭＩＣ
に用いられる基板は、現在ＧａＡｓ、ＩｎＰ又はＧａ　
、ＡＳ　、Ａｔ。

Ｓｂ、Ｉ３．等々の三元合金又は四元合金のような■−
ｖ族の材料上に形成される。しかし本発明はシリコン上
に形成される集積回路にも適用できる。いずれの場合に
おいても、容量性素子を支持する基板部分が絶縁性であ
るか半絶縁性であり、従って、半絶縁性に製造される真
性ＧａＡＳ又は、絶縁性シリコン基板の製造法が知られ
ていないことから、絶縁性にするための酸化物表面コー
ティングを与えられるシリコンから成ることが確実でな
ければならない。

本発明容量性素子は、基板に対して先行技術では水平に
形成されるのに対して、垂直に形成される。本素子はそ
の幾何学形を特徴としており、各素子については基板内
に形成される１個の溝であり、また単−個の溝内の唯一
個の容量性素子のキャパシタンスが集積回路に要求され
るキャパシタンスに比較して不充分である場合には、ギ
リシャ雷紋形をつくる一連の溝である。本発明容量性素
子は、更に構造上次の点を特徴とする。第１容小性素子
導電体は、陽極酸化又は酸素プラズマによって酸化物を
生じる金属から選択した第１金属によって形成される。

誘電体は前記第１金属の酸化層によって形成され、第２
容量性素子導電体は、必ずしも第１金属と同じでなくて
よいが、逆に非酸化性であり得る第２金属によって形成
される。

１１立１１ ざらに正確に云えば、本発明は基板が半絶縁性又は絶縁
性材料より成る集積回路チップ上に形成された容量性素
子に係り、第一に容量性素子の大部分が基板内に形成さ
れ、幅より深さの大である少なくとも１個の溝内に垂直
に埋込まれていること、第二には第１容量性素子導電体
が第１酸化可能金属の層によって形成され、他方では誘
電体が前記第１金属の酸化物の層によって形成され、か
つ第２容量性素子導電体が第２金属の層によって形成さ
゛れることを特徴とする。

本発明のその他の特徴については、以下の説明及び添付
図面を検討すればさらに明らかとなるであろう。

好ましい実施例の： 本発明は、集積回路の結晶中に腐食した溝の中に形成さ
れ容１性素子に係る。前記容量性素子は２うの金属層に
よって構成され、第１層は半導体結晶上に直接堆積され
、コンデンサの誘電体を形成する金属酸化物層を形成す
るようにして酸化される。しかし、前記素子の形成方法
については以下の説明からその構造をより完全に理解し
得、Ｇａ　Ａｓ基板としてのこの材料は単に例であって
何ら限定の意味はないが、あてはめて考えることができ
よう。

従って本発明容量性素子の製造方法において、第１図に
示す通りの第１工程は、半絶縁基板のチップ１上にホト
レジストマスク２を堆積させることである。基板１内に
形成されるべき溝に対応するスロット３は、公知のマス
キング手段を用いてホトレジスト２内で腐食される。前
記ホトレジストマスクの形成に開運する技術的詳細は先
行技術に係るものであって、とりあげる適用方法に従っ
て、必要あれば数層の樹脂を使用し、半導体基板１の結
晶格子の方位に対してスロット３を正しく方位決定する
ことが含まれる。

第２図では、溝４はイオンビーム加工又は乾式プラズマ
腐食法などの異方性腐食技術を使用して基板１内に腐食
される。例えば、溝４の寸法は深さ５ミクロン、幅１ミ
クロン、溝間隔１ミクロンである。このため本発明は単
１個の容量性素子に係るものであるが、さらに一般的に
は、電気回路の要求するキャパシタンス値を得るため、
幅及び事実上の深さの小さい溝のアレイに適用すること
ができる。溝４が異方性腐食によって切られること、そ
の後樹脂マスク２が除去される。

第３図の断面図は第２図の溝４の１つを表す。

第１金属層５は、この溝内と基板１の頂上面に、例えば
陰極スパッタのような等方向性堆積法によって堆積され
る。陰極スパッタ法は、溝４の壁土に、溝４の底又は基
板の頂上面に堆積された金属膜と事実上同じ厚さを持つ
金属膜を堆積させる効果をもつことが知られている。こ
の第１金属は、陽極酸化又は酸素プラズマによって酸化
され、高い誘電率をもつ酸化物をつくる金属の中から選
択される。好ましい金属はアルミニウム、タンツノ４力
伝二ニつビウムである。この第１金属の層５の厚さは少
なくとも２０００オングストロームである。

この層５の厚さが全体的に一様であることは必ずしも必
要ではないが、この厚さが、コンデ′ンプを形成するた
めに必要な酸化物厚さの最小値は常に１廻わる必要があ
る。この最小値とは、第１金属層５０部分的酸化の後、
キャパシタの第１導体を形成するため金属性である層５
の１部が常に残っているような値である。

次に第１金属の層５が酸化され、そして（第４図に示す
通り）、酸化に先立つ層５の厚さより薄い厚さをもつ第
１金属の層６を形成し、前記層６は第１金属の酸化物の
層７で覆われている。酸化方法は、プラチナ陰極を用い
た浴内での陽極酸化によるか、あるいは酸素プラズマを
用いて行うことができる。しかし、陽極酸化は、形成さ
れる酸化物の厚さが陰極に印加される電圧の関数である
ため、好ましい。従って、酸化物層７の厚さは陽極処理
のため印加される電圧に全く左右される。

層１の一定の厚さは、半導体結晶や溝４の底壁の水平面
上でよりはメタリゼーションの均一性がふつうは劣るこ
の溝の壁上でさえも得られる。陽極処理電圧は、コンデ
ンサの目的用途に適した厚さを酸化物が確実にもつよう
に選ばれている。例えば、この厚さは第１金属の層５が
堆積工程時に２０００オングストロームの厚さをもつな
らば、酸化物層７は１０００オングストロームであるこ
とができる。

第５図は、アルミニウム、タン夛裔子＝：ミ；及びニオ
ビウムのような金属の＋ｉ　ｉｔ　ａ化生の時間の関数
としての電圧■及び電流の強さ■の２つの曲線を表す。

これらの曲線は、陽極酸化作業の出発時に電圧が印加さ
れる時、電圧は、以後はもはや超えられなくなる値に達
するまで時間と共に一様に上昇することを示している。

同時に、電流の強さＩは、電圧■が上界する限り一定を
保つ値をもち、そこで電流の強さはＩは、電圧■がその
最大値において一定を保つ間はゼロに近づいていく。こ
れらの曲線が、電圧■の安定と電流の強さＩの減衰に相
当する値ｔ１に達した時、陽極作業を継続することによ
って酸化物層７の厚さを増加させることは決してなく、
例えば穴をうめるか又は表面を平滑にすることによって
、酸化層を整えるために有効であることが証明できる。

いずれの場合にせよ、酸化物層７の厚さは陽極酸化作業
によって決定されることから、例えば１５０ボルトの電
圧が使用されると、容量性素子は、酸化物形成電圧より
僅かに低く、本特定例では例えば１２０ボルトの最大値
に相当する値までの電圧に耐えることができる。

第６図では、容量性素子は第２金属層８の堆積によって
完成されるが、この層も、酸化物層７の表面特に溝４の
側面が良く被覆されるように陰極スパッタによって堆積
される。従って第２金属の層８は、第１導電層が第１金
属の層６であり、誘電体が第１金属の酸化物の層７であ
るゴンデ′シブの第２導電体を形成する。

集積回路結晶１の頂上面上の金属及び酸化物のさまざま
な層の限界は、第２金属の層８が第１金属の層６と短絡
する効果を持つことがないようにマスキング及びリソグ
ラフィによる先行作業中に含むこれらの作業は、当業者
によく知られており、同じ作業が、本発明容量性素子を
接続し、回路内でこの素子を使用できるようにするため
に必要な接点のメタリゼーションに適用される。

しかしながら、第２金属層８は溝４を完全に漏磁たすた
め、電解法を用いて再装填することも有利である。この
可能性は第６図に点線９で示す。

実際に、第２容量性素子導電体８がこのように金属を再
装填され、溝４が金属で完全に満たされるならば、これ
はフＹデ゛ンサの抵抗率を減らす効果があり、且つ前記
導電体８の場合は電気抵抗を低減させる結果となる。

第７図は、第２容量性素子導電体上に、又は云いかえれ
ば金属層８によって形成される頂上導電体上に電気接点
を形成する２種類の方法の概略図である。第１接点は本
図の右側部分に示す。第１金属の酸化物７の厚さが適当
である。云いかえれば使用電圧又はあらかじめ定められ
たキャパシタンスに求められる誘電体の厚さが適当であ
れば、酸化物層７は第１金属層６をその端面１０で正確
にどっかこむ。これらの条件の下で、第２金！１ｉｌｌ
ｉ８は酸化物層７を段部１０のうえに伸びる層の先端で
何らさえぎられることなく正確にとりかこむことができ
る。従って集積回路チップの頂上面に接点接続端子１１
を形成し、この端子を第２金属層８と同じ金属とするこ
とができる。

他方では、酸化物層７が厚すぎる場合は、酸化物層７が
破壊し、あるいは第１金属）ｉ１６によって形成された
段部１０の上に伸びる層の先端で薄くなる危険がかなり
の程度４在する。この場合、第２金属層８上にいわゆる
エアブリッジ１２を用いて電気接点を形成するのが好ま
しい。このエアブリッジは、実際上ブリッジを形成する
メタリゼーシコンであって、このメタリゼーシ１ンと半
導体チップとの闇にエアギャップを残す、エアブリッジ
の１端は第１金属層８上に置かれ、他端は接点接続メタ
リゼーション１３上に置かれている。

先に説明した型の容量性素子は、５×１ミクロンの溝の
場合にその展開長が１１ミクロンであり、他方では集積
回路チップの表面で測定した溝の長さは、それ自体が小
寸法であるチップ上では本当の値であり得ない。このた
め、本発明コンデンサは、第２図に示した、複数個の容
量性素子を含むギリシャ雷紋形に特定的に設計されてい
る。このような場合に、金属及び金属酸化物の層は溝の
壁だけではなく、溝と溝との間に位置する基板の頂上面
をも、電気的連続性を確保するようにして被覆する。キ
ャパシタンスの所望の値は、従って所定の個数の容量性
素子を直列に接続することによって得られる（幾何学的
直列接続は、小形コンデンサの並列電気接続に相当する
）。電気接点はこの場合はすべての溝について１回だけ
で形成される。

得られるキャパシタンス値が低いために、本発明は好ま
しくはＱａ　Ａｓ又はこれに相当する材料上のマイクロ
波集積回路に適用され、ざらにシリコン上に形成された
回路内で低い値の減結合又は移相形コンデンサへも適用
される。

本発明は先に説明した構造形態のみに限定されない。従
って本発明の精神にもとずいて形成され、添付クレーム
の範囲内で適用される限り、先に説明した手段と技術的
に等価の手段並びにこの種の手段の一結合形のすべては
本発明の対象をなすものである。

【図面の簡単な説明】

第１図は本発明容量性素子のアレイの溝を腐食するため
のホトレジスト樹脂マスクの断面図、第２図は基板上に
腐食した溝のアレイの断面図、第３図は第１金属層を堆
積させる溝の断面図、第４図は第１金属層を酸化した後
の第３図の溝の断面図、第５図は第１金属層を陽極酸化
するための時間の関数としての■と１の曲線を表すグラ
フ、第６図は第２金属層を堆積させた後の第４図の溝が
本発明容量性素子を形成したところを表す断面図、第７
図は本発明容量性素子の頂上の導電層上に電気接点を形
成するための２つの方法を図解する説明図である。 １・・・・・・基板チップ、２・・・・・・ホ）トｌレ
ジ・ス；トマスク、３・・・・・・スロット、４・・・
・・・溝、５．６・・・・・・第１金属層、７・・・・
・・酸化物層、８・・・・・・第２金属層。

Claims (10)

【特許請求の範囲】
1. （１）基板が半絶縁性又は絶縁性材料より成る集積回路
   チップ上に集積された容量性素子であって、第一に容量
   性素子の大部分が基板内に形成され、幅より深さが大で
   あつて該基板内に設けられた少なくとも１個の溝内に垂
   直に埋込まれていること、第二に第１容量性素子導電体
   が第１酸化可能金属の層によって形成され、他方では誘
   電体が前記第１金属の酸化物の層によって形成され、第
   ２容量性素子導電体が第２金属の層によつて形成される
   ことを特徴とする容量性素子。
2. （２）第１導電体がアルミニウム、タンタル、ニオビウ
   ムのような陽極酸化によって酸化物を生じる金属によっ
   て形成する、特許請求の範囲第１項に記載の容量性素子
   。
3. （３）溝内の容量性素子を形成した後、前記溝内の充填
   金属の電着層が前記容量性素子の抵抗率を下げる効果を
   もつ、特許請求の範囲第１項に記載の容量性素子。
4. （４）第１金属層が、第１容量性素子導電体と電気接点
   接続のため基板の頂上面上に１部分伸延する、特許請求
   の範囲第１項に記載の容量性素子。
5. （５）誘電層が基板の頂上面上の第１金属層を被覆し、
   第２金属層が第１金属層によつて形成される段部上に伸
   延できるようにする外側に突出する端部を形成し、第２
   容量性素子導電体との電気接点接続が第２金属層によっ
   て基板の頂上面上に形成される、特許請求の範囲第４項
   に記載の容量性素子。
6. （６）１端が第２金属層と、他端が基板に担持されるメ
   タリゼーションと接触する金属的構成によつて形成され
   る「エアブリッジ」が、第２容量性素子導電体と電気接
   点接続を形成する、特許請求の範囲第４項に記載の容量
   性素子。
7. （７）前記素子が、２つの金属層によって形成され、事
   実上の厚みである第１層が、前記容量性素子の誘電体を
   構成する酸化物層を形成するために部分的に酸化される
   、特許請求の範囲第１項に記載の容量性素子の製造方法
   。
8. （８）前記方法が次の作業列、即ち −半絶縁性又は絶縁性材料の基板上にホトレジストマス
   クを堆積する。前記マスクは基板まで達する開口を規定
   する少なくとも１パターンを与えられている。 −幅より深さのほうが大である少なくとも１個の溝を形
   成するための基板の異方向エッチング及びホトレジスト
   マスクの除去、 −第１酸化可能金属の層を溝内に及び部分的に基板上に
   異方向処理法によつて堆積する。 −金属層を残すため、及び第１金属の酸化物層を形成す
   るための第１金属層の部分的酸化、−等方向処理による
   酸化物層上への第２金属層の堆積、 −金属層上への電気接点接続の形成。 を含む、特許請求の範囲第１項に記載の容量性素子の製
   造方法。
9. （９）第１金属の酸化物層を陽極酸化により得る、特許
   請求の範囲第８項に記載の容量性素子の製造方法。
10. （１０）酸化物層の厚さ及び容量性素子の絶縁耐力が陽
    極処理電圧に全て依存する、特許請求の範囲第９項に記
    載の容量性素子の製造方法。