JPS61173358A

JPS61173358A - データ処理装置

Info

Publication number: JPS61173358A
Application number: JP60012394A
Authority: JP
Inventors: Kunio Uchiyama; 邦男内山; Tadahiko Nishimukai; 西向井　忠彦
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-01-28
Filing date: 1985-01-28
Publication date: 1986-08-05
Anticipated expiration: 2009-08-31
Also published as: JPH0668739B2; US4797816A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、データ処理装置における仮想記憶の実現方式
に係り、特に命令再実行を行なう時に必要となるレジス
タ回復方式に関する。

〔発明の背景〕

マイクロプロセサの集積度、性能の向上に伴い。

従来比較的大型の計算機でのみサポートされていた仮想
記憶の機能をマイクロプロセサでも、実現する傾向があ
る。

仮想記憶のシステムでは、ユーザの仮想アドレス空間は
ある固定長のページに分割され、それぞれのページ単位
で物理メモリに割付けが行なわれ゛る。プログラムが、
物理メモリ内に存在しないページにアクセスすると、ペ
ージ・フォールトが生じプロセサに割込みがかかり１例
外処理が開始される１例外処理ルーチンでは、外部記憶
装置からページをフェッチし、物理メモリ上の他のペー
ジと置換えるための処理の起動をかける。この置換え処
理の間に、プロセサでは他のプログラムが走り、置換え
処理が終了すると、プロセサはページ・フォールトを起
こしたプログラムの実行を再開する。この様に仮想記憶
機能をサポートするためには、ページ・フォールトの発
生したプログラムの実行を中断した後、他のプログラム
の実行を行ない、その後中断したプログラムの実行を再
開する必要があり、これをサポート、する機能をプロセ
サに持たせる必要がある。

上記機能の実現方式は、大別すると命令継続方式と命令
再実行方式の２通りのやり方がある。前者は、モトロー
ラ社のマイクロプロセサＭＣ６８０１０で採用されてい
る方式で、ＩＥＥＥ　ＭＩＣＲＯ，Ｖｏｌ、３゜ｋ　３
　、　Ｊｕｎａ　１９８３．　　ｒＶｉｒｔｕａｌ　Ｍ
ｅ＋１ｏｒｙ　ａｎｄ　ｔｈｅＭＣ６８０１０Ｊにその
内容が述べられている。この方ｊ［”は、命令実行中に
ページ・フォールトが検出されると、そこで命令の実行
処理が中断され、その時点のプロセサの内部状態をすべ
てスタックに退避し、例外処理ルーチンがページ・フォ
ールトを解決した後、このスタック内の退避情報を再び
プロセサに回復し、中断された命令の実行をその時点か
ら継続させる。この方式の欠点として、例えば次の２つ
がある。

（１）プロセサの内部状態は、そのプロセサの内部構造
に依存するために、退避されるスタックの量が、プロセ
サごとに異なり、このため、同一ファミリのプロセサで
も互換性が保たれなくなる。

（２）退避されるスタックの量は、プロセサの内部構造
が複雑になるにつれて、多くなる傾向にあり、メモリ空
間を余計に消費する。また、退避および回復に時間がか
かる。

命令継続方式には、上記欠点があるために命令再実行方
式を採用するプロセサも多い、この方式では、命令実行
中にページ・フォールトが検出され、プロセサに割込み
が入り、例外処理ルーチンがページ・フォールトを解決
した後、ページ・フォールトが検出された命令の実行は
、最初からやり直される。

この命令再実行方式では、命令継続方式の上記欠点を解
消するが、その実現にあたって解決すべき問題点として
、ユーザから見えるレジスタの内容の回復問題がある。

すなわち、ページ・フォールトを起こした命令の再実行
を行なった結果が、ページ・フォールトを起こさなかっ
たと仮定した場合の命令の実行結果と同一になる様に、
レジスタの内容を命令の再実行をする時点までに、回復
しておく必要がある。

このレジスタ回復問題の解決法の１つは、命令実行にお
いて、ページ・フォールトが起こる可能性がなくなった
時点で始めて、実際にレジスタの内容を更新するやり方
である。この方法は、専用のハードウェアは少量で済む
が、レジスタの更新を遅らせる必要があるために、その
結果として、命令実行時間が長くなり、プロセサの性能
が落ちる可能性がある。

第２の方法としては、各レジスタにコピー用レジスタを
設け、命令実行の最初に、各レジスタの内容をコピー用
レジスタに退避しておき、命令実行中にページ・フォー
ルトが生じた時には、コピー用レジスタの内容を回復す
る方法がある。この方法は、ハードウェアが多、量に必
要であり、現状のマイクロプロセサの集積度ではその実
現が難かしい。

第３の方法としては、−命令実行中にレジスタことによ
り該レジスタを更新したときに、該更新したレジスタの
名前および、更新に用いたディスプレイスメントの値を
退避しておき、再実行時までに実行アドレスからディス
プレイスメントを減算してレジスタの内容を回復するや
り方である。

この方式は、退避のタイミング、あるいは退避情報の内
容等、プロセサの命令体系も考慮に入れて方式を工夫す
る必要がある。この方式を採るプロセサとして１例えば
デジタル・エクイツプメント社の１６ビツトマイクロピ
ロセツサＪｌｌがある。

ところが、このような方式にも、多数ワードのムーブ命
令をサポートしようとする場合にレジスタ回復の問題が
未解決のままである。つまり複数のレジスタの夫々に物
理メモリから複数ワードを読み出して格納する際に、途
中のワードの読み出しにおいてページ・フォールトが起
るとディスプレイスメントの値からどのようにしてレジ
スタの内容を回復するかの問題が残されているのである
。

〔発明の目的〕

本発明の目的は、仮想記憶サポートのための性能上のオ
ーバヘッドが少なく、少量のハードウェアで実現できる
レジスタ回復方式を提供することにある。

〔発明の概要〕

前記目的を達成するためのレジスタ回復方式を実現する
ためには、プロセサの命令実行順序を解析する必要があ
る。一つの命令実行中において、すべてのメモリアクセ
スが終った後、レジスタの内容を更新する様なケースは
、レジスタの更新後、ページ・フォールトが起こること
はないので、特別に何もする必要はない、この逆のケー
スで、レジスタの内容を更新後、あるいは、更新と同時
にメモリ・アクセスを行なう場合には、このメモリ・ア
クセス中にページ・フォールトが検出される可能性があ
り、もしページ・フォールトが生じたならば、命令再実
行のためにはレジスタの内容を元に戻さなければならな
い、この様な場合としては、例えば次のものがある。

（１）ポスト・インクリメントのアドレシング・モード
によるオペランドのアクセス、これは、レジスタの内容
をオペランドの実効アドレスとして、メモリ・アクセス
すると同時に、そのレジスタの内容を固定長（例えば、
１，２．４）だけ加算する。

（２）プレ・ディクリメントのアドレシング・モードに
よるオペランドのアクセス。これは、レジスタの内容を
固定長だけ減算した後、その内容をオペランドの実効ア
ドレスとして、メモリ・アクセスする。

（３）メモリの複数ワードをレジスタに移動させるムー
ブ・マルチプル命令で、次のアドレシング・モードを用
いるケース。

（ｉ）レジスタ間接モード、レジスタの内容をオペラン
ドの実効アドレスとする。

（五）ディスプレイスメント付しジスタ間接モード、レ
ジスタの内容とディスプレイスメントの和がオペランド
の実効アドレスとなる。

（■）インデックス付レジスタ間接モード、レジスタの
内容とインデックス・レジスタの内容とディスプレイス
メントの和がオペランドの実効アドレスとなる。

（辻）インデックス付プログラムカウンタ・モード、プ
ログラムカウンタの内容とインデックス・レジスタの内
容とディスプレイスメントの和がオペランドの実効アド
レスとなる。

本発明では、命令再実行の際、オペランドの実効アドレ
スの計算に必要なレジスタの値だけ、もとに戻す方針を
取る０例えば上記（１）、（２）に対しては、加算ある
いは減算される前のレジスタ内容を退避しておき、命令
を再実行する前にその値を元にもどす様にしている。ま
た、上記（３）については、レジスタ間接に用いられる
レジスタ。

インデックス・レジスタの内容を退避しておき。

命令を再実行する前にその値を元にもどす、このムーブ
・マルチプル命令のケースでは、オペランドの実効アド
レスを計算するのに必要なレジスタ以外のレジスタの内
容は１元にもどさない、しかし、この状態でこの命令を
再実行しても、レジスタには同じ値がムーブされるため
、再実行した命令の結果に矛盾は生じない。

〔発明の実施例〕

以下、本発明の一実施例の説明を行なう、第１図は、プ
ロセサ内部の汎用レジスタ、および、アドレス計算用の
演算器を中心にその周辺構成を示した図である。

本プロセサは、ユーザから見える汎用レジスタとして、
アドレスレジスタ１２０が８本と（以下ＡＲと略す）、
データレジスタ１３０が８本（以下、ＤＲと略す）存在
する。　ＡＲ１２Ｇ、　ＤＲ１３０の出力はそれぞれＡ
バス３１０、Ｂバス３２０に接続され、その内容をこれ
らのバス上に流すことができる。また、ＡＲ１２０の出
力は、Ｄバス３００にも接続されている。一方、ＡＲ１
２０゜ＤＲ１３０の入力は、Ｃバス３３０につながり、
Ｃバス３３０上の内容を取込むことができる。このＡバ
ス３１０．Ｂバス３２０．Ｄバス３００は、演算器関係
の入力バスで、各種の演算器の入力に接続されている０
本図に示されている演算器１４０は、アドレス計算用の
３人カアダー（以下、Ａｕと略す）である、このＡ　ｕ
　ｌ　４０は、Ａ入力、Ｂ入力、Ｄ入力の３つの入力を
持ち、Ａ入力は、Ａバス３１０からの値あるいはゼロを
選択でき、Ｂ入力は、Ｂバス３２０からの値あるいはゼ
ロを選択でき、Ｄ入力はＤバス３００からの値あるいは
固定値発生器１５０から発生されるＯ９±１．±２、±
４の値を選択できる。

一方、Ｃバス３３０は演算器の出力バスで、各僅の演算
器の出力結果がこのバスに流される。

ＰＣ２４０は、プログラムカウンタである。

ＡＯＲ１６０は、オペランドの実効アドレス計算後の値
を格納して、プロセサの外にあるメモリに対し、メモリ
アドレスを送出する役目を持つ、　ＯＰｗ２１０゜ＥＸ
ＶＨ２２０，ＥＸｉ２３０は、命令ワードを保持するた
めの命令レジスタであり、０Ｐ１２１０には命令の先頭
ワードが、Ｈ）ｆｌ）１２２０．　ＥＸＩＩＬ２３０Ｌ
：、は、命令の拡張ワードが保持される。

５Ｉ１００，５ＪＩＩＯは、汎用レジスタの内容を退避
しておくためのレジスタであり、本発明の方式において
特徴的なものの１つである０両レジスタは共にＡＲ１２
０あるいはＤＲ１３０の各レジスタと同じビット巾を持
つ、５Ｉ１００の入力は、Ａバス３１０．Ｂバス３２０
．Ｄバス３００につながり、各バスに流れている情報を
取込むことができる。また、その出力はＣバス３３０に
つながっているために、５Ｉ１００に退避された情報は
、Ｃバス３３０を介して、ＡＲ１２０あるいはＤＲ１３
０に回復できる。また、５Ｊ１１０１７）入力は、Ｂバ
ス３２０につながっているため、Ｂバス上に流れた情報
を取込むことができ、その出力はＣバス３３０につなが
っているため、ＡＲ１２０あるいはＤＲ１３０にその値
を回復できる。

Ｆ１１７０．ＦＪ１８０は、それぞれ前記５１１００．
５ＪＩＩＯに退避された内容がどの汎用レジスタのもの
であったかを識別するフラグである。Ｆ１１７０．ＦＪ
１８０は共に１６ビツト長あり、各ビットはＡＲ１２０
の８本のレジスタおよびＤＲ１３０の８本のレジスタに
対応している。

例えば、ＦＩ１７０の第３ビツト目に１が立っていれば
、５１１００には、ＡＲ１２０の第３番目のレジスタの
更新前の値が退避されていることになる。また、Ｆ１１
７０．ＦＪ１８０は、一つの命令実行の最初ですべての
ビットがクリアされる。

回路１９０は、Ｆ１１７０．ＦＪ１８０に前段落で述べ
た通りの値を設定するための回路である。

コノ回路は、０ＰＷ２１０．　ＥＸ％１Ｌ２３０に格納
された命令の先頭ワードおよび拡張ワードのうちの汎用
レジスタの番号が指定されるフィールドの情報３４０．
３５０，３６０から、Ｆ１１７０．ＦＪ１８０に設定す
べき値を決定する。この値のＦ１１７０、ＦＪ１８０へ
の設定は、実際に５Ｉ１００゜５ＪＩＩＯに汎用レジス
タの値を退避する時に行なめれる。

回路２００は、Ｃバス３３０上の値をＡＲ１２０あるい
はＤＲ１３０にセットするための指示信号３７０を作成
する回路である０回路２００は。

Ｆ１１７０、あるいは、ＦＪ１８０の間接指定により、
セット指示信号３７０を作成することができる０例えば
、Ｆ１１７０の第４番目のビットが１になっている時、
ＡＲ１２０の８本レジスタのうち第４番目のレジスタの
セット指示信号に起動がかかる。この回路を用いれば、
５Ｉ１００゜５Ｊ１１０に退避されたレジスタの値を、
Ｆ１１７０あるいは、ＦＪ１８０に示された汎用レジス
タにＣバス３３０を介して回復することができる。

次に本プロセサの命令フォーマットおよびオペランドの
実効アドレス計算を行なうためのアドレシング・モード
についての説明を行ない、各モード別に汎用レジスタの
内容の退避１回復について述べる。

第２図は本プロセサの命令フォーマットを示したもので
ある。第２図（ａ）は、命令の先頭１６ビツトのフォー
マットの典型である。１１〜９ビツトはＲＸフィールド
でありオペランドとなる汎用レジスタ番号を示す、アド
レスレジスタ、データレジスタの区別は、他ビットで指
定される。ビット５〜３は、Ｍｏｄｅフィールドであり
もう一方のオペランドに対するアドレシング・モードを
示し、ビット２〜０は、ＲＹフィールドであり、Ｍｏｄ
ｅフィールドで示されたアドレシングモードに用いられ
る汎用レジスタの番号が指定される。第３図は。

Ｍｏｄｅフィールドで指定される８種類のアドレシング
・モードの一覧である。以下、これらのアドレシング・
モードの内容と、第１図における実効アドレス計算の手
順と、汎用レジスタの内容を退避する方法について述べ
る。

（１）データレジスタ、アドレスレジスタこのモードは
、オペランドがデータレジスタあるいはアドレスレジス
タそのものである場合である。従って実効アドレスの計
算は行なわず、汎用レジスタ内容の退避も行なわない。

（２）アドレスレジスタ間接このモードは、オペランドの実効アドレスがＲＹフィー
ルドで指定されるアドレスレジスタの値の場合である。

第１１１１において、この実効アドレスはＡＲ１２０か
らＤバス３００を介してＡＯＲ１６０に格納される。Ｄ
バス３００上にＡＲ１２０の値が流れている時に５Ｉ１
００にその値が退避される。また、これと同時に、命令
ワードのＲＹフィールドで示さ九たアドレスレジスタ番
号に対応するＦ１１７０のビット位置に１が立つ、この
様に実効アドレスをＡＯＲに格納する処理と並列して、
汎用レジスタの内容の退避ができるため、性能上のオー
バーヘッドは全くない。

（３）ポスト・インクリメントこのモードでは、オペランドの実効アドレスはＲＹフィ
ールドで指定されるアドレスレジスタの値であり、その
アドレスレジスタの内容は、固定長だけ後で加算される
。第１図において、この実効アドレスはＡＲ１２０から
Ｄバス３００を介してＡＯＲ１６０に格納される。それ
と同時にＡＲ１２０からＡバス３１０を介してＡｕ１４
０の八人力にアドレスレジスタの値が入り、Ｄ入力には
固定長発生器１５０から固定長が入り、Ｂ入力・にはゼ
ロが入り、これらの加算結果がＣバス３３０を介してＡ
Ｒ１２０に設定される。Ｓ工１００へのアドレスレジス
タの内容の退避は（２）の場合と同じである。

（４）ブレ・ディクリメントこのモードでは、オペランドの実効アドレスは、ＲＹフ
ィールドで指定されるアドレスレジスタの値に固定長を
減じた値であり、その値によってアドレスレジスタの内
容が更新される。

この場合には、第１図において、ＡＲ１２０の値がＡバ
ス３１０を介してＡｕ１４０の八人力に入り、固定長発
生器１５０からはマイナスの固定長がＤ入力に入り、Ｂ
入力にはゼロが入る。

これにより、実効アドレスが計算されそのＡｕ１４０の
結果がＡＯＲ１６０に格納され、また。

Ｃバス３３０を介して、ＡＲ１２０に設定される。また
、Ａバス３１０上にＡＲ１２０の値が流れている時に５
Ｉ１００にその値が退避される。Ｆ１１７０の設定は（
２）のケースと同じである。

（５）インデックス付アドレスレジスタ間接このモード
では、命令は拡張ワードを持つ。

第２図（ｂ）にこの拡張ワードのフォーマットを示す、
このワードのＲＺフィールドは、インデックスレジスタ
となる汎用レジスタの番号を示す、このレジスタがデー
タレジスタであるか。

あるいは、アドレスレジスタであるかの区別はＤビット
で区分ける＠　Ｄｉｓｐフィールドは、ディスプレイス
メントの値を示す、さて、このモードでは、オペランド
の実効アドレスは、ＲＹフィールドで指定されるペース
レジスタとなるアドレスレジスタの値に、Ｄビットおよ
びＲＺフィールドで指定されるインデックスレジスタの
値と、　Ｄｉｓｐフィールドに入っているディスプレー
スメントの値を加算した値である。

この場合には、第１図において、ペースレジスタとなる
ＡＲ１２０の値がＡバス３１０を介してＡ　ｕ　１４０
のＡ入力に入り、インデックスレジスタとなるＡＲ１２
０あるいはＤＲ１３０の値がＢバス３２０を介してＢ入
力に入り、ディスプレースメントの値が、拡張ワードの
格納されたＥＸＶＬ２３０からＤバス３００を介してＤ
入力に入る。Ａｕ１４０は、これらの入力を加算して実
効アドレスを作成し、ＡＯＲ１６０にそれを格納する。

一方、Ａバス３１０上にＡＲ１２０の値が流れている時
に５Ｉ１００にその値を退避し、Ｂバス３２０上にＡＲ
１２０あるいはＤＲ１３０の値が流れている時に５ＪＩ
ＩＯにその値を退避する。また、これと同等に、命令ワ
ードのＲＹフィールドで示されたアドレスレジスタ番号
に対応するＦ１１７０のビット位置に１が立ち、また、
拡張ワードのＤビットとＲＺフィールドで示されたデー
タレジスタあるいはアドレスレジスタ番号に対応するＦ
Ｊ１８０のビット位置に１が立つ、この場合も、実効ア
ドレスの計算と並列して汎用レジスタ内容の退避ができ
るため、性能上のオーバーヘッドは全くない。

（６）インデックス付プログラムカウンタこのモードは
、（５）のケースにおいて、ベースレジスタをプログラ
ムカウンタに置換えた場合である。また、プログラムカ
ウンタの退避は行なわないこと以外は、（５）と全く同
じ処理が行なわれる。

（７）絶対番地このモードでは、オペランドの実効アドレスは、命令の
拡張ワードに入っている値そのものである。汎用レジス
タとは関係ないので、レジスタ内容の退避は行なわない
。

以上述べた通り１本方式では実効アドレスの計算と並列
して汎用レジスタの内容を退避しておくことができるた
めにこれに関して性能上のオーバヘッドが出ない。

命令実行中に、ページフォールトが検出されて５Ｉ１０
０，５ＪＩＩＯに退避されている内容を命令再実行前に
回復することは回路２００を介して行なわれる。この手
順は１回路２００の説明で述べた通りである。

以上１本発明の一実施例を述べたが、この方式が他の命
令フォーマット、アドレシング・モードを持つプロセサ
に対しても適用できることは明らかである。

又、多数ワードのムーブ命令に対してもレジスタの値を
退避しているため、途中のワードにおいてページフォル
トが起ったとしても、退避した値を復帰するだけで命令
再開が可能となる。

〔発明の効果〕

本発明によれば、第１に命令再実行の際に回復しておく
べき汎用レジスタを、オペランドの実効アドレスの計算
に必要なものだけに限定しているために、少量のハード
ウェアで命令の再実行が可能となる。第２に、汎用レジ
スタの退避が、オペランドの実効アドレス計算と並列に
できる手段を持つために、仮想記憶サポーｊ〜のための
性能上のオーバーヘッドが少ない。

【図面の簡単な説明】

第１図はプロセサの内部構成図、第２図は命令フォーマ
ット、第３図はアドレシング・モード−白覧表である。

Claims

【特許請求の範囲】

１、汎用レジスタ群を有するデータ処理装置において、
該汎用レジスタの内容を退避するための退避用レジスタ
と、該退避用レジスタに退避すべきデータを格納してい
る汎用レジスタの識別情報を記憶するための制御レジス
タと、該データ処理装置で処理される機械命令の情報か
ら該制御レジスタに前記識別情報を設定する手段と、該
制御レジスタに記憶された識別情報に従つて、該汎用レ
ジスタへ退避用レジスタの内容を設定する手段とを設け
たことを特徴とするレジスタ回復装置。