JPS6117189A - Graphic processor - Google Patents

Graphic processor

Info

Publication number
JPS6117189A
JPS6117189A JP60082479A JP8247985A JPS6117189A JP S6117189 A JPS6117189 A JP S6117189A JP 60082479 A JP60082479 A JP 60082479A JP 8247985 A JP8247985 A JP 8247985A JP S6117189 A JPS6117189 A JP S6117189A
Authority
JP
Japan
Prior art keywords
register
code
command
pixel
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60082479A
Other languages
Japanese (ja)
Inventor
晃洋 桂
前島 英雄
久志 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd
Priority to JP60082479A priority Critical patent/JPS6117189A/en
Publication of JPS6117189A publication Critical patent/JPS6117189A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、図形データを作成する図形処理装置に係り、
特に表示用メモリ内で図形データの高速転送処理を行う
に好適な図形処理に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a graphic processing device that creates graphic data.
In particular, the present invention relates to graphic processing suitable for high-speed transfer processing of graphic data within a display memory.

〔発明の背景〕[Background of the invention]

CRT画面等のディスプレイ装置や印刷装置に出力する
文字や図形等のデータを制御する方式としては、読書き
可能な表示用メモリに記憶するデータの違いから次の2
通りがある。
There are two methods for controlling data such as characters and figures output to a display device such as a CRT screen or a printing device, based on the difference in data stored in readable/writable display memory.
There is a street.

(1)文字コードを記憶する方式 表示用メモリには、文字や図形情報をコード化し素形で
記憶しておき、表示のタイミングに同期して読出された
コードを用いて、文字発生器等のパターン・メモリをア
クセスし、表示データを得る。
(1) Method for storing character codes In the display memory, characters and graphic information are encoded and stored in elementary form, and the code read out in synchronization with the display timing is used to generate a character generator, etc. Access pattern memory and obtain display data.

しかし、この方式には表示用メモリが比較的小容量で済
むという利点がある反面、メモリ容量の点から精細な図
形表示に適さないという問題がある。
However, although this method has the advantage that the display memory requires a relatively small capacity, it has the problem that it is not suitable for displaying fine graphics due to the memory capacity.

(2)画素データをそのまま記憶する方式表示用メモリ
には、画素単位の表示データを記憶するものであシ、こ
の方式では、表示画面分の画素データを記憶するため、
大容量の表示用メモリを必要とするが、任意の図形表示
や融通性の高い文字表示が可能であるという利点がある
(2) Method for storing pixel data as is The display memory stores display data for each pixel. In this method, pixel data for the display screen is stored.
Although it requires a large capacity display memory, it has the advantage of being able to display arbitrary graphics and highly flexible character display.

メモリの低価格化に伴い、後者の方式が増える傾向にあ
るが、後者の方式では、大容量のデータを処理するため
、処理性能が問題となる。特に、2次元の領域に対する
データ転送処理は重要な課題である。
As the price of memory decreases, the use of the latter method tends to increase, but since the latter method processes large amounts of data, processing performance becomes an issue. In particular, data transfer processing for two-dimensional areas is an important issue.

面パターンテーブルの内容を表示用メモリ(または、フ
レームメモリ)に展開する(書込む)装置について、特
開昭57−178285号に開示されたものが知られて
いる。
A known device for developing (writing) the contents of a surface pattern table into a display memory (or frame memory) is disclosed in Japanese Patent Laid-Open No. 178285/1985.

しかしながら、前記公開公報の装置では、展開できる情
報は面パターンテーブルの大きさで制約されておシ、表
示用メモリ上の任意の領域を、別の領域に転送するよう
な機能は実現できない。
However, in the device disclosed in the above-mentioned publication, the information that can be developed is limited by the size of the surface pattern table, and a function of transferring an arbitrary area on the display memory to another area cannot be realized.

また、展開点の座標情報の所定の変換を、固有の回路構
成によって行うようにしているため、パターンの大きさ
は2の乗数を単位とする大きさに限定されており、任意
の大きさの情報を任意の画素位置に展開することはでき
ない。
In addition, since the specified conversion of the coordinate information of the expansion point is performed using a unique circuit configuration, the size of the pattern is limited to a unit of a power of 2, and the size of the pattern is limited to a power of 2. Information cannot be expanded to arbitrary pixel positions.

〔発明の目的〕[Purpose of the invention]

本発明は、以上のような欠点を改良するためになされた
ものでアシ、その目的は、メモリの1語に複数画素のデ
ータを格納する方式で、画素情報を別の画素位置に転送
するための転送元(ソース側)および転送先(ディステ
ィネーション側)の画素位置を、転送モードに従って算
出し図形情報を高速に転送し得る図形処理装置を提供す
ることである。
The present invention was made to improve the above-mentioned drawbacks, and its purpose is to store data of multiple pixels in one word of memory, and to transfer pixel information to another pixel location. It is an object of the present invention to provide a graphic processing device which can calculate pixel positions of a transfer source (source side) and a transfer destination (destination side) according to a transfer mode and transfer graphic information at high speed.

〔発明の概要〕[Summary of the invention]

上記目的を達成するための本発明の特徴は、転送元と転
送先の1語内の画素位置を指定する情報からシフト量を
算出する手段と、転送元から読出された1語のデータに
対して1度に複数ビットのシフトを行う手段とを設け、
さらに、外部から与えられるコマンドに含まれたコマン
ド・コードを記憶するコマンドレジスタと、前記コマン
ドレジスタに記憶されたコマンド・コードの一部の情報
を供給され、これをデコードして現在の画素座標位置に
施すべき演算の種別および符号を発生する符号デコーダ
と、前記符号デコーダの出力を記憶する符号レジスタと
、前記符号レジスタの記憶内容および上記コマンド・コ
ードの他の一部の情報を供給され、これをデコードして
所定の演算制御信号を発生する制御装置と、前記制御装
置から出力される演算制御信号および外部から与えられ
るコマンドに含まれたパラメータを供給され、これらに
基づいて加減算のいずれかを行なうことKより、画像メ
モリ上での画素描画位置座標を算出する演算装置と、前
記演算装置において算出された画素描画位置座標に基づ
いて、画像メモリ上での位置を指定する手段とを設けた
点にある。
The features of the present invention for achieving the above object include means for calculating a shift amount from information specifying pixel positions within one word of a transfer source and a transfer destination, and means for shifting multiple bits at a time,
Furthermore, it is supplied with a command register that stores a command code included in a command given from the outside, and part of the information of the command code stored in the command register, which is decoded to determine the current pixel coordinate position. a code decoder that generates the type and code of the operation to be performed on the code; a code register that stores the output of the code decoder; and the contents of the code register and other part of the command code. a control device that decodes a predetermined arithmetic control signal to generate a predetermined arithmetic control signal; and a control device that is supplied with the arithmetic control signal output from the control device and parameters included in a command given from the outside, and performs either addition or subtraction based on these. According to the above steps, an arithmetic device for calculating pixel drawing position coordinates on the image memory and a means for specifying a position on the image memory based on the pixel drawing position coordinates calculated by the arithmetic device are provided. At the point.

〔発明の実施例〕[Embodiments of the invention]

以下図面に基づいて本発明の好適な実施例を詳細に説明
する。
Preferred embodiments of the present invention will be described in detail below based on the drawings.

第2図には本発明を実施した図形処理装置内の演算装置
1200の構成を示す。従来はマイクロプロセッサ等の
ン7トウエア処理によっていたもの金、本発明では特有
のハードウェア構成によシ、高速に画素データの転送を
実行する。
FIG. 2 shows the configuration of an arithmetic unit 1200 in a graphic processing device embodying the present invention. Conventionally, pixel data was transferred using software such as a microprocessor, but in the present invention, pixel data is transferred at high speed using a unique hardware configuration.

すなわち、ソースアドレスレジスタ1210、ディステ
ィネーションアドレスレジスタ1211 、アドレスセ
レクタ1212、減81213、バレルシフタ1214
、転送モードレジスタ1215、アドレスデコーダ12
16 、論理演算器1217、データバッファ1218
、表示用メモリ16、ビットモードレジスタ1220、
から成る。
That is, source address register 1210, destination address register 1211, address selector 1212, reducer 81213, barrel shifter 1214
, transfer mode register 1215, address decoder 12
16, logical operation unit 1217, data buffer 1218
, display memory 16, bit mode register 1220,
Consists of.

表示用メモリ16は、1語が16ピツトの構成で順次ア
ドレスが付されている。ソースアドレスレジスタ1z1
0およびディスティネーションアドレスレジスタ121
1は24ビツトの構成で、上位20ビツトで表示用メモ
リアドレスを、下位4ビツトはメモリの1語内のビット
位置を、それぞれ指定する。
The display memory 16 has a structure in which one word has 16 pits, and addresses are sequentially assigned. Source address register 1z1
0 and destination address register 121
1 has a 24-bit configuration, with the upper 20 bits specifying a display memory address and the lower 4 bits specifying a bit position within one memory word.

ソースアドレスレジスタ1210は転送元の画素位置を
指定し、ディスティネーションアドレスレジスタ121
1は転送先の画素位置を指定する。アドレスセレクタ1
212は表示用メモリに送出するアドレスを選択する。
The source address register 1210 specifies the pixel location of the transfer source, and the destination address register 121
1 specifies the pixel position of the transfer destination. Address selector 1
212 selects an address to be sent to the display memory.

減算器1213はソースアドレスレジスフ1210とデ
ィスティネーションアドレスレジスタ1211の下位4
ビットヲ減算し、バレルシフタのシフト量ヲ計算する。
The subtracter 1213 is a source address register 1210 and a destination address register 1211.
Subtract the bit and calculate the shift amount of the barrel shifter.

バレルシフタ1214は16ビツトのデータを任意のビ
ット長だけ1度にシフトする機能を持つもので、減算器
1213の演算結果でシフト量が制御される。
The barrel shifter 1214 has a function of shifting 16-bit data by an arbitrary bit length at a time, and the amount of shift is controlled by the calculation result of the subtracter 1213.

転送モードレジスタ1215は種々の転送モードを記憶
する。アドレスデコーダ1216は、ディスティネーシ
ョンアドレスレジスタ1211の下位4ピツ)t−人力
し、転送モードレジスタ1215及びビットモードレジ
スタ1220の指定に対応したデコードを行い1語内の
演算ビット位置を指定するマスク情報を出力する。論理
演算器1217はマスク情報で指定されたビットに対し
てのみ選択的に演算全行う。データバッフ71218は
表示用メモリ16との間で転送されるデータを一時記憶
する。
Transfer mode register 1215 stores various transfer modes. The address decoder 1216 decodes the lower four bits of the destination address register 1211, performs decoding corresponding to the specifications of the transfer mode register 1215 and the bit mode register 1220, and outputs mask information specifying the operation bit position within one word. Output. The logical operator 1217 selectively performs all operations only on the bits designated by the mask information. The data buffer 71218 temporarily stores data transferred to and from the display memory 16.

ここで、ソースアドレスレジスタ1210、ディスティ
ネーションアドレスレジスタ1211、転送モードレジ
スタ1215、ビットモードレジスタ1220は、図示
していないが、中央処理装置(CPU)または他の専用
制御装置からデータを書込まれ制御されている。
Here, although not shown, the source address register 1210, destination address register 1211, transfer mode register 1215, and bit mode register 1220 are written with data and controlled by a central processing unit (CPU) or other dedicated control device. has been done.

第3図は、第2図の実施例の動作を説明する図で、転送
モードレジスタ1215で指定される2つの転送モード
の場合を示している。同図(a)は1度に1画素のデー
タだけを転送する1画素転送モードを示す。アドレスセ
レクタ1212では、最初にソースアドレスレジスタ1
210が選択され、表示用メモリ16からソース画素の
含まれる1語のデータが読出され、データバッファ12
18を介してバレルシフタ1214に送られる。一方減
算器1213ではソースアドレスとディスティネーショ
ンアドレスの下位4ビツトが減算されておシ、バレルシ
フタ1214で複数ビットのシフト操作が行われる。
FIG. 3 is a diagram for explaining the operation of the embodiment of FIG. 2, and shows the case of two transfer modes designated by the transfer mode register 1215. FIG. 5A shows a one-pixel transfer mode in which only one pixel of data is transferred at a time. Address selector 1212 first selects source address register 1.
210 is selected, one word of data including the source pixel is read from the display memory 16, and the data buffer 12 is read out.
18 to the barrel shifter 1214. On the other hand, a subtracter 1213 subtracts the lower 4 bits of the source address and destination address, and a barrel shifter 1214 performs a shift operation of a plurality of bits.

次に、アドレスセレクタ1212ではディスティネーシ
ョンアドレスレジスタ1211が選択され、ディスティ
ネーション画素位置を含むデータの1@が読出され、デ
ータバッファ1218を介して論理演算器1217に送
られる。一方、ディスティネーションアドレスの下位4
ビツトはアドレスデコーダ1216でデコードされ、デ
ィスティネーション画素位置を指定するマスク情報が出
力される。論理演算器1217では、ディスティネーシ
ョンの1置換え演算が施される。この演算結果は、デー
タバッファ1218を介して表示用メモリのディスティ
ネーションアドレスに格納される。この1画素の転送処
理を、ソースアドレス及びディスティネーションアドレ
スを順次更新しながら繰返すことによって、メモリの語
の境界にかかわらず大量のデータを高速に転送できる。
Next, the address selector 1212 selects the destination address register 1211, reads out data 1@ including the destination pixel position, and sends it to the logical operator 1217 via the data buffer 1218. On the other hand, the lower 4 destination addresses
The bits are decoded by address decoder 1216, and mask information specifying the destination pixel location is output. The logical operator 1217 performs a 1-replacement operation on the destination. The result of this calculation is stored at the destination address of the display memory via the data buffer 1218. By repeating this one-pixel transfer process while sequentially updating the source address and destination address, a large amount of data can be transferred at high speed regardless of memory word boundaries.

第3図(b)は、複数画素転送モードの動作を説明する
もので、この場合には、アドレスデコーダ16では転送
モードレジスタ15の指定に従い、複数のビット位置に
“1″をセットする。従って水平に連続する複数ビット
を転送する場合に、更に高速化できる。
FIG. 3(b) explains the operation in the multiple pixel transfer mode. In this case, the address decoder 16 sets "1" in a plurality of bit positions according to the designation of the transfer mode register 15. Therefore, when transferring a plurality of horizontally consecutive bits, the speed can be further increased.

このように、本実施例によれば、表示用メモリの1語に
複数画素のデータが格納される場合にも、ソース読出し
、ディスティネーション読出し、ディスティネーション
書込みの3回のメモリアクセスで1あるいは複数の任意
の画素位置に対して画素データの転送を行うことができ
、高速転送が可能である。
In this way, according to this embodiment, even when data for multiple pixels is stored in one word of the display memory, one or more pixels can be stored in three memory accesses: source read, destination read, and destination write. Pixel data can be transferred to any pixel position, and high-speed transfer is possible.

更に、第2図の実施例では、1画素のデータが複数ピッ
トで表現される場合(カラーや多階調の処理)にも効率
良く処理し得る機能を有しておシ、ピットモードレジス
タ1220の指定に従って5種類の異なる動作モードを
選択できる。第4図には、各モードにおける表示用メモ
リの1語の構成を示す。
Furthermore, in the embodiment shown in FIG. 2, the pit mode register 1220 has a function that allows efficient processing even when one pixel data is expressed by multiple pits (color or multi-tone processing). Five different operating modes can be selected according to the specifications. FIG. 4 shows the structure of one word of the display memory in each mode.

(a)1ビット/画素モード 白黒画像のように1画素を1ビツトで表現する場合に用
いるモードで、表示用メモリの1語には連続する166
画素データを格納する。
(a) 1 bit/pixel mode This mode is used when expressing one pixel with one bit, such as in a black and white image.
Store pixel data.

(b)2ビット/画素モード 1画素を2ピツトで表現するもので4色または4階調ま
での表示に用いる。表示用メモリの1語には連続する8
画素のデータを格納する。
(b) 2-bit/pixel mode This mode expresses one pixel with two pits and is used for displaying up to four colors or four gradations. One word in the display memory contains consecutive 8
Stores pixel data.

(C)4ビット/画素七〜ド 1画素を4ピツトで表現するもので、表示用メモリの1
語には連続する4画素のデータを格納する。
(C) 4 bits/pixel 7 to 1 pixel is expressed by 4 pits, and 1 pixel of display memory is used.
A word stores data of four consecutive pixels.

(d)8ビット/画素モード 1画素を8ピツトで表現し、表示用メモリの1語には2
画素分のデータを格納する。
(d) 8-bit/pixel mode One pixel is represented by 8 pits, and one word in the display memory has 2 bits.
Stores data for pixels.

(e)x6ビツト/画素モード 1画素を16ビツトで表現するもので、表示用メモリの
1語が1画素データに対応する。
(e) x6 bit/pixel mode One pixel is expressed by 16 bits, and one word in the display memory corresponds to one pixel data.

第5図は、4ビット/画素モードの場合を例に、1画素
データの転送を図示したものである。ソース画素の含ま
れる1語データを読出し、そのうちのソース画素データ
のみをディスティネーション画素位置に埋め込む処理が
必要である。
FIG. 5 illustrates the transfer of one pixel data using the 4-bit/pixel mode as an example. It is necessary to read one word of data containing a source pixel and embed only the source pixel data in the destination pixel position.

第6図は、4ビット/画素モードの場合の1画素の転送
処理の流れを示したものである。まず、ソース画素の含
まれる表示用メモリ16の1語が読出され、データバッ
ファ1218に一時記憶される。一方、ソース画素を指
定するアドレス情報の下位4ピツトとディステイネ−7
ヨン画素を指定するアドレス情報の下位4ビツトが減算
される。
FIG. 6 shows the flow of one pixel transfer process in the 4-bit/pixel mode. First, one word of the display memory 16 containing the source pixel is read out and temporarily stored in the data buffer 1218. On the other hand, the lower 4 pits of address information specifying the source pixel and the destination 7
The lower four bits of the address information specifying the green pixel are subtracted.

この値は、ソース画素とディスティネーション画素のピ
ット位置の差を表している。ソース読出しデータがバレ
ルシフタ1214でシフトされ、ソース画素(C,)i
−1:ディスティネーション画素の位置に揃えられる。
This value represents the difference in pit position between the source pixel and the destination pixel. The source read data is shifted by barrel shifter 1214 and source pixel (C,)i
-1: Aligned to the destination pixel position.

続いて、ディスティネーション画素(Ca)の含まれる
1語が読出され論理演算器1217でソース画素(C1
)との演算が行われる。
Next, one word included in the destination pixel (Ca) is read out, and the logical operator 1217 reads out the word included in the destination pixel (Ca).
) is calculated.

このとき、マスク情報としてはディスティネーション画
素位置にのみ′1#が発生されているので、ディスティ
ネーションの1画素のみが更新され書込みデータが得ら
れる。論理演算の種類は、置換え、論理演算、などが可
能である。4ビット/画素モード以外の場合にも、マス
ク情報の形式が異なるのみで、まったく同様の演算が行
われる。
At this time, since '1#' is generated only at the destination pixel position as mask information, only one destination pixel is updated and write data is obtained. The type of logical operation can be replacement, logical operation, etc. In cases other than the 4-bit/pixel mode, exactly the same calculations are performed, only the format of the mask information is different.

以上のように本実施例によれば、1画素のデータが複数
のピットで表現される場合にも、ソース読出し、ディス
ティネーション読出し、ディスティネーション書込み、
の3回のメモリアクセスで任意の画素位置に対して画素
データの転送ができるという効果がある。
As described above, according to this embodiment, even when data of one pixel is expressed by a plurality of pits, source reading, destination reading, destination writing,
This has the advantage that pixel data can be transferred to any pixel position with three memory accesses.

また、第9図は、本発明の応用例として、矩形領域の転
送命令のポインタ移動方向(8D)を示す。画素単位の
処理を行なうため種々のポインタ走査が可能である。<
a>〜(h)の8通シの移動方向が定義されており、ソ
ース領域、ディスティネーション領域にそれぞれ独立に
指定できる。従って転送方法に種々の組合せが可能であ
る。第8図は、ソース領域に8D=1、ディスティネー
ション領域に5D=5を指定した転送例を示す。
Further, FIG. 9 shows a pointer movement direction (8D) of a rectangular area transfer command as an application example of the present invention. Various pointer scans are possible to perform pixel-by-pixel processing. <
Eight movement directions, a> to (h), are defined and can be specified independently for the source area and destination area. Therefore, various combinations of transfer methods are possible. FIG. 8 shows a transfer example in which 8D=1 is specified for the source area and 5D=5 is specified for the destination area.

次に、この種々のポインタ走査を行わせる方法について
詳しく説明する。すなわち、第1図に示す図形処理装置
に訃いて、矩形領域の転送命令を例に、各部の動作につ
いて説明する。
Next, methods for performing these various pointer scans will be explained in detail. That is, the operation of each part of the graphic processing apparatus shown in FIG. 1 will be explained using a rectangular area transfer command as an example.

第1図には本発明の実施例に訃ける図形処理装置全体の
概略構成を示す。図からも明らかなように、この実施例
の図形処理装置は、コマンドレジスタ10、制御装置1
1、演算制御装置1200、符号デコーダ13、符号レ
ジスタ14、モードデコーダ15、表示用メモリ16か
ら成る。
FIG. 1 shows a schematic configuration of the entire graphic processing apparatus according to an embodiment of the present invention. As is clear from the figure, the graphic processing device of this embodiment includes a command register 10, a control device 1
1, an arithmetic control unit 1200, a code decoder 13, a code register 14, a mode decoder 15, and a display memory 16.

コマンドレジスタ10には、外部から転送されるコマン
ドのうちのコマンド・コードCOMが一時記憶される。
The command register 10 temporarily stores a command code COM among commands transferred from the outside.

前記コマンド・コードCOMの一部の情報は、制御装置
11に転送されて解読され、所定の処理アルゴリズムに
従って演算制御が行われる。
Part of the information in the command code COM is transferred to the control device 11, decoded, and arithmetic control is performed according to a predetermined processing algorithm.

演算装置1200では、図形の描画アドレスを算出する
座標演算や、図形データの処理が実行され、その詳細な
構成は第2図に示す。符号デコーダ13は、コマンド・
コードCOMの一部情報及び演算装置1200から与え
られる情報に基づいて、本発明に係る所定の符号データ
を生成する。
The arithmetic unit 1200 executes coordinate calculations for calculating drawing addresses of figures and processing of figure data, and its detailed configuration is shown in FIG. The code decoder 13 receives commands and
Predetermined code data according to the present invention is generated based on part of the information of the code COM and information provided from the arithmetic unit 1200.

符号レジスタ14は、符号デコーダ13で生成された符
号データを一時記憶する。モードデコーダ15は、コマ
ンドの処理モードフィールドをデコードして演算処理を
制御する。表示用メモリ16は、画素単位の図形情報ま
たはデータを記憶する。
The code register 14 temporarily stores code data generated by the code decoder 13. The mode decoder 15 decodes the processing mode field of the command to control arithmetic processing. The display memory 16 stores graphic information or data in units of pixels.

第1表には、本実施例の図形処理装置が解釈実行するコ
マンドの一覧を示す。各コマンドは1ワード責16ビツ
ト)のコマンド・コードとそれに続く数ワードのパラメ
ータで構成されるが、中にはパラメータを全く必要とし
ないコマンドもある。
Table 1 shows a list of commands interpreted and executed by the graphic processing device of this embodiment. Each command consists of a command code of 1 word (16 bits) followed by several words of parameters, but some commands do not require any parameters at all.

コマンドは次の3種に分類される。Commands are classified into the following three types.

(1)  レジスタ・アクセス・コマンド図形処理装置
内部のレジスタへの読み書きを制御するコマンド群であ
る。
(1) Register access commands This is a group of commands that control reading and writing to registers inside the graphic processing device.

<2)  データ転送コマンド 表示用メモリへのデータ転送あるいは表示用メモリから
の読出しなどを制御するコマンド群である。     
                    1(3) 
 グラフィック・コマンド 種々の図形発生を制御するコマンドである。この表には
直線、四角形、直線群、多角形、円、円弧、楕円、楕円
弧、塗シつぶし、など23種類が示されている。
<2) Data transfer commands A group of commands for controlling data transfer to display memory or reading from display memory.
1(3)
Graphic commands are commands that control the generation of various graphics. This table shows 23 types, including straight lines, rectangles, groups of straight lines, polygons, circles, circular arcs, ellipses, elliptical arcs, and filled shapes.

これらのコマンドは、当業者間には良く知られているの
で、その−々の説明は省略する。
Since these commands are well known to those skilled in the art, a detailed description of them will be omitted.

次に、本発明の実施例において典型的なコピーコマンド
を例にとって、第1図に示した実施例の動作を詳しく説
明する。
Next, the operation of the embodiment shown in FIG. 1 will be explained in detail by taking a typical copy command as an example.

第7図はコピーコマンドの形式(フォーマツトンを示す
。この図から明らかなように、コピーコマンドは、1ワ
ー)” (16ビツト)のコマンド・コードと、それに
続く4ワードのパラメータ1〜4から成る。
Figure 7 shows the format of the copy command.As is clear from this figure, the copy command consists of a 1-word (16-bit) command code followed by 4-word parameters 1 to 4. Become.

コピーコマンドは、表示用メモリ16内の矩形領域(ソ
ース領域)内のデータを、別の領域(ディスティネーシ
ョン領域)に転送するノヒめの命令でアシ、コマンド・
コードおよびパラメータの設定により、転送時のポイン
タ走査方向を種々に選択できる。
The copy command is a temporary command that transfers data in a rectangular area (source area) in the display memory 16 to another area (destination area).
By setting the code and parameters, various pointer scanning directions can be selected during transfer.

第8図にコピーコマンドの動作例の概念図を示す。パラ
メータXs、Ysはソース(転送元)領域168の開始
点座標を定義する。
FIG. 8 shows a conceptual diagram of an example of the operation of the copy command. Parameters Xs and Ys define the starting point coordinates of the source (transfer source) area 168.

一方、パラメータDX、DYは前記領域の方向と大きさ
を定義する。すなわち、前記開始点座標を基準として、
DXが正の場合は右方向、DXが負の場合は左方向に、
またDYが正の場合は上方向、DYが負の場合は下方向
に領域をと、9、DX。
On the other hand, parameters DX and DY define the direction and size of the area. That is, based on the starting point coordinates,
If DX is positive, move to the right; if DX is negative, move to the left.
Also, if DY is positive, the area is upward, and if DY is negative, the area is downward.9, DX.

DYの絶対値でその大きさを指定する。Its size is specified by the absolute value of DY.

コマンド・コードのSビット(第2図)はソース領域走
査の順位を定義するビットで為る。SがO”の場合は、
水平方向を優先して走査し、水平方向の1ラインを終え
るごとに垂直方向に走査する。Sが′1nの場合は、逆
に垂直方向を優先して走査する。
The S bit of the command code (FIG. 2) is a bit that defines the order of source area scanning. If S is O”,
Scanning is given priority to the horizontal direction, and scanning is performed in the vertical direction every time one line in the horizontal direction is completed. When S is '1n, on the other hand, scanning is performed with priority given to the vertical direction.

従って、コマンド・コードのSビットとパラメータDX
、DYとの組合せによシ、ソース領域168は、第9図
に示すように、8通シの方法で走査されることができる
Therefore, the S bit of the command code and the parameter DX
, DY, the source region 168 can be scanned in eight ways, as shown in FIG.

すなわち、第9図(→は、S=O,DX)O。That is, FIG. 9 (→ indicates S=O, DX) O.

DY)Oの例でアシ、図中に黒点で示す始点(Xs 、
 Ys )から、矢印で示すように右方向にDXの距離
だけ水平走査し、次に1ライン上側に移動して同様に水
平走査する。そして、DYライン分水平走査をくり返し
たところで終了点(図では○印で示す)に達し処理を終
了する。
In the example of DY)O, the starting point (Xs,
Ys), it horizontally scans in the right direction by a distance of DX as shown by the arrow, then moves up one line and performs the same horizontal scan. Then, after repeating horizontal scanning for DY lines, the end point (indicated by a circle in the figure) is reached and the process ends.

第9図(b)は、S=0.DX>O,DY(Oの例であ
り、始点(Xg 、 Ya )から、矢印で示すように
右方向にDXの距離だけ水平走査し、次に1ライン下側
を同様に水平走査する。そして、DYライン分水平走査
をくり返したところで終了点に達する。
FIG. 9(b) shows that S=0. In this example, DX>O, DY (O), from the starting point (Xg, Ya), horizontally scan the distance DX in the right direction as shown by the arrow, and then horizontally scan one line below in the same way. , the end point is reached after horizontal scanning is repeated for DY lines.

第9図(C)は、S=O,DX<O,DY>0の例であ
り、始点(Xs 、 Ys )から、矢印で示すように
左方向にDXの距離だけ水平走査し、次に1ライン上側
へ移動して同様に水平走査する。そして、DYライン分
水平走査をくシ返したところで終了点に達する。
Fig. 9(C) is an example of S=O, DX<O, DY>0, where horizontal scanning is performed from the starting point (Xs, Ys) by a distance of DX to the left as shown by the arrow, and then Move up one line and perform horizontal scanning in the same way. Then, the end point is reached after the horizontal scanning has been repeated by DY lines.

第9図(d)は、S=O,DX(0,DY(0の例でア
シ、始点(Xs 、 Ys )から、矢印で示すように
左方向にDXの距離だけ水平走査し、次に12イン下側
を同様に水平走査する。そして、DYライン分水平走査
をくり返したところで終了点に達する。
In Fig. 9(d), S = O, DX (0, DY (in the example of 0, reed), from the starting point (Xs, Ys), horizontally scan a distance of DX in the left direction as shown by the arrow, and then Horizontally scan the lower side of 12 ins in the same way. Then, after repeating the horizontal scan for DY lines, the end point is reached.

第9図(e)は、S=1.DX>0.DY>0の例でア
シ、始点(X[l 、 Ys )から、矢印で示すよう
に上方向にDYの距離だけ垂直走査し、次に1ライン右
側へ移動して同様に垂直走査する。そして、DXライン
分垂直走査をくシ返したところで終了点に達する。
FIG. 9(e) shows that S=1. DX>0. In the example of DY>0, from the reed starting point (X[l, Ys), vertical scanning is performed upward by a distance of DY as shown by the arrow, and then it is moved one line to the right and vertical scanning is performed in the same way. Then, the end point is reached after repeating the vertical scan by DX lines.

第9図(f)は、S=1 、DX)0.DY(0の例で
アシ、始点(Xs 、 Ys )から、矢印で示すよう
に下方向にDYの距離だけ垂直走査し、次に1ライン右
側を同様に垂直走査する。そして、DXライン分垂直走
査をくシ返したところで終了点に達する。
FIG. 9(f) shows S=1, DX)0. DY (in the example of 0, reed, from the starting point (Xs, Ys), vertically scan downward by a distance of DY as shown by the arrow, then vertically scan one line to the right in the same way. Then, vertically scan by DX line. The end point is reached when the scan is repeated.

第9図(g)は、S=l 、DX(0,DY、>00例
でメジ、始点(Xs 、 Ys )から、矢印で示すよ
うに上方向にDYの距離だけ垂直走査し、次に1ライン
左側を同様に垂直走査する。そして、DXライン分垂直
走査ヲ<シ返したところで終了点に達する。
In Fig. 9(g), S = l, DX (0, DY, >00 example), from the starting point (Xs, Ys), vertically scan upward by a distance of DY as shown by the arrow, and then The left side of one line is vertically scanned in the same way.The end point is reached when the vertical scanning is repeated by DX line.

第9図(h)は、S=1.DX<0.DY<0の例でラ
シ、始点(Xs 、Y−)から、矢印で示すように下方
向にDYの距離だけ垂直走査し、次に1ライン左側を同
様に垂直走査する。そして、DXライン分垂直走査をく
り返したとこで終了点に達する。
FIG. 9(h) shows that S=1. DX<0. In the example of DY<0, from the starting point (Xs, Y-), vertical scanning is performed downward by a distance of DY as shown by the arrow, and then one line to the left is similarly vertically scanned. Then, the end point is reached after repeating vertical scanning for DX lines.

一方、ディスティネーション領域は、現在の描画点座標
(X、Y)を開始点とし、コマンド・コードのDSDク
イールドの3ビツト値に応じて、第10図に示すように
、8通りの走査方向が選択される。
On the other hand, in the destination area, the starting point is the current drawing point coordinates (X, Y), and there are eight scanning directions as shown in Figure 10, depending on the 3-bit value of the DSD quield in the command code. selected.

同図中の(a)はDSDが′000”のときで、第4図
(a)と同様の走査を行なう。以下、(b)〜(h)は
それぞれDSDが5001″′t010”@011””
100”’101”’110”′111”ノ場合で、第
9図の(b)〜(h)と同様の走査を行なう。
(a) in the same figure is when the DSD is ``000'', and the same scanning as in FIG. ””
In the case of 100"'101"'110"'111", the same scanning as in (b) to (h) of FIG. 9 is performed.

第1図の実施例において、外部から転送されるコマンド
の中の第1語口は、コマンド・コードとしてgmされ、
コマンドレジスタ10に置数される。
In the embodiment of FIG. 1, the first word in the command transferred from the outside is gmd as a command code,
The number is placed in the command register 10.

コマンド・コードの上位4ピツトに応じて、制御装置1
1でコピー処理の制御が開始される。コマンド・コード
の中のSビットとDSDフィールド(第7図参照)は、
符号デコーダ13を経て符号レジスタ14に送られる。
Control device 1 according to the top 4 pits of the command code.
Control of copy processing is started at 1. The S bit and DSD field in the command code (see Figure 7) are:
The signal is sent to the code register 14 via the code decoder 13.

前記コマンド・コードのうち、下位の処理モードフィー
ルドはモードデコーダ15にてデコードされる。
The lower processing mode field of the command code is decoded by the mode decoder 15.

パラメータ1〜4は順次、演算装置1200内部の一次
レジスタ(図示せず)に送られる。現在の描画点座標(
X、Y)を記憶するレジスタも、図示はしていないが、
演算装置1200の内部に設けられている。
Parameters 1 to 4 are sequentially sent to a primary register (not shown) inside arithmetic device 1200. Current drawing point coordinates (
Although the registers for storing the values (X, Y) are not shown,
It is provided inside the arithmetic device 1200.

第11図は本発明に係る符号レジスタ14の構成例を示
す配置図である。この符号レジスタは次の10ビツトの
情報を保持する。なお、この図では、各レジスタ部に記
憶されている情報を、コピーコマンドの場合を例にとっ
て、それぞれ矢印で示している。
FIG. 11 is a layout diagram showing an example of the configuration of the code register 14 according to the present invention. This sign register holds the next 10 bits of information. In this figure, the information stored in each register section is indicated by an arrow, taking the case of a copy command as an example.

(1)Ql 座標レジスタX、Yの切換えを行なう第1のビットであ
る。コピーコマンドでは、ソース領域168における走
査のX方向、Y方向の優先順位全決定するのに用いられ
る。このために、Qlとして1はコマンド・コードのS
ビットがセットされる。
(1) Ql This is the first bit for switching the coordinate registers X and Y. The copy command is used to completely determine the priority order of scanning in the X direction and Y direction in the source area 168. For this reason, 1 as Ql is the command code S
Bit is set.

Ql−0のときはXレジスタ、Xレジスタを指定通シに
選択し、Ql=1のときはX指定のときXレジスタを、
X指定のときXレジスタをそれぞれ選択する。
When Ql-0, select the X register, select the X register as specified, and when Ql = 1, select the X register when X is specified,
When X is specified, each X register is selected.

■)  Q2 座標レジスタX、Yの切換えを行なう第2のビットであ
る。コピーコマンドでは、ディスティネーション領域1
6Dにおける走査のX方向、Y方向を切換えるのに用い
られる。このために、Q2としては、コマンド・コード
のDSDフィールド(第2図)のビット2がセットされ
る。
(2) Q2 This is the second bit that switches the coordinate registers X and Y. In the copy command, destination area 1
It is used to switch between the X direction and Y direction of scanning in 6D. For this purpose, bit 2 of the DSD field (FIG. 2) of the command code is set as Q2.

Q2=0ではXレジスタ、Xレジスタを指定通シに選択
し、Q2=1ではX、Yの指定を反転してレジスタを選
択する。
When Q2=0, the X register and the X register are selected as designated, and when Q2=1, the registers are selected by inverting the designations of X and Y.

(3)S1x 第1のX方向の演算符号を保持する2ビツトの情報であ
る。一般的には、前記2ビツトの中の上位ビットは、加
算か減算かの選択を行なうためのものであり、また下位
ビットは、その加減算を行なう(ビットが′1″のとり
か行なわない(ビットが0″のとき)かの選択を行なう
ためのものである。
(3) S1x This is 2-bit information that holds the arithmetic code in the first X direction. Generally, the upper bit of the two bits is used to select addition or subtraction, and the lower bit is used to perform the addition or subtraction (the bit is only '1'). This is to select whether the bit is 0'').

コピーコマンドでは、上位ビットにはパラメータDXの
符号がセットされ、下位ビットにはl”がセットされる
。すなわち、上位ビットはソース領域168のX方向の
演算符号を指定する情報として用いられる。
In the copy command, the sign of the parameter DX is set in the upper bit, and l'' is set in the lower bit. That is, the upper bit is used as information specifying the operation sign in the X direction of the source area 168.

(4)siy 第1のY方向の演算符号を保持する2ビツトの情報で、
前述の81xと同様に演算の選択を行なうためのもので
ある。
(4) siy 2-bit information that holds the operation code in the first Y direction,
This is for selecting an operation like the above-mentioned 81x.

コピーコマンドでは、パラメータDYの符号(上位ビッ
ト)と′1”(下位ビット)がそれぞれセットされ、ソ
ース領域16SのY方向の演算符号を指定する。
In the copy command, the sign (upper bit) and '1'' (lower bit) of the parameter DY are set, respectively, to specify the operation sign in the Y direction of the source area 16S.

(5)82x 第2のX方向の演算符号を保持する2ビット情報で、コ
ピーコマンドでは、ディステ1ネーシヨン領域16Dの
X方向の演算符号を指定する。コマンドのDSDフィー
ルドのビット1が上位に、1”が下位にセットされる。
(5) 82x This is 2-bit information that holds the second X-direction arithmetic code, and specifies the X-direction arithmetic code of the destination area 16D in the copy command. Bit 1 of the DSD field of the command is set in the upper part, and bit 1'' is set in the lower part.

(6)S2y 第2のY方向の演算符号を保持する2ピツト情報で、コ
ピーコマンドでは、ディスティネーション領域16Dの
Y方向の演算符号を指定する。コマンドのDSDフィー
ルドのビット1が上位に、′1”が下位にセットされる
(6) S2y This is 2-pit information that holds the second Y-direction arithmetic code, and the copy command specifies the Y-direction arithmetic code of the destination area 16D. Bit 1 of the DSD field of the command is set in the upper part, and '1' is set in the lower part.

以上を要約すると、5IXI sly、S2X。To summarize the above, 5IXI sly, S2X.

82yはそれぞれ4種の状態をとることができ、00”
および′10”のときはそれぞれ′0″を加算または減
算しくすなわち、伺の処理も行なわず)、′01#のと
きは′1″を加算し、”11”のときは@lnを減算す
ることになる。
82y can take four different states, and 00"
and '10', add or subtract '0', respectively (in other words, do not perform any processing), '01#', add '1', and '11' subtract @ln. It turns out.

なお、前述のようにコピーコマンドでは、符号レジスタ
14の各レジスタ部S lx + 81)’ +82x
、82yの下位ビットには、すべて1”をセットするが
、他の処理を行なうコマンドでは、このビットを制御し
て変化させることもある。
Note that, as described above, in the copy command, each register section S lx + 81)' + 82x of the code register 14
, 82y are all set to 1'', but these bits may be controlled and changed in commands for other processing.

第12図に、コピーコマンドの処理フローを示す。各レ
ジスタを指定する表現の内容は次の通シである。
FIG. 12 shows the processing flow of a copy command. The contents of the expression specifying each register are as follows.

(1)  Xs(Ql) Ql−0のときXsレジスタを、Ql−1のときYsレ
ジスタを指定する。すなわち、ソース領域168の第1
または優先走査方向の座標値である。
(1) Xs (Ql) Specifies the Xs register when Ql-0 and the Ys register when Ql-1. That is, the first
Or coordinate values in the priority scanning direction.

(2)Ys(Ql) Ql−0のときYs レジスタを、Ql−1のときXg
レジスタを指定する。すなわち、ソース領域168の第
2走査方向の座標値である。
(2) Ys (Ql) When Ql-0, set Ys register, and when Ql-1, set Xg register.
Specify a register. That is, it is the coordinate value of the source region 168 in the second scanning direction.

(3)X(Q2) Q2=OでXレジスタを、Q2=1でXレジスタを指定
する。すなわち、ディスティネーション領域16Dの第
1または優先走査方向の座標値である。
(3) X (Q2) Q2=O specifies the X register, and Q2=1 specifies the X register. That is, it is the coordinate value of the destination area 16D in the first or priority scanning direction.

(4)Y(Q2) Q2−0でXレジスタを、Q2−1でXレジスタを指定
する。すなわち、ディスティネーション領域16Dの第
2走査方向の座標値である。
(4) Y(Q2) Specify the X register with Q2-0 and the X register with Q2-1. That is, it is the coordinate value of the destination area 16D in the second scanning direction.

(5)  5lx(Ql) Q1=0でSixを、Q1=1でSlyを選択する。す
なわち、ソース領域168の第1(優先)走査方向の符
号である。
(5) 5lx(Ql) Select Six when Q1=0 and select Sly when Q1=1. That is, it is the code of the first (priority) scanning direction of the source region 168.

(6)  5ly(Ql) Q1=OでSlyを、Qt=1でSIXを選択する。す
なわち、ソース領域168の第2走査方向の符号である
(6) 5ly (Ql) Select Sly when Q1=O and select SIX when Qt=1. That is, it is the code of the source region 168 in the second scanning direction.

(7)  S 2 x (Q 2 ) Q2=0で82xを、Q2=1でS2yを選択する。・
ディスティネーション領域16Dの第1(優先)走査方
向の符号である。
(7) S 2 x (Q 2 ) Select 82x when Q2=0 and select S2y when Q2=1.・
This is the code of the first (priority) scanning direction of the destination area 16D.

(8)S2y(Q2) Q2−0でS2yを、Q2=1で82Xを選択する。デ
ィスティネーション領域16Dの第2走査方向の符号で
ある。
(8) S2y (Q2) Select S2y with Q2-0 and 82X with Q2=1. This is the code in the second scanning direction of the destination area 16D.

以上を一般化していうと、第12図の処理において、 (i)Xi(Qj)は、Qjが′0”のときは)(iレ
ジスタを指定し、またQjが61”のときはYlレジス
タを指定し、 (2)Y i (Q j )は、Qjが′0”のときは
Yiレジスタを指定し、またQjが1#のときはXiレ
ジスタを指定し、 (3) S i x(Qj )は、Qjが′0”のとき
はSixレジスタを選択し、またQjが61”のときは
Sixレジスタを選択し、さらに (4)8iy(Qj)は、Qjが“0”のときはSix
レジスタ全選択し、またQjが′1″のときはSixレ
ジスタを選択すること、 をそれぞれ意味する。
Generalizing the above, in the process shown in Figure 12, (i) Xi (Qj) specifies the (i) register when Qj is 0'', and specifies the Yl register when Qj is 61''. (2) Y i (Q j ) specifies the Yi register when Qj is '0'', and specifies the Xi register when Qj is 1#, (3) S i x (Q j ) selects the Six register when Qj is '0', and selects the Six register when Qj is '61', and (4)8iy(Qj) selects the Six register when Qj is '0'.
This means that all registers are selected, and when Qj is '1'', Six registers are selected.

コピーコマンドが入力されると、制御装置11では、第
12図の流れにしたがった制御情報が順次出力される。
When a copy command is input, the control device 11 sequentially outputs control information according to the flow shown in FIG.

制御情報は、例えばマイクロプログラムとして、制御装
置11内部の適当なメモリ(図示せず)に記憶されてい
る。
The control information is stored in a suitable memory (not shown) inside the control device 11, for example as a microprogram.

コピーコマンドでハ、まス、コマンド・コードに続くパ
ラメータ1〜4、すなわちXs 、 Ys 。
Parameters 1 to 4 following the command code in the copy command, namely Xs and Ys.

DX、DYk順次入力し、演算装置1200内部のレジ
スタに記憶する(ステップ81)。
DX and DYk are input sequentially and stored in a register inside the arithmetic unit 1200 (step 81).

引きつyいて、第1(優先)走査方向1ライン分の処理
に入る。このために、Xs(Ql)およびX(Q2)、
すなわち、ソース領域16S及びディスティネーション
領域16Dの第1(優先)走査方向の開始座標値を別の
レジスタに退避(一時記憶)する(ステップ82)。
Then, processing for one line in the first (priority) scanning direction begins. For this, Xs(Ql) and X(Q2),
That is, the start coordinate values of the source area 16S and destination area 16D in the first (priority) scanning direction are saved (temporarily stored) in another register (step 82).

次に(Xs 、 Ys )で指定される座標点の画素情
報k、(X、Y)で指定される座標点に転送処理する(
ステップ83)。このよりな1画素の転送処理に関して
は、演算装置1200で既に述べた通シである。
Next, pixel information k of the coordinate point specified by (Xs, Ys) is transferred to the coordinate point specified by (X, Y) (
Step 83). This process of transferring one pixel is the same as that already described for the arithmetic unit 1200.

次に、ソース領域168及びディスティネーション領域
16Dの第1走査方向の座標値X5(Ql)およびX(
Q2)に、符号値S 1 x (Ql ) 、S 2x
(Q2 )を加算する。すなわち、前記各領域の指定座
標点をそれぞれ第1走査方向に1画素分移動する(ステ
ップ84)。
Next, coordinate values X5 (Ql) and X(
Q2), code values S 1 x (Ql ), S 2x
(Q2) is added. That is, the specified coordinate points of each area are each moved by one pixel in the first scanning direction (step 84).

前記ステップS3およびS4の処理を、前記指定座標点
が1ラインの終了点に達するまで繰返す(ステップS5
)。
The processes of steps S3 and S4 are repeated until the specified coordinate point reaches the end point of one line (step S5
).

1ラインの処理を終了し、ステップS5での判定が成立
するようになるとX s (Ql ) 、 X (Q2
 )を復帰しくステップS6)、第2走査方向座標値Y
[1(Ql) 、 Y (Q2)にそれぞれ符号値Sl
 y (Ql)S2y(Q2)を加算し、第2ラインの
始点座標をセットする(ステップ87)。
When the processing for one line is completed and the determination in step S5 is established, X s (Ql), X (Q2
) in step S6), the second scanning direction coordinate value Y
[1 (Ql) and Y (Q2) each have a code value Sl
y(Ql)S2y(Q2) is added to set the starting point coordinates of the second line (step 87).

前述のステップ82〜S7の処理を、第2走査方向の全
ライン処理が終了するまで−ステップS8の判定が成立
するまで繰返すことにより、ソース領域168の全デー
タの転送を実行することができる。
All data in the source area 168 can be transferred by repeating the processes in steps 82 to S7 described above until all line processing in the second scanning direction is completed - until the determination in step S8 is satisfied.

前述のように、本実施例では、領域データ転送時の種々
のポインタ走査モードを、第12図に示す単一の処理フ
ローで表現できる九め、制御情報(例えばマイクロプロ
グラム)を大幅に減少または簡略化することができる。
As mentioned above, in this embodiment, various pointer scanning modes during area data transfer can be expressed in a single processing flow shown in FIG. It can be simplified.

また、さらに別のコマンドの例としてパターンコマンド
の場合について以下説明する。
Furthermore, as another example of the command, a pattern command will be described below.

第13図はパターン・コマンドの形式を示す。FIG. 13 shows the format of the pattern command.

図から明らかなように、このコマンドは1ワード、16
ピツトのコマンド・コードと1ワードのパラメータより
構成される。
As is clear from the figure, this command consists of 1 word, 16
It consists of a pit command code and a one-word parameter.

バp−y・コマンドは、図形処理装置内部のパターン・
メモリに記憶されたパターン情報を、表示用メモリ上に
展開するコマンドである。コマンドの動作モードを選択
することにょシ、ポインタに種々の走査を行なわせるこ
とができる。
The ``p-y'' command executes the pattern processing inside the graphics processing device.
This is a command to expand pattern information stored in memory onto display memory. In selecting the mode of operation of the command, the pointer can be caused to perform various scans.

この場合のパラメータ1 (Sy、 sx)はパターン
を展開する領域の大きさを規定するもので、下位バイ)
(SX)、上位バイ)(Sy)がそれぞれ、ポインタの
第1(優先)走査方向、第2走査方向での繰返し回数を
規定する。
Parameter 1 (Sy, sx) in this case specifies the size of the area in which the pattern is developed, and is the lower byte).
(SX) and upper byte (Sy) define the number of times the pointer is repeated in the first (priority) scanning direction and the second scanning direction, respectively.

第14図および第15図はポインタの走査方向を示して
おシ、コマンド・コードのSL<1ビン))、5D(3
ビツト)の計4ピットの設定にょシ、16通勺の走査モ
ードが選択できる。
Figures 14 and 15 show the scanning direction of the pointer.
A total of 4 pits (bits) can be set, and 16 scanning modes can be selected.

すなわち、第14図(a) 〜(h)はsLが′0”で
、8Dがooo”がら′111”まで変化した場合の、
ポインタの8通りの走査方向であわ、第15図(a)〜
(h)は5L75E”l”で、sDがo o o ”か
ら’ 111 ”まで変化した場合の、ポインタの8通
シの走査方向である。
That is, Fig. 14 (a) to (h) shows the case where sL is '0'' and 8D changes from ooo'' to '111''.
Figure 15 (a) - 8 different scanning directions of the pointer
(h) is 5L75E"l" and is the scanning direction of the pointer in eight directions when sD changes from o o o" to '111".

なお、前記第14.15図において、黒点は走査の開始
点をあられし、白丸は走査の終了点をあられしている。
In FIGS. 14 and 15, the black dots indicate the starting points of scanning, and the white circles indicate the ending points of scanning.

第16図は、−符号レジスタ14の構成とパターン・コ
マンドにおいて符号レジスタにセットされる値を示して
いる。
FIG. 16 shows the configuration of the - sign register 14 and the values set in the sign register in the pattern command.

パターン・コマンドの場合は、コマンド・コードのビッ
ト11〜8(すなわち、前述のSLとSDの計4ビット
)が、符号デコーダ13において、所定の論理式に基づ
いてデコードされ、その結果が第11図に示したように
、符号レジスタ14の各符号ビット位置Q 11 Q 
21 S I X IS 13’ 、 S 2x 、 
82 YKセフ トサt’Lル。
In the case of a pattern command, bits 11 to 8 of the command code (that is, a total of 4 bits of SL and SD described above) are decoded in the code decoder 13 based on a predetermined logical formula, and the result is the 11th bit. As shown in the figure, each code bit position Q 11 Q of the code register 14
21 S I X IS 13', S 2x,
82 YK Cef Tosa t'L.

第2表には、走査モードピットの種々の場合における符
号レジスタ14の値の一覧ifまとめて示している。な
お、同表中の*印は“0”およびパ1”のいずれでもよ
いことを示している。
Table 2 shows a list of the values of the code register 14 in various cases of scanning mode pits. Note that the * mark in the same table indicates that either "0" or "Pa1" may be used.

第11図および第2表の各符号ビットはノくターン・コ
マンドでは次の意味を持っている。
Each sign bit in FIG. 11 and Table 2 has the following meaning in the notch turn command.

第2表 (1)Ql、Q2 パターン・コマンドでは使用されないので、常時、それ
ぞれe′0”がセットされる。
Table 2 (1) Ql, Q2 Since they are not used in pattern commands, e'0'' is always set for each.

(2) Slx、S1y 第1走査方向のX、Y座標値の増分を制御する働らきを
する。
(2) Slx, S1y serve to control the increment of the X and Y coordinate values in the first scanning direction.

(3)  S2x、S2y 第2走査方向のX、Y座標値の増分を制御する。(3) S2x, S2y Controls the increment of the X and Y coordinate values in the second scanning direction.

第17図は、パターン・コマンドの処理フローを示す。FIG. 17 shows the processing flow of pattern commands.

まず、コマンド・コードに続くパラメータ1−すなわち
、S )’+ SXを入力し、演算装置12内部のレジ
スタに記憶する(ステップ511)。
First, the parameter 1 - that is, S)'+SX following the command code is input and stored in the register inside the arithmetic unit 12 (step 511).

次に第1走査方向の1ライン分の処理に入る。Next, processing for one line in the first scanning direction begins.

まず、ポインタの開始座標値(X、Y)を別のレジスタ
に退避する(ステラ7’812 )。
First, the starting coordinate values (X, Y) of the pointer are saved in another register (Stella 7'812).

つソいて、1画素分の描画処理として、パターンメモリ
の情報(パターンビット)を用いて、表示用メモリの、
前記開始座標値(X、Y)で指定される画素位置への描
画が行なわれる(ステップ513)。
Then, as a drawing process for one pixel, the information (pattern bit) in the pattern memory is used to draw the image in the display memory.
Drawing is performed at the pixel position specified by the start coordinate values (X, Y) (step 513).

次に、座標ポインタの座標値X、Yに、それぞれ符号値
slX、Slyを加算し、その結果を新たなX、Y座標
値とする。この処理によって、Slx、81)’の内容
にしたがって、45°単位の8通シ方向のいずれかに、
表示位置が1画素分移動することになる(ステップ51
4)。
Next, code values slX and Sly are added to the coordinate values X and Y of the coordinate pointer, respectively, and the results are used as new X and Y coordinate values. By this process, according to the contents of Slx, 81)', the
The display position will move by one pixel (step 51).
4).

例えば、51x−”01” (1加算)、5iy=″’
00”(O加算)であれば、座標点は右に移動する。ま
た、5IX−″”11”(1減算)、51y=″′01
”(1加算)でめれば、座標点は左上の方向に移動する
For example, 51x-"01" (1 addition), 5iy='''
00" (O addition), the coordinate point moves to the right. Also, 5IX - "11" (1 subtraction), 51y = "'01
” (add 1), the coordinate point will move toward the upper left.

前記ステップ813,814の処理を1ライン分(パラ
メータの下位バイトで指定される回数)繰返す。1ライ
ン分の処理を繰返し終ると、ステップ815でのライン
終了判定が成立するようになる。
The processing in steps 813 and 814 is repeated for one line (the number of times specified by the lower byte of the parameter). When the processing for one line is repeated, the line end determination at step 815 is established.

その後、ステップ816において、さきにステップ81
2において退避した座標値X、Yを復帰し、それぞれ符
号値S2x、82Y’に加算する。
Thereafter, in step 816, step 81
The coordinate values X and Y saved in step 2 are restored and added to the code values S2x and 82Y', respectively.

これによって、座標点を第2走査方向に1画素分移動し
、第2ラインの始点座標とする(ステップ517)。
As a result, the coordinate point is moved by one pixel in the second scanning direction, and is set as the starting point coordinate of the second line (step 517).

前記ステップ812〜S17の処理を、ステップ818
の終了判定が成立するようになるまで(換言すれば、パ
ラメータの上位バイトSyで指定される回数)繰返すこ
とにより、所定の領域に、所望のパターン情報を描くこ
とができる。
The processing of steps 812 to S17 is performed in step 818.
Desired pattern information can be drawn in a predetermined area by repeating the process until the completion determination is satisfied (in other words, the number of times specified by the upper byte Sy of the parameter).

この他の種々のコマンドにおいても、同様に、符号レジ
スタの内容にしたがって、演算レジスタや演算内容の指
定が行なわれておシ、ポインタ走査の演算を容易にして
いる。
In other various commands as well, the operation register and operation contents are specified in accordance with the contents of the code register, thereby facilitating pointer scanning operations.

直線や、円などの曲線を発生するためのコマンドの場合
にも、符号レジスタの使用により、アルゴリズムの記述
が容易になることは、当業者には容易に理解されるでろ
ろう。
Those skilled in the art will readily understand that the use of sign registers also facilitates the description of algorithms in the case of commands for generating straight lines and curves such as circles.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、本発明によれば、少ない制
御情報で種々の演算モードに対する座標値を容易に算出
することができ、表示用メモリの1語に複数画素のデー
タが格納される場合にも、表示用メモリ内での高速デー
タ転送が可能であるという効果がある。
As described in detail above, according to the present invention, coordinate values for various calculation modes can be easily calculated with a small amount of control information, and when data of multiple pixels is stored in one word of display memory. This also has the advantage that high-speed data transfer within the display memory is possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の1実施例を示すブロック図を、第2図
は第1図に示した演算装置の内部構成を示す図を、第3
図は第7図に対するデータ転送の説明図を、第4図はピ
ット/1iiiii素モードの説明図を、第5図は画素
データ転送を示す図を、第6図は画素データ転送の説明
図を、第7図はコピーコマンドの形式(フォーマット)
を示す図、第8図はコピーコマンドの動作例を示す概念
図、第9図および第10図はそれぞれソース領域および
ディスティネーション領域におけるポインタの走査方向
を説明するための概念図、第11図は第1図に示した符
号レジスタの内部構成例を示す配置図、第12図は本発
明の一実施例におけるコピーコマンよび第15図はパタ
ーン・コマンドに対するポインタの走査方向を説明する
ための概念図、第16図は符号レジスタの構成およびパ
ターン・コマンド実行時に符号レジスタにセツ、トされ
る情報の一例を示す図、第17図はパターン・コマンド
の処理フロー図である。 1210・・・ソースアドレスレジスタ、1211・・
・ディスティネーションアドレスレジスタ、1213・
・・減算器、1214・・・バレルシフタ、1216・
・・アドレスデコーダ、1217・・・論理演算器、1
0・・・コマンドレジスタ、11・・・制御装置、12
00・・・演算装置、13・・・符号デコーダ、14・
・・符号レジスタ、15第 3 口 第 40 1思帽〒゛−タ 第 S 巳 宅6 口 Cη = 4 (cs、crt) +5                  01マラヌ
ーク 1×S ノゾラスーダ2            Ys/\°ラ
メータ3I)X パラI−り4          bY括80.6 躬1は 躬 110 !4 第130 bit             b1tコマンド・コ
ード11011sD    処理モードパラメータ I
       SY            sX范1
20 凋 1t+口 箔IS 霞 fll’7 口
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a diagram showing the internal configuration of the arithmetic unit shown in FIG. 1, and FIG.
The figure is an explanatory diagram of data transfer with respect to Fig. 7, Fig. 4 is an explanatory diagram of pit/1iii element mode, Fig. 5 is an explanatory diagram of pixel data transfer, and Fig. 6 is an explanatory diagram of pixel data transfer. , Figure 7 shows the format of the copy command.
, FIG. 8 is a conceptual diagram showing an example of the operation of a copy command, FIGS. 9 and 10 are conceptual diagrams for explaining the scanning direction of the pointer in the source area and destination area, respectively, and FIG. FIG. 1 is a layout diagram showing an example of the internal configuration of the code register, FIG. 12 is a conceptual diagram for explaining the copy command in an embodiment of the present invention, and FIG. 15 is a conceptual diagram for explaining the scanning direction of a pointer for a pattern command. , FIG. 16 is a diagram showing an example of the configuration of the code register and information set in the code register when a pattern command is executed, and FIG. 17 is a processing flow diagram of the pattern command. 1210...Source address register, 1211...
・Destination address register, 1213・
... Subtractor, 1214 ... Barrel shifter, 1216.
...Address decoder, 1217...Logic operator, 1
0... Command register, 11... Control device, 12
00... Arithmetic device, 13... Code decoder, 14.
...Sign register, 15th mouth 3rd mouth 40 1st thought〒゛-ta〒〒゛-ta〒〒〒゛-ta〒〒〒〒〒〉〒〉〒〉〒〉〒〉〒〉〒〉〒〉〒〉〒〉〒〉〒〉〒〉〒〉〒〉 -ri 4 bY bracket 80.6 謬1 is 謬 110! 4 130th bit b1t command code 11011sD Processing mode parameter I
SY sX fan 1
20 凋 1t + mouth foil IS Kasumi full'7 mouth

Claims (1)

【特許請求の範囲】 1、図形データを画素単位で記憶する画像メモリ上への
画素毎の図形データの発生、転送を制御する図形処理装
置において、外部から与えられるコマンドに含まれたコ
マンド・コードの一部の情報を供給され、これをデコー
ドして現在の画素座標位置に施すべき演算の種別および
符号を発生する第1の手段と、前記第1手段の出力およ
び上記コマンド・コードの他の一部の情報を供給され、
これをデコードして所定の演算制御信号を発生する制御
手段と、前記制御手段から出力される演算制御信号およ
び外部から与えられるコマンドに含まれたパラメータを
供給され、これらに基づいて画像メモリ上での画素描画
位置座標を算出する演算手段と、前記演算手段において
算出された画素描画位置座標に基づいて、画像メモリ上
でのアドレスを指定する手段とを具備したことを特徴と
する図形処理装置。 2、前記の演算は、加算および減算のいずれかであるこ
とを特徴とする前記特許請求の範囲第1項記載の図形処
理装置。 3、前記第1の手段は、外部から与えられるコマンドに
含まれたコマンド・コードを記憶するコマンドレジスタ
と、前記コマンドレジスタに記憶されたコマンド・コー
ドの一部の情報を供給され、これをデコードして現在の
画素座標位置に施すべき演算の種別および符号を発生す
る符号デコーダと、前記符号デコーダの出力を記憶する
符号レジスタとを含むことを特徴とする前記特許請求の
範囲第1項または第2項のいずれか記載の図形処理装置
。 4、前記符号レジスタは、少なくとも、画像メモリ上で
の基準の画素座標位置、現在の画素座標位置、前記現在
の画素座標位置に施すべき演算の種別、および前記演算
の実行可否を記憶するレジスタを含むことを特徴とする
前記特許請求の範囲第1項ないし第3項のいずれかに記
載の図形処理装置。
[Claims] 1. A command code included in a command given from the outside in a graphics processing device that controls the generation and transfer of graphics data for each pixel onto an image memory that stores graphics data in units of pixels. a first means that is supplied with some information and decodes it to generate a type and code of an operation to be performed on the current pixel coordinate position; and an output of the first means and other information of the command code. provided some information,
A control means that decodes this to generate a predetermined arithmetic control signal, and is supplied with the arithmetic control signal outputted from the control means and the parameters included in the command given from the outside, and based on these, the information is stored in the image memory. 1. A graphic processing device comprising: a calculation means for calculating pixel drawing position coordinates; and means for specifying an address on an image memory based on the pixel drawing position coordinates calculated by the calculation means. 2. The graphic processing device according to claim 1, wherein the operation is either addition or subtraction. 3. The first means is supplied with a command register that stores a command code included in a command given from the outside, and information on a part of the command code stored in the command register, and decodes the command register. Claim 1 or claim 1 further comprising: a code decoder that generates the type and code of an operation to be performed on the current pixel coordinate position; and a code register that stores the output of the code decoder. The graphic processing device according to any one of Item 2. 4. The code register is a register that stores at least a reference pixel coordinate position on the image memory, a current pixel coordinate position, the type of operation to be performed on the current pixel coordinate position, and whether or not the operation can be executed. A graphic processing apparatus according to any one of claims 1 to 3, characterized in that:
JP60082479A 1985-04-19 1985-04-19 Graphic processor Pending JPS6117189A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60082479A JPS6117189A (en) 1985-04-19 1985-04-19 Graphic processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60082479A JPS6117189A (en) 1985-04-19 1985-04-19 Graphic processor

Publications (1)

Publication Number Publication Date
JPS6117189A true JPS6117189A (en) 1986-01-25

Family

ID=13775647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60082479A Pending JPS6117189A (en) 1985-04-19 1985-04-19 Graphic processor

Country Status (1)

Country Link
JP (1) JPS6117189A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6321694A (en) * 1986-07-14 1988-01-29 株式会社日立製作所 Graphic processor
JPH07210131A (en) * 1995-01-30 1995-08-11 Hitachi Ltd Image processor, data processor and data processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6321694A (en) * 1986-07-14 1988-01-29 株式会社日立製作所 Graphic processor
JPH07210131A (en) * 1995-01-30 1995-08-11 Hitachi Ltd Image processor, data processor and data processing system

Similar Documents

Publication Publication Date Title
US6492992B2 (en) Graphic pattern processing apparatus
US4736309A (en) Data display for concurrent task processing systems
JPH0850659A (en) Apparatus and method of ntsc-type display of full-motion animation
EP0278526A2 (en) Graphics diplay controller having clipping function
JPH01296389A (en) Method and device for processing graphic
JPS60172085A (en) Graphic processor
JPH06100911B2 (en) Image data processing apparatus and method
JPS6117189A (en) Graphic processor
JPH0581934B2 (en)
JPS61132992A (en) Graphic processor
JPH06161420A (en) Character signal generating device
JP3089906B2 (en) Drawing equipment
JPH0449119B2 (en)
JP3375069B2 (en) Drawing processing device
JP3969017B2 (en) Image data transfer apparatus and image display processing system
KR950007532B1 (en) Grapic pattern processing apparatus
JPS58146931A (en) Display
JP2762768B2 (en) Outline data drawing device
JPH1145083A (en) Image data processing device and system using the same
JPH07109549B2 (en) Graphic processor
JP2001166767A (en) Device and method for processing drawing
JP2001209370A (en) Method and device for transferring image data and image display processing system
JPH04215697A (en) Character generator
JPH07302070A (en) Image data processor and system using the same
JPH1020849A (en) Plotting processor