JPS58146931A - Display - Google Patents

Display

Info

Publication number
JPS58146931A
JPS58146931A JP57028962A JP2896282A JPS58146931A JP S58146931 A JPS58146931 A JP S58146931A JP 57028962 A JP57028962 A JP 57028962A JP 2896282 A JP2896282 A JP 2896282A JP S58146931 A JPS58146931 A JP S58146931A
Authority
JP
Japan
Prior art keywords
block
data
memory
display
host computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57028962A
Other languages
Japanese (ja)
Other versions
JPS6315617B2 (en
Inventor
Hikari Taniguchi
谷口 光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57028962A priority Critical patent/JPS58146931A/en
Publication of JPS58146931A publication Critical patent/JPS58146931A/en
Publication of JPS6315617B2 publication Critical patent/JPS6315617B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Processing Or Creating Images (AREA)

Abstract

PURPOSE:To shorten response at the change of a part of a picture, by rewriting only the contents of a memory block in which data corresponding to the place to be changed are stored and transferring and processing the rewritten contents. CONSTITUTION:In a case (b) that the data volume of a part (oblique line part from the upper right to the lower left) to be changed on a screen is less than data stored in the 2nd block 10 of an internal memory 3 of a host computer, the data of the changing part are stored in the 2nd block 10, the part correspondtion to the difference from the preceding data is erased and the whole 2nd block is sent to a buffer memory 4 together with the block number. The buffer memory 4 discriminates the sent block number and stores the data in the 2nd block. A picture processor 5 discriminates the block number, processes the data of a necessary block in the buffer memory 4 and stores the processed data in a corresponding block in the refresh memory.

Description

【発明の詳細な説明】 本発明はホストコンピュータから送出されるデータによ
って、図形又は文字を表示するディスプレイ装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display device that displays graphics or characters using data sent from a host computer.

従来のディスプレイ装置は、表示中の画像の一部を描き
変える場合は、ホストコンピュータ内で描き変えない部
分を含めて表示のために必要な全データを再構成し、デ
ィスプレイ装置のバッファメモリに送出していた。咳デ
ータを受信したディスプレイ装置は、全く異なる画像を
表示する場合と同様にバッファメモリの内容のうち前回
の画像と変化のない部分に対しても、画像編集プロセッ
サにおいて、拡9大縮小、移動2回転等の変換を行い、
す7レツシユメモリに格納していたので、画像の一部が
高速に変化する場合には応答性が低下し、また画像編集
プロセッサには必要のない負荷をかける欠点があった。
In conventional display devices, when a part of the image being displayed is to be redrawn, all data necessary for display, including the portion that will not be redrawn, is reconfigured in the host computer and sent to the display device's buffer memory. Was. The display device that has received the cough data uses the image editing processor to perform scaling, movement, and movement on portions of the buffer memory that are unchanged from the previous image, as well as when displaying a completely different image. Perform transformations such as rotation,
Since the data is stored in the refresh memory, the responsiveness decreases when a part of the image changes rapidly, and the image editing processor has the disadvantage of being burdened unnecessarily.

本発明の目的は、表示中の画面の一部を変更する場合に
おける、ホストコンピュータトチイスプレイ装置との間
のデータ転送量を減少し、同時にホストコンピュータ及
びディスプレイ装置それぞれの内部処理を減少させ画面
の応答性を向上させるディスプレイ装置を提供すること
にある。
An object of the present invention is to reduce the amount of data transferred between a host computer and a display device when changing a part of the screen being displayed, and at the same time reduce the internal processing of each of the host computer and display device. An object of the present invention is to provide a display device that improves responsiveness.

編集した画像データを格納するホストコンピュータ内の
メモリー領域?n個のブロックに分割し、該メモリ領域
に対応するディスプレイ装置内のノくラフアメモリ−も
n個のブロックに分割し、リフレッシュメモリーは、該
バッファメモリーの1ブロツク分に対応する大きさを1
ブロツクとしてn個のブロックに分割する。表示中の画
面の一部を描き変える場合には、描き変えるために必要
なデーpのみtホストコンピュータ内で編集し、該当す
るメモリブロックに格納し、さらに、編集され九データ
が格納された該メモリブロックの内容をディスプレイ装
置内のバッファメモリ内の対応するブロックの番号を示
すデータを付加してバッファメモリへ送出する。該ブロ
ック番号で指定されたブロックへデータが格納されると
、画像処理プロセッサは指定ブロックのみに対して必要
な処理vt行い。リフレッシュメモリの対応するブロッ
クへデータを格納する。以上の方法により画面の一部を
描き変える場合は、ホストコンピュータ内では変化分に
対応するブロックの編集のみ、ホストコンピュータから
ディスプレイ装置のバックアメモリへの転送は、該当ブ
ロック及びブロック番号のみ、画像プロセッサの処理及
びリフレッシュメモリへの転送も該当ブロック及びブロ
ック番号のみについて行なえば良い。
Memory area within the host computer that stores edited image data? The buffer memory in the display device corresponding to the memory area is also divided into n blocks, and the refresh memory has a size corresponding to one block of the buffer memory.
Divide into n blocks. When redrawing a part of the screen that is currently being displayed, only the data necessary for redrawing is edited in the host computer and stored in the corresponding memory block, and then the data in which the edited data is stored is The contents of the memory block are sent to the buffer memory with data indicating the number of the corresponding block in the buffer memory in the display device. When data is stored in the block specified by the block number, the image processing processor performs the necessary processing vt only on the specified block. Store data in the corresponding block of refresh memory. When redrawing a part of the screen using the above method, only the block corresponding to the change is edited in the host computer, and only the corresponding block and block number are transferred from the host computer to the backup memory of the display device, and the image processor Processing and transfer to the refresh memory need only be performed for the relevant block and block number.

以下、本発明の一実施例を第1〜5図によシ説明する。An embodiment of the present invention will be described below with reference to FIGS. 1 to 5.

第1図は本発明によるディスプレイ装置の基本構成を示
すブロック図である。第1図において、ディスプレイ装
置2はホストコンピュータ1に接続され、該ホストコン
ピュータ1のプログラムで編集し、ホストコンピュータ
の内部メモリ3に格納された画像データは、該プログラ
ムの制御によシ、該ディスプレイ装置2のバッファメモ
リ4へ転送される。バッファメモリ4内のデータに対し
ては画像処理プロセッサ5によって縮少。
FIG. 1 is a block diagram showing the basic configuration of a display device according to the present invention. In FIG. 1, a display device 2 is connected to a host computer 1, and image data edited by a program of the host computer 1 and stored in an internal memory 3 of the host computer is displayed on the display under the control of the program. The data is transferred to the buffer memory 4 of the device 2. The data in the buffer memory 4 is reduced by the image processing processor 5.

拡大9回転、移動等の処理が行われ、その結果は  ”
リフレッシュメモリ6に格納される。図形文字発生回路
7は該リフレッシュメモリ6の内容を一定周期(リフレ
ッシュサイクル)で読み出し、内容に対応する図形又は
文字を表示部(CRT)に表示させる。上記第1図で説
明したホストコンピュータの内部メモリ5.バッファメ
モリ4及びリフレッシュメモリ6を第2図に示すように
、それぞれn個のブロックに分割する。即ち、ホストコ
ンピュータの内部メモリ3を、第1ブロック9.第2ブ
ロツク10、第5ブロック11.第4ブロツク12゜第
nブロック13に分割し、バッファメモリ4及びリフレ
ッシュメモリ6も同様にn個のブロックに分割する。ホ
ストコンピュータの内部メモリ3の第1ブロツク9に格
納されるデータはバックアメモリ4の第1ブロツクに転
送され、さらにリフレッシュメモリ6の第1ブロツクに
格納される。同様に、ホストコンピュータの内部メモリ
3の各ブロック内のデータは、バッファメモリ及びリフ
レッシュメモリそれぞれの同一番号のブロックに格納さ
れるものとする。ホストコンピュータの内部メモリ5は
プログラムで編集した画像データをディスプレイ装置2
へ送出するためのバッファ領域であす、バックアメモリ
4は、ホストコンピュータから受信したデータを一時格
納するバッファ領域であるため、一般には同じ容量のメ
モリである。
Processing such as enlargement 9 rotations and movement is performed, and the result is ”
The data is stored in the refresh memory 6. The graphic character generating circuit 7 reads out the contents of the refresh memory 6 at a fixed period (refresh cycle) and displays the figures or characters corresponding to the contents on the display section (CRT). Internal memory 5 of the host computer explained in FIG. 1 above. As shown in FIG. 2, the buffer memory 4 and refresh memory 6 are each divided into n blocks. That is, the internal memory 3 of the host computer is stored in the first block 9. Second block 10, fifth block 11. The fourth block 12 is divided into n-th blocks 13, and the buffer memory 4 and refresh memory 6 are similarly divided into n blocks. Data stored in the first block 9 of the internal memory 3 of the host computer is transferred to the first block of the backup memory 4 and further stored in the first block of the refresh memory 6. Similarly, it is assumed that data in each block of the internal memory 3 of the host computer is stored in blocks with the same number in each of the buffer memory and refresh memory. The internal memory 5 of the host computer stores the image data edited by the program on the display device 2.
Since the backup memory 4 is a buffer area for temporarily storing data received from the host computer, it generally has the same capacity.

リフレッシュメモリは、画像処理プロセッサ5の処fM
を経た後の結果が格納される領域であるため、一般には
、ホストコンピュータの内部メモリ3及びバッファメモ
リ4と容量は一致しない。
The refresh memory is the processing fM of the image processing processor 5.
Since this is an area where the results after passing through are stored, the capacity generally does not match that of the internal memory 3 and buffer memory 4 of the host computer.

次に、第3図を用いて本発明によるディスプレイ装置の
動作を説明する。、 第3図(a)は、既に表示されている画面全体を描き変
える場合における各メモリ内のデータの移動t 示fも
のである。同図において、ホストコンピュータ1のプロ
グラムによって編集された画像データは、第1ブロツク
9及び第2ブロツク1oの斜線(左上から右下)格納さ
れ、さらに各ブロック全体(空白部も含めて)がバッフ
ァメモリ4の第1ブロツク14及びwc2ブロック15
へ転送され、画像処理プロセッサの処理を経た後にリフ
レッシュメモリ6の第1ブロツク19及び第2ブロツク
2oへ格納すれ、該りフレッシュメモリ6の内容に従つ
1て表示が行われる。第1図(&)によって表示した画
面の一部を描き変える場合の動作を第1図(b)及び(
C)によって説明する。画面の変更する部分がホストコ
ンピュータの内部メモリ3の第2ブロツク10に格納さ
れたデータに相当するものとし、前回、第2ブロツク1
0に格納されていたデータに比較して、斜線(右上から
左下)部のデータの量が少ない場合(第5図(b)の場
合)は、斜線(右上から左下)部のデータを第2ブロツ
ク10に格納するとともに、斜線(左上から右下)部で
示す前回のデータとの差の部分を消去し、ブロック番号
と合わせて第2ブロツク全体をバッファメモリ4へ送出
する。バッファメモリ4では送られて来たブロック番号
を判別して、データを指示された番号に一致するパック
アメモリ4のブロック(第2ブロツク15)に格納する
。また画像処理プロセッサ5はブロック番号を判別して
、バッファメモリ4内の必要なブロックのデータを処理
して、リフレッシュメモリの対応するブロックへ格納す
る。第3図(C)のようにホストコンピュータの内部メ
モリ3の第2ブロツク10に前回、格納された斜iIi
!(左上から右下)部のデータよシ、斜線(右上から左
下)部で示す書き変えデータの方が多い場合、書き変え
るデータが第2ブロツク10内に全て入る場合は、第2
ブロツクとブロック番号とをパックアメモリ4の第2ブ
ロツク15へ転送すればよいが、書き変えるデータが第
2ブロツク10に全て入らない場合は、未使用のブロッ
ク、例えば第nブロック13に、はみ出した分を書き込
み、第2ブロツク10と同様に、ブロック番号を付加し
て、パックアメモリ4へ送出する。
Next, the operation of the display device according to the present invention will be explained using FIG. , FIG. 3(a) shows the movement of data in each memory when the entire screen that is already displayed is to be redrawn. In the figure, the image data edited by the program of the host computer 1 is stored in diagonal lines (from top left to bottom right) of the first block 9 and second block 1o, and each block (including blank areas) is stored in the buffer. First block 14 and wc2 block 15 of memory 4
After being processed by the image processing processor, it is stored in the first block 19 and second block 2o of the refresh memory 6, and display is performed according to the contents of the fresh memory 6. Figure 1 (b) and (
This is explained by C). It is assumed that the part of the screen to be changed corresponds to the data stored in the second block 10 of the internal memory 3 of the host computer.
If the amount of data in the diagonal line (from upper right to lower left) is smaller than the data stored in At the same time, the data is stored in the block 10, the difference from the previous data indicated by the diagonal line (upper left to lower right) is erased, and the entire second block is sent to the buffer memory 4 together with the block number. The buffer memory 4 determines the sent block number and stores the data in the block (second block 15) of the packer memory 4 that matches the designated number. The image processor 5 also determines the block number, processes the data of the necessary blocks in the buffer memory 4, and stores it in the corresponding block of the refresh memory. As shown in FIG.
! (from upper left to lower right), if there is more rewritten data shown in the diagonal line (from upper right to lower left), and if all the rewritten data falls within the second block 10, the second
The block and block number may be transferred to the second block 15 of the pack memory 4, but if the data to be rewritten does not all fit into the second block 10, the overflow data may be transferred to an unused block, for example, the n-th block 13. Similarly to the second block 10, a block number is added and sent to the pack memory 4.

以上に述べた様に本実施例によれば、表示中の画面の一
部を変更する場合は、対応するメモリブロックの内容の
みを変更し、内部処理することによシ、応答性の良い表
示が得られる効果がある。
As described above, according to this embodiment, when changing a part of the screen being displayed, only the contents of the corresponding memory block are changed and internal processing is performed, resulting in a highly responsive display. There is an effect that can be obtained.

次に、実際の画像との関係をもとに本発明を詳述する。Next, the present invention will be explained in detail based on the relationship with actual images.

第4図はCRT画面上の表示画像と各メそリブロックと
の関係を示す図である。ホストコンピュータのメインメ
モリ5はnブロックに分割され、各ブロックは100W
の容量を持つ。このメインメモリ5の各ブロック内の表
示情報はプログラムで編集されたものであり、ロジカル
データである。パックアメモリ4は同様に、nブロック
分割で且つ各ブロックは100Wの容量を持つ。持って
、メインメモリSとバッファメモリ4とは完全に1対1
の対応関係にある。リフレッシュメモリ6は、nブロッ
ク分割されておシ、1ブロツクは150Wのg量を持つ
。リフレッシュメモリ6内の各データ社内部プロセッサ
5で作成されたデータでおり、このデータはバッファメ
モリ4内のロジカルデータt−CRT表示のために変換
して得られる物理データである。
FIG. 4 is a diagram showing the relationship between the display image on the CRT screen and each memory block. The main memory 5 of the host computer is divided into n blocks, each block having a power of 100W.
It has a capacity of The display information in each block of the main memory 5 is edited by a program and is logical data. Similarly, the pack memory 4 is divided into n blocks, and each block has a capacity of 100W. The main memory S and buffer memory 4 are completely one-to-one.
There is a correspondence relationship. The refresh memory 6 is divided into n blocks, and each block has a g amount of 150W. This data is created by each data company's internal processor 5 in the refresh memory 6, and this data is physical data obtained by converting the logical data in the buffer memory 4 for t-CRT display.

右端に示した表示画at−CRT上に表示するために、
第1ブロツクを「タイトル文字」用とし、第2ブロツク
を「グラフのワク」用とし、第3ブロツクとして「グラ
フのプロット及び曲線」用とし、第4ブロツクとして「
ベクトル」表示用として設定する。以下、必要に応じた
分割を行う。
In order to display on the display screen at-CRT shown at the right end,
The first block is for "Title text", the second block is for "Graph work", the third block is for "Graph plots and curves", and the fourth block is for "Graph work".
Set for "vector" display. Below, division is performed as necessary.

次に、各メモリの各ブロックの内容を、第4プpツクを
例にとシ説明する。第5図(a)にメインメモリの第4
ブロツクのデータ構造例を示す。アドレスは相対アドレ
スで表示しており、アドレス0と1とが、第4図のベク
トルAに関するデータ例を示し、アドレス2と3とがベ
クトルBに関するデータ例を示す。アドレス5が第5ブ
ロツクへの先頭へジャンプするためのジャンプ先アドレ
スを示す。尚、アドレス1と5の始点、終点とは論理座
標、例えば緯度、経度等又はノーマライズした座標で示
している。
Next, the contents of each block of each memory will be explained using the fourth block as an example. Figure 5(a) shows the fourth section of the main memory.
An example of block data structure is shown below. Addresses are expressed as relative addresses, where addresses 0 and 1 indicate data examples related to vector A in FIG. 4, and addresses 2 and 3 indicate data examples related to vector B. Address 5 indicates the jump destination address for jumping to the top of the fifth block. Note that the starting point and ending point of addresses 1 and 5 are indicated by logical coordinates, such as latitude and longitude, or normalized coordinates.

第5図(b)はリフレッシュメモリの第4ブロツクのデ
ータ構造を示し、100wの相対アドレスで示している
。この150Wなる値は、ロジカルデータと物理データ
の変換効率で決めている。アドレス0〜5がベクトルA
に関する情報、アドレスS〜5がベクトルBに関する情
報を示す。更に、アドレス6は第5ブロツクの先頭アド
レスへのジャンプ先アドレスを格納してなる。
FIG. 5(b) shows the data structure of the fourth block of the refresh memory, and is indicated by a relative address of 100w. This value of 150W is determined based on the conversion efficiency between logical data and physical data. Addresses 0-5 are vector A
Addresses S to 5 indicate information regarding vector B. Furthermore, address 6 stores the jump destination address to the first address of the fifth block.

かかるデータ構造におけるCRTに表示中のベク−)ル
A、Bのみを変化させる場合の70−チャート1−従来
例と比較して説明する。第6図は従来例のブロック分割
なしの事例でのフローチャート、第7図は本発明のブロ
ック分割した事例での70−チャートを示す。両図を比
較するに、ディスプレイ装置側でのベクトル変更のため
の位置情報を作成すること、該位置情報をホストコンピ
ュータ側に送出すること、の処理は両者同じである。異
なるのはそれ以後の処理でろる。従来例では、変更指示
があると、プログラムの座標系でベクトルの始点、終点
の計算後に表示情報全体を再編集する。本実施例では全
体ではなく、ブロック単位に再編集を行う。更に、再編
集後、ディスプレイ装置に編集後のデータの送出に際し
て、従来例では全データ、即ち100nW転送する必要
があるが、本実施例では第4ブロツクに関する100W
のみとなる。更に、かくして再編集されたデータを受け
とつ九ディスプレイ装置側では、従来例では画面全体に
関して処理を行い物理データへの変換を必要とするが(
内部プロセッサの働きによって行う)、本実施例では第
4ブロツクのみがその処理対象でToシ、物理データへ
の変換が行われる。次いで、リフレッシュメモリへの転
送も全体とブロックとの相異がある。第8図に本実施例
でのメインメモリでの再編集前と再編集後とのデータの
構成例を示す。図で、Mは追加事項、NFi変更後の値
である。
A comparison will be made with 70-Chart 1-Conventional Example in which only the vectors A and B displayed on the CRT in this data structure are changed. FIG. 6 shows a flowchart in the case of the conventional example without block division, and FIG. 7 shows a 70-chart in the case of block division according to the present invention. Comparing both figures, the processes of creating position information for vector change on the display device side and sending the position information to the host computer side are the same in both figures. The difference lies in the subsequent processing. In the conventional example, when a change instruction is given, the entire display information is re-edited after calculating the starting point and ending point of the vector in the coordinate system of the program. In this embodiment, re-editing is performed in blocks rather than in whole. Furthermore, when sending the edited data to the display device after re-editing, in the conventional example, it is necessary to transfer all the data, that is, 100 nW, but in this embodiment, the 100 W regarding the fourth block is required.
Only. Furthermore, on the display device side that receives the re-edited data, in the conventional example, it is necessary to process the entire screen and convert it into physical data (
In this embodiment, only the fourth block is processed and converted into physical data. Next, there is also a difference in transfer to the refresh memory between the whole and the block. FIG. 8 shows an example of the structure of data before and after re-editing in the main memory in this embodiment. In the figure, M is an additional item and the value after changing NFi.

第9図(&)、 (b)で従来例と本実施例でのメイン
メモリ内のデータの再編集の比較例を示す。Mは追加事
項、Pはシンボルの符号及び位置を示している。更に、
B5、B4、B5はブロック5.4.5t−示す。
FIGS. 9(&) and 9(b) show a comparative example of re-editing data in the main memory between the conventional example and this embodiment. M indicates additional information, and P indicates the symbol code and position. Furthermore,
B5, B4, B5 indicate block 5.4.5t.

(a)図が従来例、(b)図が本実施例を示す。さて、
ベクトルAの先頭に矢印表示を追加する場合、従来方式
の場合は、−のメモリ位置に追加することになるため以
後のデータのアドレスがズレることになる。従って、追
加又は変更によってデータ量に変化がある場合は表示情
報全体を再編しなければならない。一方、本発明による
方式の場合は、第4ブロツク内のみ再編すればよい。
The figure (a) shows the conventional example, and the figure (b) shows the present embodiment. Now,
When adding an arrow display to the beginning of vector A, in the conventional method, it is added to the - memory location, so the addresses of subsequent data will be shifted. Therefore, if the amount of data changes due to additions or changes, the entire display information must be reorganized. On the other hand, in the case of the method according to the present invention, only the fourth block needs to be reorganized.

本実施例によ逮とF5、F4の処理(ホスト・ンピュ−
p>o対象は”/n(100nW →100 W )に
なり、ホストコンピュータとディスプレイ装置間の表示
情報の転送時間も/nKなる。また、ディスプレイ装置
内においても、内蔵プロセッサのデータ変換処理対象及
びリフレッシュメモリへの転送も1/nとなる。従って
、オペレータ操作に対する画面のレスポンスが速くなる
効果がある。特に連続操作を行った場合のオーバシュー
トが防げる。
In this embodiment, the process of arrest, F5, and F4 (host computer
The target p>o is "/n (100nW → 100W), and the transfer time of display information between the host computer and the display device is also /nK. Also, within the display device, the data conversion processing target of the built-in processor and The transfer to the refresh memory is also reduced to 1/n.Therefore, the screen response to operator operations becomes faster.In particular, overshoot can be prevented when continuous operations are performed.

本発明によれば、画面の一部を変更する場合には、変更
箇所に対応するデータを格納するメモリブロックの内容
のみを書き変え、転送及び処理を行うことKよシ、従来
よシ最大14の応答性の短縮をすることができる効果が
ある。
According to the present invention, when a part of the screen is changed, only the contents of the memory block storing the data corresponding to the changed part are rewritten, transferred and processed. This has the effect of shortening the response time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明によるディスプレイ装置の基本構成を
示すブロック図、第2図は、ホストコンピュータの内部
メモリ、ディスプレイ装置のバッファメモリ及びリフレ
ッシュメモリ、それぞれのn分割と対応関係を示す図、
第5図は、1儂の一部を描き変える場合の各メモリの内
容の変化の例を示す図、第4図は具体的な表示例におけ
る各メモリ分割を説明する図、第5図(a)、 (b)
はメモリの第4ブロツク対応のデータ構成を示す図、第
6図は従来のフローチャート、第7図は本発明の実施例
での70−チャート、W、8図はメインメモリ内でのデ
ータ編集前と後とを説明する図、第9図(a)。 (b)は従来例と本実施例とのメインメモリ内でのデー
タの比較図である。 1・・・ホストコンピュータ、2・・・ディスプレイ装
置、5・・・ホストコンピュータの内部メモリ、4・・
・バックアメモリ、5・・・1儂処理プロセッサ、6・
・・リフレッシュメモリ、7・・・図形文字発生回路、
8・・・表示部。 代理人 弁理士  秋 本 正 実 第1図 第2図 第3図 (a)
FIG. 1 is a block diagram showing the basic configuration of a display device according to the present invention, and FIG. 2 is a diagram showing the internal memory of the host computer, the buffer memory and refresh memory of the display device, and their respective n divisions and their correspondence.
FIG. 5 is a diagram showing an example of changes in the contents of each memory when a part of one page is redrawn, FIG. 4 is a diagram explaining each memory division in a specific display example, and FIG. ), (b)
is a diagram showing the data structure corresponding to the fourth block of the memory, FIG. 6 is a conventional flowchart, FIG. 7 is a 70-chart in the embodiment of the present invention, and FIG. FIG. 9(a) is a diagram illustrating the and the rear. (b) is a comparison diagram of data in the main memory between the conventional example and the present example. DESCRIPTION OF SYMBOLS 1...Host computer, 2...Display device, 5...Internal memory of host computer, 4...
・Backup memory, 5...1 my processing processor, 6.
...Refresh memory, 7...Graphic character generation circuit,
8...Display section. Agent Patent Attorney Tadashi Akimoto Figure 1 Figure 2 Figure 3 (a)

Claims (1)

【特許請求の範囲】[Claims] ホストコンピュータに接続されて画像表示を行、うディ
スプレイ装置において、上記ホストコンピュータからの
表示用の論理データを一時格納するバッファメモリと、
該バッファメモリに格納されてなる論理データを物理デ
ータに変換処理する画像処理プロセッサと、該プロセッ
サで処理後の吻珊データを格納するリフレッシュメモリ
と、該リフレッシュメモリに格納されてなる物理データ
に基づき表示図形用信号を発生する図形文字発生回路と
、該図形文字発生回路の信号をもとに画像表示する表示
部とよシ成ると共に、上記ホストコンピュータ内のメイ
ンメモリと上記バッファメモリと上配りフレッシュメモ
リとを1偉表示用の情報領域に関してn個のブロックに
分割し、表示中の画面の変更・修正・追加・削除等の処
理を上記各ブロック単位に行ってなるディスプレイ装置
In a display device connected to a host computer to display images, a buffer memory temporarily stores logical data for display from the host computer;
an image processing processor that converts the logical data stored in the buffer memory into physical data; a refresh memory that stores the proboscis data processed by the processor; and an image processing processor that converts the logical data stored in the buffer memory into physical data; It consists of a graphic character generation circuit that generates signals for display graphics, a display section that displays images based on the signals of the graphic character generation circuit, and a main memory in the host computer, the buffer memory, and an overlay. A display device in which a memory is divided into n blocks with respect to an information area for display, and processing such as changing, modifying, adding, deleting, etc. of the screen being displayed is performed for each block.
JP57028962A 1982-02-26 1982-02-26 Display Granted JPS58146931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57028962A JPS58146931A (en) 1982-02-26 1982-02-26 Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57028962A JPS58146931A (en) 1982-02-26 1982-02-26 Display

Publications (2)

Publication Number Publication Date
JPS58146931A true JPS58146931A (en) 1983-09-01
JPS6315617B2 JPS6315617B2 (en) 1988-04-05

Family

ID=12263035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57028962A Granted JPS58146931A (en) 1982-02-26 1982-02-26 Display

Country Status (1)

Country Link
JP (1) JPS58146931A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129973A (en) * 1984-07-13 1986-02-12 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Generation of plane projection image
JPS6231479A (en) * 1985-08-02 1987-02-10 Fujitsu Ltd Information processing system by picture identifier
JPH0433052A (en) * 1990-05-24 1992-02-04 Sharp Corp Document editor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129973A (en) * 1984-07-13 1986-02-12 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Generation of plane projection image
JPS6231479A (en) * 1985-08-02 1987-02-10 Fujitsu Ltd Information processing system by picture identifier
JPH0433052A (en) * 1990-05-24 1992-02-04 Sharp Corp Document editor

Also Published As

Publication number Publication date
JPS6315617B2 (en) 1988-04-05

Similar Documents

Publication Publication Date Title
US5291582A (en) Apparatus for performing direct memory access with stride
JPS6324419A (en) Composite document processor
JP2005525617A (en) Automatic memory management for zone rendering
US6172686B1 (en) Graphic processor and method for displaying a plurality of figures in motion with three dimensional overlay
JPS58146931A (en) Display
JPH0646378B2 (en) Computer display
JPS60172085A (en) Graphic processor
US6628289B1 (en) Rendering apparatus and method, and storage medium
JPS5971564A (en) Picture data memory control system
JPS63187288A (en) Display system
JPS59214944A (en) Terminal equipment for outputting graphic
JP3312699B2 (en) Screen display method using virtual VRAM
JPS597992A (en) Display indication system with multi-window screen
JPH04160479A (en) Setting system for character string display position
JP2829051B2 (en) Character display method
JPH0520412A (en) Graphic display device
JPS58225473A (en) Clipping circuit of graphic display
JPS62133484A (en) Image display unit
JPS61148487A (en) Expander/reducer
JPH0318717B2 (en)
JPS5944088A (en) Compound display
JPH01130257A (en) Document processor
JPH03132873A (en) Display system for page retrieval
JPS6180292A (en) Display cotnrol system
JPS5975285A (en) Display screen split control system