JPS6117167B2 - - Google Patents
Info
- Publication number
- JPS6117167B2 JPS6117167B2 JP6537677A JP6537677A JPS6117167B2 JP S6117167 B2 JPS6117167 B2 JP S6117167B2 JP 6537677 A JP6537677 A JP 6537677A JP 6537677 A JP6537677 A JP 6537677A JP S6117167 B2 JPS6117167 B2 JP S6117167B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- voltage
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000007423 decrease Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明はあらかじめ設定されたレベルを越える
入力信号振幅に対して出力信号を一定に維持させ
ようとする自動利得制御装置に関するものであ
る。
入力信号振幅に対して出力信号を一定に維持させ
ようとする自動利得制御装置に関するものであ
る。
従来、多くの増幅回路においてはその増幅回路
中に自動利得制御装置を付加して増巾信号の振幅
を一定に自動的に調整する回路を有することがあ
る。
中に自動利得制御装置を付加して増巾信号の振幅
を一定に自動的に調整する回路を有することがあ
る。
第１図は従来のこのような自動利得制御装置を
備えた増幅回路の一例のブロツク図を示すもので
あり、図において入力端子１に加えられた入力信
号は抵抗２を通して増幅器３に印加され、増幅器
３で増幅された信号は出力端子４より取り出され
ると共に制御増幅器１３に供給されて増幅された
後レベルシフト回路１２で一定な電圧だけレベル
シフトされて直流変換回路１１により整流平滑さ
れ制御電圧として可変インピーダンス手段１０に
印加される。出力端子４より取り出された出力信
号は抵抗５および６で分割されて電力増幅器７に
印加され電力増幅器７で増幅された後端子９より
出力される。電力増幅器７は電流端子８より電源
電圧が供給される。抵抗５は電力増幅器７の出力
信号をある値に設定するための半固定抵抗であ
る。
備えた増幅回路の一例のブロツク図を示すもので
あり、図において入力端子１に加えられた入力信
号は抵抗２を通して増幅器３に印加され、増幅器
３で増幅された信号は出力端子４より取り出され
ると共に制御増幅器１３に供給されて増幅された
後レベルシフト回路１２で一定な電圧だけレベル
シフトされて直流変換回路１１により整流平滑さ
れ制御電圧として可変インピーダンス手段１０に
印加される。出力端子４より取り出された出力信
号は抵抗５および６で分割されて電力増幅器７に
印加され電力増幅器７で増幅された後端子９より
出力される。電力増幅器７は電流端子８より電源
電圧が供給される。抵抗５は電力増幅器７の出力
信号をある値に設定するための半固定抵抗であ
る。
可変インピーダンス手段１０は直流変換回路１
１から印加される制御電圧によりインピーダンス
が増減するため、入力信号は抵抗２と可変インピ
ーダンス手段１０とにより分割されて増幅器３に
印加されることになる。従つて入力信号レベルが
直流変換回路１１と可変インピーダンス手段１０
の電気的特性によりあらかじめ設定されたレベル
を越えると増幅器３への入力信号は可変インピー
ダンス手段１０のインピーダンスの低下により減
衰されることになり自動的に利得が制御されるこ
とになる。このように入力端子１にあらかじめ設
定されたレベルを越える入力信号が印加されてい
ると一定な出力信号が出力端子４より出力され電
力増幅器７で増幅されて端子９より出力される出
力信号も一定となる。さらに端子９より出力され
るこの一定な出力信号は、例えば、トランシーバ
の振幅変調の変調信号を出力する回路等において
は所定の低びずみ率および電流端子８より供給さ
れる電源電圧で所要の高出力電力が必要なため電
源電圧を有効に利用した振幅となるように抵抗５
で調整される。つまりこのことは自動利得制御機
能が動作しているときの電力増幅器７の出力信号
振幅は所定の電源電圧に近い値に設定されること
を意味する。
１から印加される制御電圧によりインピーダンス
が増減するため、入力信号は抵抗２と可変インピ
ーダンス手段１０とにより分割されて増幅器３に
印加されることになる。従つて入力信号レベルが
直流変換回路１１と可変インピーダンス手段１０
の電気的特性によりあらかじめ設定されたレベル
を越えると増幅器３への入力信号は可変インピー
ダンス手段１０のインピーダンスの低下により減
衰されることになり自動的に利得が制御されるこ
とになる。このように入力端子１にあらかじめ設
定されたレベルを越える入力信号が印加されてい
ると一定な出力信号が出力端子４より出力され電
力増幅器７で増幅されて端子９より出力される出
力信号も一定となる。さらに端子９より出力され
るこの一定な出力信号は、例えば、トランシーバ
の振幅変調の変調信号を出力する回路等において
は所定の低びずみ率および電流端子８より供給さ
れる電源電圧で所要の高出力電力が必要なため電
源電圧を有効に利用した振幅となるように抵抗５
で調整される。つまりこのことは自動利得制御機
能が動作しているときの電力増幅器７の出力信号
振幅は所定の電源電圧に近い値に設定されること
を意味する。
しかしながら、増幅器３、１３等の自動利得調
整回路に印加される電源電圧が減少すると、増幅
器３や１３の利得が減少して可変インピーダンス
手段１０のインピーダンスが増加し、増幅回路３
の利得を上げることとなる。ところで電源電圧が
減少しているため、無歪出力として取り出し得る
出力振幅の許容巾も減少している。従つて、電源
電圧の減少にともなつて利得が増加すると増幅器
３の出力に歪を生じることとなる。尚このような
増幅器３の出力を後段の電力増幅器７で増幅する
と更に出力は歪むこととなり、まして電力増幅器
７の電源電圧が減少しているとなおさら歪むこと
となる。
整回路に印加される電源電圧が減少すると、増幅
器３や１３の利得が減少して可変インピーダンス
手段１０のインピーダンスが増加し、増幅回路３
の利得を上げることとなる。ところで電源電圧が
減少しているため、無歪出力として取り出し得る
出力振幅の許容巾も減少している。従つて、電源
電圧の減少にともなつて利得が増加すると増幅器
３の出力に歪を生じることとなる。尚このような
増幅器３の出力を後段の電力増幅器７で増幅する
と更に出力は歪むこととなり、まして電力増幅器
７の電源電圧が減少しているとなおさら歪むこと
となる。
さらに、上記の如き回路においては電源端子８
より電力増幅器７に供給されるバツテリ電源の電
源電圧が所定の電圧より低下してしまうと電力増
幅器７の入力信号レベルは自動利得制御機能が動
作しているときは一定でかつ無歪であるにもかか
わらず、電力増幅器７の出力段は飽和して所要の
出力信号振幅がとれないという欠点が る。この
ため入力信号に対して電力増幅器７の出力信号は
非線型になり有害なひずみを生じるという欠点を
有していた。
より電力増幅器７に供給されるバツテリ電源の電
源電圧が所定の電圧より低下してしまうと電力増
幅器７の入力信号レベルは自動利得制御機能が動
作しているときは一定でかつ無歪であるにもかか
わらず、電力増幅器７の出力段は飽和して所要の
出力信号振幅がとれないという欠点が る。この
ため入力信号に対して電力増幅器７の出力信号は
非線型になり有害なひずみを生じるという欠点を
有していた。
本発明は上記の欠点に鑑み簡単な回路構成で、
電源電圧の低下時に出力が飽和するのを防止する
自動利得制御装置を得ることにある。
電源電圧の低下時に出力が飽和するのを防止する
自動利得制御装置を得ることにある。
本発明によれば増幅器と直流変換回路と可変イ
ンピーダンス手段とを備えた自動利得制御装置に
おいて、供給電圧により決まる電流源の電流が抵
抗に流れてその抵抗の両端間に発生するバイアス
電圧をレベルシフト電圧とするレベルシフト回路
で前記増幅器の出力をレベルシフトさして直流変
換回路に加えた自動利得制御装置を得る。更に詳
しくいうと、前記増幅器の出力はレベルシフト回
路により供給電圧の減少に応じて直流レベルが増
加し、直流変換回路の出力が増大することにより
増幅器の利得を減少せしめるものである。
ンピーダンス手段とを備えた自動利得制御装置に
おいて、供給電圧により決まる電流源の電流が抵
抗に流れてその抵抗の両端間に発生するバイアス
電圧をレベルシフト電圧とするレベルシフト回路
で前記増幅器の出力をレベルシフトさして直流変
換回路に加えた自動利得制御装置を得る。更に詳
しくいうと、前記増幅器の出力はレベルシフト回
路により供給電圧の減少に応じて直流レベルが増
加し、直流変換回路の出力が増大することにより
増幅器の利得を減少せしめるものである。
以下、本発明を図面を参照して詳細に説明す
る。第２図は本発明の一実施例を示し第１図と同
じものは同符号を用いている。第２図によれば、
第１図のレベルシフト回路１２の出力端子２０は
抵抗１９を通して直流変換回路１１の入力端子１
４に接続されており、抵抗１９と端子１４の接続
点にトランジスタ１８のコレクタが接続されてお
りそのエミツタはトランジスタ１７のエミツタと
共通接続されて接地されており、トランジスタ１
８および１７のベースは共通接続されると共にト
ランジスタコレクタに接続されておりそのコレク
タは抵抗１６を通して端子１５に接続されてお
り、端子１５は電源端子８に接続されている。こ
のように抵抗１６、トランジスタ１７および１８
で電流源を構成することにより、トランジスタ１
８のコレクタから得られる電流は電源端子８に供
給される電圧と抵抗１６の抵抗値で決まる。この
トランジスタ１８のコレクタから得られる電流が
抵抗１９に流れその両端にレベルシフト電圧が得
られる。抵抗１９の両端間に発性する電圧すなわ
ちレベルシフト電圧は電流電圧が減少すれば小さ
くなりまた増加すれば大きくなるように電源電圧
に追従した値となる。上述の自動利得制御装置で
は入力端子１に加えられた入力信号は抵抗２、増
幅器３、制御増幅器１３およびレベルシフト回路
１２を経路して端子２０に出力された後抵抗１９
の両端間のレベルシフト電圧だけレベルシフトさ
れて直流変換回路１１で整流平滑されて制御電圧
として可変インピーダンス手段１０に印加されて
いる。電源電圧が減少すると抵抗１９の両端間の
レベルシフト電圧が減少することによつて直流変
換回路に印加される信号の直流レベルが増加し、
その出力である制御電圧も大きくなることとな
る。したがつて増幅器３に入力される入力信号が
小さくなり、出力端子４より出力される出力信号
も小さくなることとなる。つまり電源電圧が減少
するとその変動分に相応して増幅器３の出力信号
が小さくなつてその出力に歪が生じないこととな
る。また電減電圧の減少量によつては前段では歪
は生じないが後段の電力増幅器７で歪みが生じる
ことがあるが、本実施例によれば電力増幅器７で
増幅されて出力される出力信号も電源端子８′に
加わるバツテリ電圧の電源電圧に追従することと
なり、電源電圧が低下しても電力増幅器７の出力
段が飽和することがなくなる。この様に電源電圧
を有効に利用した出力振幅が取られるためひずみ
率を低く抑えしかも高出力電力を取り出すことが
できる。供給電源電圧として増幅器３の電源端子
８や増幅器７の電源端子８′等の全体に同一の電
源から電圧を供給しても、前段だけを定電圧源か
ら電力増幅器７の電源端子８′とは別に電圧を供
給しても、端子１５を電源端子８′に接続するこ
とにより、電源電圧が減少した時の上記効果は全
く同様である。
る。第２図は本発明の一実施例を示し第１図と同
じものは同符号を用いている。第２図によれば、
第１図のレベルシフト回路１２の出力端子２０は
抵抗１９を通して直流変換回路１１の入力端子１
４に接続されており、抵抗１９と端子１４の接続
点にトランジスタ１８のコレクタが接続されてお
りそのエミツタはトランジスタ１７のエミツタと
共通接続されて接地されており、トランジスタ１
８および１７のベースは共通接続されると共にト
ランジスタコレクタに接続されておりそのコレク
タは抵抗１６を通して端子１５に接続されてお
り、端子１５は電源端子８に接続されている。こ
のように抵抗１６、トランジスタ１７および１８
で電流源を構成することにより、トランジスタ１
８のコレクタから得られる電流は電源端子８に供
給される電圧と抵抗１６の抵抗値で決まる。この
トランジスタ１８のコレクタから得られる電流が
抵抗１９に流れその両端にレベルシフト電圧が得
られる。抵抗１９の両端間に発性する電圧すなわ
ちレベルシフト電圧は電流電圧が減少すれば小さ
くなりまた増加すれば大きくなるように電源電圧
に追従した値となる。上述の自動利得制御装置で
は入力端子１に加えられた入力信号は抵抗２、増
幅器３、制御増幅器１３およびレベルシフト回路
１２を経路して端子２０に出力された後抵抗１９
の両端間のレベルシフト電圧だけレベルシフトさ
れて直流変換回路１１で整流平滑されて制御電圧
として可変インピーダンス手段１０に印加されて
いる。電源電圧が減少すると抵抗１９の両端間の
レベルシフト電圧が減少することによつて直流変
換回路に印加される信号の直流レベルが増加し、
その出力である制御電圧も大きくなることとな
る。したがつて増幅器３に入力される入力信号が
小さくなり、出力端子４より出力される出力信号
も小さくなることとなる。つまり電源電圧が減少
するとその変動分に相応して増幅器３の出力信号
が小さくなつてその出力に歪が生じないこととな
る。また電減電圧の減少量によつては前段では歪
は生じないが後段の電力増幅器７で歪みが生じる
ことがあるが、本実施例によれば電力増幅器７で
増幅されて出力される出力信号も電源端子８′に
加わるバツテリ電圧の電源電圧に追従することと
なり、電源電圧が低下しても電力増幅器７の出力
段が飽和することがなくなる。この様に電源電圧
を有効に利用した出力振幅が取られるためひずみ
率を低く抑えしかも高出力電力を取り出すことが
できる。供給電源電圧として増幅器３の電源端子
８や増幅器７の電源端子８′等の全体に同一の電
源から電圧を供給しても、前段だけを定電圧源か
ら電力増幅器７の電源端子８′とは別に電圧を供
給しても、端子１５を電源端子８′に接続するこ
とにより、電源電圧が減少した時の上記効果は全
く同様である。
第３図は本発明の他の実施例であつて、第２図
の実施例と同一のものは同一符合を用いており異
なる点は端子２０は制御増幅器１３の出力端子で
ありある一定なレベルシフト電圧を発生するレベ
ルシフト回路１２を削除して抵抗１９と端子１４
の接続点に定電流源２１を接続したことである。
すなわち抵抗１９の両端間に発生するレベルシフ
ト電圧は、抵抗１６、トランジスタ１７および１
８よりなる電流源の電流値と定電流源２１の電流
値と抵抗１９の抵抗値で決まることとなり、第２
図の実施例のレベルシフト回路１２および抵抗１
９の両端間のレベルシフト電圧の和と同等の値に
なるように定電流源２１の電流値を設定すれば第
２図の実施例と何ら変わらず同等の自動利得制御
機能を得ることができるもので、自動利得制御装
置の簡略化を計ることができる。
の実施例と同一のものは同一符合を用いており異
なる点は端子２０は制御増幅器１３の出力端子で
ありある一定なレベルシフト電圧を発生するレベ
ルシフト回路１２を削除して抵抗１９と端子１４
の接続点に定電流源２１を接続したことである。
すなわち抵抗１９の両端間に発生するレベルシフ
ト電圧は、抵抗１６、トランジスタ１７および１
８よりなる電流源の電流値と定電流源２１の電流
値と抵抗１９の抵抗値で決まることとなり、第２
図の実施例のレベルシフト回路１２および抵抗１
９の両端間のレベルシフト電圧の和と同等の値に
なるように定電流源２１の電流値を設定すれば第
２図の実施例と何ら変わらず同等の自動利得制御
機能を得ることができるもので、自動利得制御装
置の簡略化を計ることができる。
第４図は本発明の更に他の実施例であつて第３
図の実施例と同一のものは同一符号を用いており
異なる点は定電流源２１を削除してトランジスタ
１７および１８のエミツタを抵抗２１および２２
を介して接地していることである。すなわち抵抗
２１、１６および２２とトランジスタ１７および
１８よりなる電流源の電流値が第３図の実施例に
おける抵抗１６、トランジスタ１７および１８よ
りなる電流源の電流値と定電流源２１の電流値の
和とが等しくなる電流源を備えた自動利得制御装
置の実施例である。上記の電流源の電流値は抵抗
１６に対して抵抗２１を十分小さく更にトランジ
スタ１７および１８のエミツタ面積の比を適当に
選ぶことにより容易に得られるものである。
図の実施例と同一のものは同一符号を用いており
異なる点は定電流源２１を削除してトランジスタ
１７および１８のエミツタを抵抗２１および２２
を介して接地していることである。すなわち抵抗
２１、１６および２２とトランジスタ１７および
１８よりなる電流源の電流値が第３図の実施例に
おける抵抗１６、トランジスタ１７および１８よ
りなる電流源の電流値と定電流源２１の電流値の
和とが等しくなる電流源を備えた自動利得制御装
置の実施例である。上記の電流源の電流値は抵抗
１６に対して抵抗２１を十分小さく更にトランジ
スタ１７および１８のエミツタ面積の比を適当に
選ぶことにより容易に得られるものである。
上記の説明において特に直流変換回路１１につ
いては述べなかつたがこの直流変換回路の入力イ
ンピーダンスが高く設定されることが望ましく、
またあまり高い入力インピーダンスがとれない場
合には端子１４と、抵抗１９とトランジスタ１８
のコレクタの接続点にエミツタフオロアトランジ
スタを接続して端子１４からエミツタフオロアト
ランジスタ側をみた出力インピーダンスを低くす
ることにより直流変換回路１１に供給する信号に
よる抵抗１９の両端間に発生する電圧を充分に小
さくすることができ、直流変換回路１１の供給信
号によるレベルシフト電圧の変化を抑えることが
できる。
いては述べなかつたがこの直流変換回路の入力イ
ンピーダンスが高く設定されることが望ましく、
またあまり高い入力インピーダンスがとれない場
合には端子１４と、抵抗１９とトランジスタ１８
のコレクタの接続点にエミツタフオロアトランジ
スタを接続して端子１４からエミツタフオロアト
ランジスタ側をみた出力インピーダンスを低くす
ることにより直流変換回路１１に供給する信号に
よる抵抗１９の両端間に発生する電圧を充分に小
さくすることができ、直流変換回路１１の供給信
号によるレベルシフト電圧の変化を抑えることが
できる。
以上の如く、本発明によれば非常に簡単な構成
で過大な入力信号レベルに対して供給電圧に応じ
た一定な出力信号を得られる自動利得制御装置を
実現することができる。更に本発明は半導体集積
回路に応用することもきわめて容易であることは
いうまでもない。
で過大な入力信号レベルに対して供給電圧に応じ
た一定な出力信号を得られる自動利得制御装置を
実現することができる。更に本発明は半導体集積
回路に応用することもきわめて容易であることは
いうまでもない。
第１図は従来の自動利得制御装置を備えた増幅
回路のブロツク図である。第２図は本発明の一実
施例を示す回路図、第３図、第４図は本発明の他
の実施例を示す回路図である。 １……入力端子、２、１６、１９、２１、２２
……抵抗、３……増幅器、４……出力端子、１０
……可変インピーダンス手段、１１……直流変換
回路、１２……レベルシフト回路、１３……制御
増幅器、１５……電源端子、１７、１８……トラ
ンジスタ。
回路のブロツク図である。第２図は本発明の一実
施例を示す回路図、第３図、第４図は本発明の他
の実施例を示す回路図である。 １……入力端子、２、１６、１９、２１、２２
……抵抗、３……増幅器、４……出力端子、１０
……可変インピーダンス手段、１１……直流変換
回路、１２……レベルシフト回路、１３……制御
増幅器、１５……電源端子、１７、１８……トラ
ンジスタ。
Claims (1)
- １ 入力信号を増幅する増幅器と、この増幅器へ
の電源電圧が供給される電圧端子と、前記増幅器
の出力を直流に変換する直流変換回路と、該直流
変換回路の出力に応答して前記増幅器に供給され
る前記入力信号のレベルを制御する手段とを備え
た自動利得制御装置に於いて、前記増幅器の出力
端と前記直流変換回路の入力端との間に設けられ
たインピーダンス手段と、前記電圧端子の電圧レ
ベルに応じた電流を前記インピーダンス手段に供
給する手段とをさらに備えたことを特徴とする自
動利得制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6537677A JPS54555A (en) | 1977-06-02 | 1977-06-02 | Automatic gain control unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6537677A JPS54555A (en) | 1977-06-02 | 1977-06-02 | Automatic gain control unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54555A JPS54555A (en) | 1979-01-05 |
| JPS6117167B2 true JPS6117167B2 (ja) | 1986-05-06 |
Family
ID=13285175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6537677A Granted JPS54555A (en) | 1977-06-02 | 1977-06-02 | Automatic gain control unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54555A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0615159B2 (ja) * | 1986-05-28 | 1994-03-02 | 日本シイエムケイ株式会社 | プリント配線原板の切断装置 |
| JPH02298409A (ja) * | 1989-05-12 | 1990-12-10 | Ueda Eng Kk | 側面加工機 |
| JPH0623701A (ja) * | 1992-05-29 | 1994-02-01 | Kikukawa Tekkosho:Kk | パネルソ− |
-
1977
- 1977-06-02 JP JP6537677A patent/JPS54555A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54555A (en) | 1979-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4704738A (en) | Transistor amplifier and mixer input stage for a radio receiver | |
| US4267518A (en) | Gain controllable amplifier stage | |
| US4388540A (en) | Controllable multiplier circuit with expanded gain control range | |
| US6111466A (en) | Amplifier with feedback to provide bias adjustment | |
| US5389893A (en) | Circuit for a controllable amplifier | |
| US4039981A (en) | Variable impedance circuit | |
| US2866859A (en) | Audio amplifier bridge input circuits | |
| SU1103812A3 (ru) | Усилитель с регулируемым коэффициентом усилени | |
| JPS5823012B2 (ja) | 利得制御信号増幅器 | |
| US4797632A (en) | Variable gain amplifier circuit and its use in an automatic gain control arrangement | |
| JPS5844803A (ja) | １１／２ポ−ルオ−デイオ電力増幅器 | |
| US4255716A (en) | Automatic gain control circuit | |
| JPS63287174A (ja) | テレビジョン信号増幅回路装置 | |
| JPS6117167B2 (ja) | ||
| CA1164962A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| US3546614A (en) | Transistor amplifier circuits with constant current source superimposed thereon | |
| US5973564A (en) | Operational amplifier push-pull output stage with low quiescent current | |
| US5065112A (en) | Amplification circuit with improved linearity | |
| US3491306A (en) | Dc coupled amplifier with automatic gain control | |
| US3651420A (en) | Variable gain direct coupled amplifier | |
| US3500222A (en) | Semiconductor amplifier gain control circuit | |
| US3950708A (en) | Gain-controlled amplifier | |
| KR920006132B1 (ko) | 다단 신호 전송장치 | |
| JP3747247B2 (ja) | ガンマ補正回路 | |
| US3740659A (en) | Ac amplifier system |