JPS61164310A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPS61164310A JPS61164310A JP60006386A JP638685A JPS61164310A JP S61164310 A JPS61164310 A JP S61164310A JP 60006386 A JP60006386 A JP 60006386A JP 638685 A JP638685 A JP 638685A JP S61164310 A JPS61164310 A JP S61164310A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- current mirror
- gain
- output stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子電話機の通話回路における自動利得調整
回路、減衰器等の入力アンプ回路に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to input amplifier circuits such as automatic gain adjustment circuits and attenuators in communication circuits of electronic telephones.
従来の技術
電話機の通話回路において、電話局からの距離によりア
ンプの利得を自動的に調整する回路（自動バット回路）
で、アンプの利得を変化させ、しかも変化前の基準利得
も同時に欲しい場合、２つのアンプ回路をそれぞれの利
得に合わせて目的の動作をさせていた。Conventional technology A circuit that automatically adjusts the amplifier gain depending on the distance from the telephone office (automatic bat circuit) in the telephone communication circuit.
If you want to change the gain of an amplifier and also want the reference gain before the change, two amplifier circuits are operated according to their respective gains.
発明が解決しようとする問題点
従来の方法では、２つのアンプ回路が必要であり回路素
子が増大する問題があった。本発明はこの問題点を解決
するものであり１つのアンプ回路で２つの異なる利得を
設定する増幅回路を実現するものである。Problems to be Solved by the Invention In the conventional method, there was a problem that two amplifier circuits were required and the number of circuit elements increased. The present invention solves this problem and realizes an amplifier circuit that sets two different gains using one amplifier circuit.
問題点を解決するための手段
本発明は上記問題点を解決するため、差動アンプ回路の
第１の出力段にさらに、カレントミラー回路を接続する
ことにより第２の出力段を設け、第１．第２の出力段に
任意の利得設定負荷抵抗を接続することにより第１．第
２の２つの異なる利得を設定することが可能で、しかも
、ＡＧＯ動作などによる第２の出力段の利得変動が第１
の出力段の利得には影響されない増幅回路を得るもので
ある。Means for Solving the Problems In order to solve the above problems, the present invention provides a second output stage by further connecting a current mirror circuit to the first output stage of the differential amplifier circuit. ．． By connecting an arbitrary gain setting load resistor to the second output stage, the first. It is possible to set two different gains for the second output stage, and the gain fluctuation of the second output stage due to AGO operation etc. is different from that of the first gain.
The objective is to obtain an amplifier circuit that is not affected by the gain of the output stage.
作用
本発明は上述の構成により、差動アンプ回路の第１の出
力段とそれに接続される第２の出力段によって利得が、
差動アンプの開放利得と、それぞれの出力段に接続され
る利得設定負荷抵抗で決められるため、第１．第２の出
力段の利得は任意の値に設定できる利点を有する。Effect of the present invention With the above-described configuration, the gain is achieved by the first output stage of the differential amplifier circuit and the second output stage connected thereto.
Since it is determined by the open gain of the differential amplifier and the gain setting load resistance connected to each output stage, the first. The gain of the second output stage has the advantage that it can be set to any value.
実施例
図面は本発明の増幅回路の一実施例を示す回路図である
。図において、１は電源端子、２は接地端子、３はｖｒ
ｅｆｔ 端子であり、コンデンサＧ１が接続され、交
流的に接地された基準電圧である。Embodiment The drawing is a circuit diagram showing an embodiment of the amplifier circuit of the present invention. In the figure, 1 is the power supply terminal, 2 is the ground terminal, and 3 is the vr
eft terminal, to which the capacitor G1 is connected and which is a reference voltage grounded in an alternating current manner.
ＮＰＮＩ−ランジスタＱ、、Ｑ２のエミッタの共通接続
点を、定電流源７に接続し、差動型アンプ回路を構成す
る。４は信号入力端子であり、トランジスタＱ１のベー
スに接続されている。差動出力としての一方のトランジ
スタＱ１のコレクタはダイオード接続されたＰＮＰ ト
ランジスタＱ３のコレクタとベースをＰＮＰトランジス
タＱ４．Ｑ５のベースに共通接続し、カレントミラー回
路を構成する。差動出力としての他方のトランジスタＱ
２のコレクタは、ダイオード接続されたＰＮＰ）ランジ
スタＱ６のコレクタとベースをＰＮＰ トランジスタＱ
７のベースに共通接続する。さらにトランジスタＱ７の
コレクタをダイオード接続されたＮＰＮトランジスタＱ
８のコレクタとベース、およびＮＰＮトランジスタＱ９
．Ｑ、。のベースに接続する。なお、トランジスタＱ８
．Ｑ７．Ｑ、。はカレントミラー回路を構成する。トラ
ンジスタＱ１と９２の差動出力はそれぞれのカレントミ
ラー回路で電流伝達され、ＰＮＰ）ランジスタＱ４のコ
レクタと、Ｑ９のコレクタは互い共通接続されて、利得
抵抗Ｒ３に接続されると共に一方の出力端子６を形成し
、さらに、抵抗Ｒ４を介して差動アンプの他方のトラン
ジスタＱ２のベースに接続されて直流帰還回路を構成す
る。一方、抵抗Ｒ２は。A common connection point of the emitters of the NPNI transistors Q, Q2 is connected to a constant current source 7 to form a differential amplifier circuit. 4 is a signal input terminal, which is connected to the base of the transistor Q1. As a differential output, the collector of one transistor Q1 is a diode-connected PNP transistor, and the collector and base of transistor Q3 are connected to a PNP transistor Q4. Commonly connected to the base of Q5 to form a current mirror circuit. The other transistor Q as a differential output
2's collector is diode-connected PNP) The collector and base of transistor Q6 are PNP transistor Q
Commonly connect to the base of 7. Furthermore, the collector of the transistor Q7 is diode-connected to the NPN transistor Q.
8 collector and base, and NPN transistor Q9
．． Q. Connect to the base of In addition, transistor Q8
．． Q7. Q. constitutes a current mirror circuit. The differential outputs of the transistors Q1 and 92 are current-transferred by their respective current mirror circuits, and the collectors of the PNP transistors Q4 and Q9 are commonly connected to each other, and are connected to the gain resistor R3 and to one output terminal 6. is further connected to the base of the other transistor Q2 of the differential amplifier via a resistor R4 to form a DC feedback circuit. On the other hand, the resistance R2 is.
トランジスタＱ２のベースから比較人力ｖｒ ａ ｆｆ
端子３に接続された交流帰還抵抗である。さらに差動出
力としてのＰＮＰ ）ランジスタＱ５とＮＰＮトランジ
スタｑ＋ｏの各コレクタは共通接続され、且つ利得設定
負荷抵抗Ｒ４に接続されると共に他方の出力端子を構成
する。Comparative human power vr a ff from the base of transistor Q2
This is an AC feedback resistor connected to terminal 3. Further, the collectors of the PNP transistor Q5 and the NPN transistor q+o as a differential output are connected in common, and are connected to a gain setting load resistor R4, forming the other output terminal.
ここで差動アンプの開放利得をム１、入力信号（Ｖ、、
）に対し、出力端子６の電圧利得を０５、人力信号（Ｗ
ｉｎ）に対し、出力端子６の電圧利得を０６とすると、
Ｇ５＝Ａ、・Ｖｉｎ（１／（Ｒ，＋Ｒ２）＋１／Ｒ，Ｉ
Ｇ６＝Ａ、 ・Ｖ工、［１／（Ｒ，＋１２）＋１／Ｒ，
）−Ｒ４となり、出力端子６の第１の利得は出力端子６
に接続される利得設定負荷抵抗Ｒ４による第２の利得と
異なる値を設定することができる。さらに。Here, the open gain of the differential amplifier is 1, and the input signal (V, ,
), the voltage gain of the output terminal 6 is set to 05, and the human input signal (W
In), if the voltage gain of the output terminal 6 is 06, then G5=A, ・Vin(1/(R,+R2)+1/R,I
G6=A, ・V engineering, [1/(R,+12)+1/R,
)-R4, and the first gain of the output terminal 6 is the output terminal 6
A value different from the second gain can be set by the gain setting load resistor R4 connected to the second gain. moreover.
利得設定負荷抵抗Ｒ４の変動あるいは第２の利得の変動
は、第１の利得に影響を及ぼさないことから１つのアン
プ回路で２つの利得を任意の値に設定することが可能と
なる。Since variations in the gain setting load resistor R4 or variations in the second gain do not affect the first gain, it is possible to set two gains to arbitrary values with one amplifier circuit.
発明の効果
本発明によると、差動アンプ回路の第１の出力段に、さ
らにカレントミラー回路を接続することにより第２の出
力段となし、出力段に任意の利得設定負荷抵抗を接続す
ることにより２つの異なる利得を設定することができ、
実用上きわめて有用な増幅回路である。Effects of the Invention According to the present invention, a current mirror circuit is further connected to the first output stage of the differential amplifier circuit to form the second output stage, and an arbitrary gain setting load resistor is connected to the output stage. Two different gains can be set by
This is an extremely useful amplifier circuit in practice.
図は、本発明の増幅回路の一実施例である。
１・・・・・・電源端子、２・・・・・・接地端子、３
・・・・・・ｖｒｅｆｔ端子、４・・・・・・信号入力
端子、５，６・・・・・・出力端子、Ｇ、・・・・・・
コンデンサ。The figure shows an embodiment of the amplifier circuit of the present invention. 1...Power terminal, 2...Ground terminal, 3
...vreft terminal, 4...signal input terminal, 5,6...output terminal, G, ...
capacitor.
Claims (1)
のコレクタに第１、第２の各別のカレントミラー回路を
有し、前記差動対の信号入力側トランジスタのコレクタ
に接続される第１のカレントミラー回路の複数の出力と
、前記差動対の他の入力側トランジスタのコレクタに接
続される第２のカレントミラー回路をさらに反転する目
的の第３のカレントミラー回路の複数の出力とを、互い
に接続して、複数の出力部を設け、一方の出力部からは
前記差動対の比較基準入力部に帰還結合し、第１の出力
、第２の出力にそれぞれ別の増幅率をもたせた増幅回路
。A first current mirror circuit has separate first and second current mirror circuits in the collectors of each of the differential pair transistors whose emitters are commonly connected, and the first current mirror is connected to the collector of the signal input side transistor of the differential pair. A plurality of outputs of the circuit and a plurality of outputs of a third current mirror circuit whose purpose is to further invert the second current mirror circuit connected to the collector of the other input side transistor of the differential pair are connected to each other. an amplifier circuit which is provided with a plurality of output sections, one output section is feedback-coupled to the comparison reference input section of the differential pair, and the first output and the second output have different amplification factors. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006386A JPS61164310A (en) | 1985-01-17 | 1985-01-17 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006386A JPS61164310A (en) | 1985-01-17 | 1985-01-17 | Amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61164310A true JPS61164310A (en) | 1986-07-25 |
Family
ID=11636937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60006386A Pending JPS61164310A (en) | 1985-01-17 | 1985-01-17 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61164310A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03286606A (en) * | 1990-04-03 | 1991-12-17 | Nec Corp | Operational amplifier circuit |
| US5432476A (en) * | 1993-04-09 | 1995-07-11 | National Semiconductor Corporation | Differential to single-ended converter |
| US6215357B1 (en) * | 1997-09-03 | 2001-04-10 | Canon Kabushiki Kaisha | Operational amplifier |
-
1985
- 1985-01-17 JP JP60006386A patent/JPS61164310A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03286606A (en) * | 1990-04-03 | 1991-12-17 | Nec Corp | Operational amplifier circuit |
| US5432476A (en) * | 1993-04-09 | 1995-07-11 | National Semiconductor Corporation | Differential to single-ended converter |
| US6215357B1 (en) * | 1997-09-03 | 2001-04-10 | Canon Kabushiki Kaisha | Operational amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03125509A (en) | Amplifier circuit with switch | |
| US6097245A (en) | Differential output amplifier arrangement and method for tuning the output impedance of a differential output amplifier | |
| JPS62287705A (en) | Btl amplifier circuit | |
| JPH06224689A (en) | Rc filter for low-frequency and extremely low-frequency application devices | |
| JPS61164310A (en) | Amplifier circuit | |
| JPS631768B2 (en) | ||
| JPS60236509A (en) | Differential variable amplifier circuit | |
| JPS61219208A (en) | Variable-gain amplifier | |
| JPS62227204A (en) | Differential amplifier | |
| JPH0418251Y2 (en) | ||
| JPS645367Y2 (en) | ||
| JP3360911B2 (en) | Differential amplifier circuit | |
| JPS58213510A (en) | Amplifying circuit | |
| JPS6259926B2 (en) | ||
| JPH0352027Y2 (en) | ||
| JP3441260B2 (en) | Offset adjustment circuit in differential amplifier circuit | |
| JPS5921109A (en) | Power amplifier having constant output characteristic | |
| JPS62117403A (en) | Current mirror circuit | |
| JP2911901B2 (en) | Damping circuit | |
| SU1635250A1 (en) | Power amplifier | |
| JPH02302109A (en) | Amplifier | |
| JPH0533563B2 (en) | ||
| JPS58114560A (en) | Power feeding circuit | |
| JPH05343920A (en) | Positive negative waveform separation circuit | |
| JPS5912206B2 (en) | Direct connection type B class amplifier |