JPS5912206B2 - Direct connection type B class amplifier - Google Patents

Direct connection type B class amplifier

Info

Publication number
JPS5912206B2
JPS5912206B2 JP52102487A JP10248777A JPS5912206B2 JP S5912206 B2 JPS5912206 B2 JP S5912206B2 JP 52102487 A JP52102487 A JP 52102487A JP 10248777 A JP10248777 A JP 10248777A JP S5912206 B2 JPS5912206 B2 JP S5912206B2
Authority
JP
Japan
Prior art keywords
resistor
transistor
preamplifier
stage
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52102487A
Other languages
Japanese (ja)
Other versions
JPS5329052A (en
Inventor
ハ−バ−ト・ダグラス・バ−バ−
ゲ−リ−・カ−テイス・ソルタ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linear Technology LLC
Original Assignee
Linear Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linear Technology LLC filed Critical Linear Technology LLC
Publication of JPS5329052A publication Critical patent/JPS5329052A/en
Publication of JPS5912206B2 publication Critical patent/JPS5912206B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26Push-pull amplifiers; Phase-splitters therefor

Description

【発明の詳細な説明】 本発明はICの低レベル低電力直結式8級アンプ、更に
詳しくはアイドリンク電流のレベルが極めて低くしかも
歪のレベルが低い補聴器に使用するのに最適なICの低
レベル低電力直結式8級アンプに関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention is a low-level, low-power direct-coupled class 8 IC amplifier, and more specifically, a low-level IC that is ideal for use in hearing aids with extremely low idle link current levels and low distortion levels. This relates to a low-power direct-coupled class 8 amplifier.

補聴器等に使用される8級アンプは通常、トランジスタ
出力段に接続された3段直結式プリアンプを備えている
Class 8 amplifiers used in hearing aids and the like typically include a three-stage direct-coupled preamplifier connected to a transistor output stage.

このアンプにおいては歪が長い間の問題となっていた。Distortion has long been a problem with this amplifier.

トランジスタに電流が流れるとそのトランジスタのゲイ
ンが増えるのがその歪の発生する主な原因である。
The main cause of distortion is that when current flows through a transistor, the gain of that transistor increases.

適当な入力信号がそのアンプに入り出力トランジスタに
流れる電流が増えるとその出力トランジスタのゲインも
増える。
When a suitable input signal enters the amplifier and the current flowing through the output transistor increases, the gain of that output transistor also increases.

その電流の増加にしたがってゲインの増加は500倍に
も達することがある。
As the current increases, the gain increase can reach as much as 500 times.

都合の悪いことに、前aeトランジスタすなわち3段プ
リアンプトランジスタのゲインの減少は(直結式アンプ
の種にのトランジスタに接続されている抵抗負荷の相違
のために)出力トランジスタのゲインの増加より小さい
、したがって全体としてそのアンプのゲインは電流の大
きさに従って増加してしまう。
Unfortunately, the decrease in gain of the pre-AE transistor, the three-stage preamplifier transistor, is less than the increase in gain of the output transistor (due to the difference in the resistive loads connected to the transistors in the direct-coupled amplifier species). Therefore, the overall gain of the amplifier increases with the magnitude of the current.

これが出力側における波形の歪の原因となる。This causes waveform distortion on the output side.

この歪の問題を解決するために、従来は出力トランジス
タを比較的バイレベルのアイドリンク電流でバイアスし
て出力トランジスタの電流の変化すなわちゲインの変化
を小さくするようにしていた。
In order to solve this distortion problem, conventionally the output transistor is biased with a relatively bi-level idle link current to reduce the change in the output transistor's current, that is, the change in the gain.

カナダ特許第811844号および第844156号に
示されているような叫型的な従来技術の8級アンプにお
いては2つの出力アンプの各すに対して200μAのア
イドリング電流が使用されている。
In conventional class 8 amplifiers such as those shown in Canadian Patent Nos. 811,844 and 844,156, an idling current of 200 μA is used for each of the two output amplifiers.

1個の極めて小さな電池を電源として使用するような補
聴器等に使用する場合には、電池の寿命を長くするため
にアイドリンク電流が小さい方が望ましい。
When used in a hearing aid or the like that uses one extremely small battery as a power source, it is desirable that the idle link current be small in order to extend the life of the battery.

補聴器用の低レベルの直結式8級アンプのもう1つの問
題は、そのアンプの負荷が周波数の変化によってインピ
ーダンスの変化する補聴器用レシーバ−であることであ
る。
Another problem with low-level direct-coupled Class 8 amplifiers for hearing aids is that the load of the amplifier is a hearing aid receiver whose impedance changes with frequency.

一般に補聴器用レシーバ−のインピーダンスは周波数の
増加とともに高くなる。
Generally, the impedance of a hearing aid receiver increases as the frequency increases.

従来の8級アンプの出力トランジスタのゲインは負荷イ
ンピーダンスにほぼ比例して増加する。
The gain of the output transistor of a conventional class 8 amplifier increases approximately in proportion to the load impedance.

したがって増巾される信号の高調波は基本波より大きく
増巾されることになり、歪が一層大きくなる。
Therefore, the harmonics of the amplified signal are amplified more than the fundamental wave, resulting in even greater distortion.

上記のような事情に鑑みて本発明はアイドリンク電流の
レベルが低くしかも歪のレベルが低いICの低レベル低
電力8級アンプを提供することを目的とするものである
In view of the above circumstances, an object of the present invention is to provide a low-level, low-power class 8 amplifier using an IC that has a low level of idle link current and a low level of distortion.

本発明によれば、各出力トランジスタのコレクタが、は
ぼ抵抗のみで構成された帰還ループを介して1段目のプ
リアンプトランジスタに接続された2チヤンネルアンプ
が提供される。
According to the present invention, there is provided a two-channel amplifier in which the collector of each output transistor is connected to a first-stage preamplifier transistor via a feedback loop made up of only hollow resistors.

これによって歪を極めて小さくすることのできるAC負
帰還が提供され、アンプは大体50μA程度のアイドリ
ンク電流で作動することができるようになり、しかもそ
のときの歪は500μA程度のアイドリング電流で作動
する従来の8級アンプの歪より小さくなる。
This provides AC negative feedback that can produce extremely low distortion, allowing the amplifier to operate with an idle current of approximately 50 μA; The distortion is smaller than that of conventional class 8 amplifiers.

その出力トランジスタのコレクタに接続された各AC帰
還ループの抵抗部分は、その出力トランジスタのコレク
タが電源電圧を越えて0.6v以上振れることができる
ように電源電圧から電気的に絶縁されている。
The resistive portion of each AC feedback loop connected to the collector of its output transistor is electrically isolated from the power supply voltage such that the collector of that output transistor can swing more than 0.6 volts beyond the power supply voltage.

さらに、少なくとも1対の(望ましくは少なくとも2対
の)プリアンプトランジスタのエミッタを一緒に抵抗を
介してアースに接続することによって共通モードの歪力
排除されろ。
Additionally, common mode distortion forces are eliminated by connecting the emitters of at least one pair (preferably at least two pairs) of preamplifier transistors together through a resistor to ground.

以下図面を参照して本発明の実施例を詳細に説明する。Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図において本発明の一実施例の低レベル、低電力の
IC直結式8級アンプ2は入力信号(Vin)源4を有
している。
In FIG. 1, a low-level, low-power IC direct-coupled class 8 amplifier 2 according to an embodiment of the present invention has an input signal (Vin) source 4. In FIG.

この入力信号源4は通常、ダブルエンドで接続された補
聴器用マイクロホンであるが、シングルエンドのマイク
ロホンの信号をダブルエンドの信号に変換する分相器に
接続されたシングルエンドの出力を有するマイクロホン
でもよい。
This input signal source 4 is typically a double-ended hearing aid microphone, but it can also be a microphone with a single-ended output connected to a phase splitter that converts the single-ended microphone signal into a double-ended signal. good.

本実施例のアンプ2は全く同じ2つのチャンネル8,1
0を有する2チヤンネルプリアンプ6を有している。
The amplifier 2 of this embodiment has exactly the same two channels 8 and 1.
It has a two-channel preamplifier 6 with 0.

このチャンネル8,10はそれぞれ入力信号Vinの片
側半分を増巾する。
The channels 8 and 10 each amplify one half of the input signal Vin.

プリアンプ6からの信号は出力段12で更に増巾されト
ランス14で組み合わされて負荷16に供給される。
The signals from the preamplifier 6 are further amplified at the output stage 12, combined at the transformer 14, and supplied to the load 16.

次にプリアンプのチャンネル8と出力段12(7)上半
分について更に詳しく説明する。
Next, the channel 8 of the preamplifier and the upper half of the output stage 12 (7) will be explained in more detail.

なおプリアンプのもう1つのチャンネル10と出力段1
2の下半分はそれぞれチャンネル8および上半分と全く
同じ構造をしているから詳しい説明は省略する。
In addition, another channel 10 of the preamplifier and output stage 1
The lower half of the channel 2 has exactly the same structure as the channel 8 and the upper half, respectively, so a detailed explanation will be omitted.

プリアンプのチャンネル8はそれぞれトランジスタQ1
、Q2 、Q3 (図では全てNPN)ランジスタと
して示されている。
Channel 8 of the preamplifier each has a transistor Q1
, Q2, Q3 (all NPN in the figure) are shown as transistors.

)によってそれぞれ構成される3つの段を有している。).

(このプリアンプは常に奇数段である。(This preamplifier always has an odd number of stages.

)信号源4の一端がコンデンサーC2を介して1段目の
トランジスタQ1のベースに接続されており、このトラ
ンジスタQ1のエミッタは抵抗R2を介してアースに接
続されている。
) One end of the signal source 4 is connected to the base of the first stage transistor Q1 via a capacitor C2, and the emitter of this transistor Q1 is connected to ground via a resistor R2.

このトランジスタQ1のコレクタは抵抗R3,R,を介
して電源の正電極vbに接続されており、さらに2段目
のトランジスタQ2のベースにも接続されている。
The collector of this transistor Q1 is connected to the positive electrode vb of the power supply via resistors R3, R, and further connected to the base of the second stage transistor Q2.

この2段目のトランジスタQ2のコレクタはコンデンサ
ーC3と抵抗R12を介して前記1段目のトランジスタ
Q1 のコレクタに、抵抗R7を介して電源の正電極v
bに接続されており、更に3段目のトランジスタQ3の
ベースにも接続されている。
The collector of this second-stage transistor Q2 is connected to the collector of the first-stage transistor Q1 via a capacitor C3 and a resistor R12, and is connected to the positive electrode V of the power supply via a resistor R7.
b, and further connected to the base of the third stage transistor Q3.

さらにトランジスタQ2のエミッタは互いに並列する抵
抗R5とトランジスタQ5のコレクターエミッタ回路を
介してアースに接続されている。
Further, the emitter of the transistor Q2 is connected to ground via a resistor R5 and a collector emitter circuit of the transistor Q5, which are parallel to each other.

3段目のトランジスタQ3のエミッタは抵抗R6を介し
てアースに接続されている。
The emitter of the third stage transistor Q3 is connected to ground via a resistor R6.

このトランジスタQ3のコレクタは抵抗RB t R
IQを介して電源の正電極に接続されており、さらに出
力段の上半分を形成するトランジスタQ4のベースにも
接続されている。
The collector of this transistor Q3 is a resistor RB t R
It is connected to the positive electrode of the power supply via IQ, and further connected to the base of transistor Q4 forming the upper half of the output stage.

またこのトランジスタQ4のエミッタはアースに接続さ
れており、コレクタはトランス14のセンタータップを
有する一次コイル18の一端に接続されている。
The emitter of this transistor Q4 is connected to ground, and the collector is connected to one end of a primary coil 18 having a center tap of the transformer 14.

(この一次コイル18のセンタータップは電源の正電極
に接続されている。
(The center tap of this primary coil 18 is connected to the positive electrode of the power source.

)トランス14の二次コイル20は負荷16に接続され
ている。
) The secondary coil 20 of the transformer 14 is connected to the load 16.

従来め8級アンプと同様に信号Vinがプリアンプの入
力(トランジスタQ1 、Q1′のベース)に差動的に
入力されるとチャンネル8,10はそれぞれ互いに18
ゲ異相のずれたシングルエンドの信号を増d〕する。
Similar to conventional class 8 amplifiers, when the signal Vin is differentially input to the inputs of the preamplifier (the bases of transistors Q1 and Q1'), channels 8 and 10 are 18
[d] increases the out-of-phase single-ended signal.

その増巾された信号は次に出力段12の入力すなわち出
力トランジスタQ4 tQ4’のベースに供給される
The amplified signal is then applied to the input of output stage 12, ie the base of output transistor Q4 tQ4'.

それによって出力トランジスタQ4 tQ+’は交互に
ON、OFF’する。
As a result, the output transistor Q4 tQ+' is turned ON and OFF' alternately.

すなわち出力トランジスタQ+ 、Qa’のいずれか
一方が入力信号サイクルの上下いずれかの半分の間ON
し、その間他方のトランジスタはOF’F’しており、
入力信号サイクルの他の半分の間は逆にその他方のトラ
ンジスタがONL、その間前記一方のトランジスタがO
FFしている。
In other words, either output transistor Q+ or Qa' is ON during either the upper or lower half of the input signal cycle.
However, during that time, the other transistor is OFF'.
Conversely, during the other half of the input signal cycle, the other transistor is ON; during that time, said one transistor is OFF.
I'm on FF.

出力トランジスタQ4 tQ*’のコレクタにそれぞれ
現われる半波形信号はトランス14によって差動的に組
み合わされ、負荷16を横断して完全なサイン波が再形
成される。
The half-wave signals appearing at the collectors of the output transistors Q4 tQ*' are differentially combined by the transformer 14 to re-form a complete sine wave across the load 16.

8級アンプの出力段の重要な特性は高出力の信号を出力
することができ、しかも極めて低い零入力電流において
はアイドリンクしていることであり、これは補聴器に使
用際重要な特徴である。
An important characteristic of the output stage of a class 8 amplifier is that it can output high-power signals, yet remains idle at extremely low quiescent currents, an important characteristic when used in hearing aids. .

出力段トランジスタQ4 yQa’のアイドリング電流
を制御するために、従来と同様にその出力段トランジス
タChsQ4’のベース電圧を一定に保持するためのD
C負帰還回路が設けられている。
In order to control the idling current of the output stage transistor Q4 yQa', D is used to keep the base voltage of the output stage transistor ChsQ4' constant as in the conventional case.
A C negative feedback circuit is provided.

そのDC負帰還回路はプリアンプの出力からそのプリア
ンプの1段目のトランジスタのベースに帰る抵抗を含む
接続からなっている。
The DC negative feedback circuit consists of a connection including a resistor from the output of the preamplifier back to the base of the first stage transistor of the preamplifier.

すなわち、その接続は抵抗R8とRIOの接続部から抵
抗R9゜R1を介してトランジスタQ1のベースに接続
されている。
That is, the connection is from the connection between resistor R8 and RIO to the base of transistor Q1 via resistor R9°R1.

コンデンサー01によって減結合することによってAC
信号がこの接続を通って帰還するのが防止されている。
AC by decoupling by capacitor 01
Signals are prevented from returning through this connection.

このコンデンサーC1ハ全てのAC信号をアースに短絡
させる。
This capacitor C1 shorts all AC signals to ground.

このDC負帰還回路の作用は従来公知のものであり、前
述したカナダ特許第84.4156号に詳細に説明され
ている。
The operation of this DC negative feedback circuit is well known in the art and is explained in detail in the aforementioned Canadian Patent No. 84.4156.

前述したように例えばカナダ特許第844156号に示
されているような従来のB級アンプの大きな欠点は出力
側における振巾が極めて大きいことに帰因する歪である
As mentioned above, a major drawback of conventional class B amplifiers, such as those shown in Canadian Patent No. 844,156, is distortion due to the extremely large amplitude on the output side.

これは次のような理由によるものである。This is due to the following reasons.

すなわち、トランジスタQ4がONすると、そのトラン
ジスタQ4を流れる電流はDCアイドリンク電流(これ
は50μA程度の場合がある。
That is, when the transistor Q4 is turned on, the current flowing through the transistor Q4 is a DC idle link current (this may be about 50 μA).

)から25mAに達する程のピーク電流まで、すなわち
500倍も増大する。
) to a peak current as high as 25 mA, an increase of 500 times.

トランジスタQ4のゲインはそのトランジスタQ4を流
れる電流に比例するから、そのゲインも500倍にも増
大する。
Since the gain of transistor Q4 is proportional to the current flowing through it, its gain also increases by a factor of 500.

トランジスタQ3によって見られる負荷は互に並列に接
続されたトランジスタQ4と抵抗R8。
The load seen by transistor Q3 is transistor Q4 and resistor R8 connected in parallel with each other.

RIQ である。It is RIQ.

(抵抗R0は極めて大きく、一次近似では無視すること
ができる。
(Resistance R0 is extremely large and can be ignored in a first-order approximation.

)トランジスタQ、によって与えられる入力インピーダ
ンスはトランジスタQを流れる電流に逆比例し、その電
流の増加と同じオーダーで(すなわち500分の1にま
で)減少する。
) The input impedance presented by transistor Q, is inversely proportional to the current flowing through transistor Q, and decreases by a factor of 500 on the same order of magnitude as that current increases.

しかしながら、抵抗Rgt R10の効果によって、ト
ランジスタQ3の負荷は500倍も減少せずにそれより
相当少ない割合でしか減少しない。
However, due to the effect of resistor Rgt R10, the load on transistor Q3 is reduced not by a factor of 500, but by a much smaller percentage.

すなわち、トランジスタQ4によってトランジスタQ3
に与えられるインピーダンスヲRi n 、Q4 と
するとトランジスタQ3の負荷RL3は で表わされろ。
That is, transistor Q4 causes transistor Q3 to
The load RL3 of the transistor Q3 is expressed as Rin and Q4.

この式から明らかなように、抵抗RgyRtgの存在に
よって、トランジスタQ3の負荷RL3はトランジスタ
Q4の入力インピーダンスRl n 、Q4に比例しな
い。
As is clear from this equation, due to the presence of the resistor RgyRtg, the load RL3 of the transistor Q3 is not proportional to the input impedance Rl n of the transistor Q4, Q4.

トランジスタQ4の入力インピーダンスが減少すると(
すなわちトランジスタQ4を流れる電流が増加すると)
トランジスタQ3の負荷はトランジスタQ4の入力イン
ピーダンスの減少より小さい割合で減少する。
When the input impedance of transistor Q4 decreases (
In other words, when the current flowing through transistor Q4 increases)
The load on transistor Q3 decreases at a rate less than the decrease in the input impedance of transistor Q4.

トランジスタQのゲインは一次近似まではトランジスタ
Q3の負荷に比例するから、トランジスタQ3のゲイン
はトランジスタQ4のゲインの増加分根は減少しない。
Since the gain of transistor Q is proportional to the load of transistor Q3 up to a first order approximation, the gain of transistor Q3 does not decrease by the root of the increase in the gain of transistor Q4.

大きな信号は小さな信号より大きく増巾されるから、こ
れによって歪が発生する。
This causes distortion because large signals are amplified more than small signals.

そのため負荷16に供給されろ信号の波形が歪むことに
なる。
Therefore, the waveform of the signal supplied to the load 16 will be distorted.

この歪の問題はトランス14と抵抗16からなる負荷が
補聴器用トランスデユーサ−(レシーバ−)である場合
には一層大きな問題となる。
This problem of distortion becomes even more serious when the load consisting of the transformer 14 and resistor 16 is a transducer (receiver) for a hearing aid.

出力段トランジスタQ4 、Q4’のゲインは負荷イ
ンピーダンスにほぼ比例し、またレシーバ−のインピー
ダンスは周波数が高くなると増加するから歪から生ずる
高調波は基本板より大きく増巾される。
The gains of the output stage transistors Q4 and Q4' are approximately proportional to the load impedance, and the impedance of the receiver increases as the frequency increases, so harmonics resulting from distortion are amplified to a greater extent than in the basic board.

したがって、歪が強調されることになる。Therefore, distortion will be emphasized.

従来のB級アンプにおいては通常、出力段のアイドリン
ク電流を増加させることによって(出力トランジスタの
電流の変イヒ率を小さくするため)この問題を解決しよ
うとしていた。
Conventional class B amplifiers usually attempt to solve this problem by increasing the idle link current of the output stage (to reduce the rate of change of current in the output transistor).

このアイドリンク電流は1個の出力トランジスタ毎に普
通200μA乃至それ以上である。
This idle link current is typically 200 μA or more per output transistor.

しかしながらこのような比較的大きなアイドリンク電流
を使用してさえも、従来のB級アンプを使用した補聴器
の音響歪は普通10%以上もあった。
However, even with such relatively large idle link currents, acoustic distortion in hearing aids using conventional class B amplifiers was typically greater than 10%.

本発明は新規な回路を使用することによって、出力段ト
ランジスタのアイドリンク電流を小さくしても(各出力
トランジスタ毎に50μA程度まで)200μAのアイ
ドリング電流の従来のB級アンプより歪が小さくなるよ
うにしたものである。
By using a novel circuit, the present invention is capable of reducing distortion even when the idle link current of the output stage transistors is reduced (up to about 50 μA for each output transistor) compared to a conventional class B amplifier with an idling current of 200 μA. This is what I did.

実際に、本発明にしたがって組み立てられたプロトタイ
プの補聴器用8級アンプの歪はほぼ2%程度しかなかっ
た。
In fact, the distortion of a prototype hearing aid class 8 amplifier assembled in accordance with the present invention was approximately 2%.

これは従来の500μAのアイドリング電流を使用した
補聴器用8級アンプの性能に匹敵するものである。
This is comparable to the performance of a conventional class 8 amplifier for hearing aids that uses an idling current of 500 μA.

本発明の重要な特徴の1つは新規なAC負帰還回路を設
けたことである。
One of the important features of the present invention is the provision of a novel AC negative feedback circuit.

すなわち、各出力トランジスタQ4 、Q+’のコレク
タは抵抗によって、すなわち抵抗R1□ 、R3(R1
□′、R3うを介して1段目のトランジスタQ1 tQ
t’のコレクタ回路に接続されている。
That is, the collector of each output transistor Q4, Q+' is connected by a resistor, that is, resistor R1□, R3(R1
□′, first stage transistor Q1 tQ via R3
It is connected to the collector circuit of t'.

このAC負帰還回路によってアンプのゲインが直線化さ
れ出力依存の非直線性に帰因する歪が小さくなることが
発見された。
It has been discovered that this AC negative feedback circuit linearizes the gain of the amplifier and reduces distortion due to output-dependent nonlinearity.

この帰還によって、アンプのゲインに対する負荷インピ
ーダンスの影響が小さくなり、レシーバ−等のような周
波数によってインピーダンスの変化する負荷を使用した
ときの歪の強調が小さくなる。
This feedback reduces the influence of load impedance on the gain of the amplifier, and reduces emphasis on distortion when a load whose impedance changes depending on frequency, such as a receiver, is used.

抵抗R1□、R4の比R11/R,を掛げたトランジス
タQ2 、Q3.94段の開放ループゲインが1より大
きいときには、プリアンプと出力段からなる回路のゲイ
ンの出力段電流に対する依存度が極めて低くなる。
When the open loop gain of transistors Q2 and Q3.94 stages multiplied by the ratio R11/R of resistors R1 and R4 is greater than 1, the dependence of the gain of the circuit consisting of the preamplifier and output stage on the output stage current is extremely low. Become.

前述のように本発明の8級アンプにおいては出力トラン
ジスタ毎のアイドリンク電流がほぼ50μAでも歪が2
%程度であり、これは許容し得ろ値である。
As mentioned above, in the class 8 amplifier of the present invention, even if the idle link current for each output transistor is approximately 50 μA, the distortion is only 2.
%, which is an acceptable value.

抵抗allを通るAC帰還ループはトランジスタQ1の
ベースには接続されていない。
The AC feedback loop through resistor all is not connected to the base of transistor Q1.

それはそのループをトランジスタQ1 のベースに接続
すると前述のDC帰還ループと干渉し合ってトラフ2フ
291段の入力インピーダンスを低下させるからである
This is because if the loop is connected to the base of the transistor Q1, it will interfere with the aforementioned DC feedback loop and lower the input impedance of the trough 291 stage.

トラフ2フ291段の入力インピーダンスが低下すると
ゲインが減少しトーンの制御が困難になるから、補聴器
に使用するためには望ましくない。
If the input impedance of the trough 291 stage decreases, the gain decreases and tone control becomes difficult, which is not desirable for use in a hearing aid.

またプリアンプの1段目に抵抗R1□を介して接続して
、負帰還回路を構成するためにはトランジスタQ1’の
ベースに接続しなければならない(これはクロスカップ
リングとして知られている。
In addition, it must be connected to the first stage of the preamplifier via a resistor R1□ and connected to the base of the transistor Q1' to form a negative feedback circuit (this is known as cross-coupling).

)。この場合、トランスデユーサ−が良好な変圧器とし
て機能しないと、そのAC帰還ループの形成が不完全に
なり、その回路のゲインが予想外のものとなって歪を大
きくすることになりかねない。
). In this case, if the transducer does not function as a good transformer, its AC feedback loop may be incompletely formed, resulting in unexpected gain and distortion in the circuit. .

前記2つの帰還回路を有するアンプを安定させるために
抵抗R1□とコンデンサー03からなる補償回路が設け
られている。
A compensation circuit consisting of a resistor R1□ and a capacitor 03 is provided to stabilize the amplifier having the two feedback circuits.

図示したアンプはP形すブストレート(図示したトラン
ジスタの形に応じて)上の集積回路(IC)として構成
されろ。
The illustrated amplifier is constructed as an integrated circuit (IC) on a P-type substrate (depending on the type of transistors illustrated).

このような集積回路においては、抵抗は通常、エピタキ
シャルN影領域中の拡散されたP形層として形成される
In such integrated circuits, the resistor is typically formed as a diffused P-type layer in an epitaxial N-shaded region.

そのエピタキシャル領域は拡散層−絶縁層ダイオードが
導通しないように通常DC電源電圧でバイアスされてい
る。
The epitaxial region is typically biased at a DC power supply voltage so that the diffusion-insulator diode does not conduct.

しかしながら、本発明の回路においては、出力トランジ
スタQa 、Q4’のコレクタ電圧はトランスの作用
のために電源電圧の上下に振れることがある。
However, in the circuit of the present invention, the collector voltages of the output transistors Qa and Q4' may swing above and below the power supply voltage due to the action of the transformer.

もし、拡散層の電圧がDC電源電圧より0.6V高くな
ると抵抗R□I、R11の拡散層−絶縁層ダイオードが
導通して、出力が短絡されてしまう。
If the voltage of the diffusion layer becomes 0.6 V higher than the DC power supply voltage, the diffusion layer-insulating layer diode of the resistors R□I and R11 becomes conductive, and the output is short-circuited.

これを防止するために抵抗R11゜R1□′を形成する
際に第2図に示されるような従来にない配置がなされる
In order to prevent this, an unprecedented arrangement as shown in FIG. 2 is used when forming the resistor R11°R1□'.

第2図においてその上に回路が形成されるP形すブスト
レート30は従来同様接地されており、抵抗R11はエ
ピタキシャルN影領域34中のP形材料32として示さ
れている。
In FIG. 2, the P-type substrate 30 on which the circuit is formed is conventionally grounded, and resistor R11 is shown as P-type material 32 in the epitaxial N-shaded region 34.

また抵抗allの両接点は36.38で示されている。Further, both contacts of the resistor all are indicated by 36.38.

さらに領域34には接点が設けられておらず領域34は
浮遊状態に保たれている。
Furthermore, no contact is provided in the region 34, and the region 34 is kept in a floating state.

このようにして、抵抗allの接点の電圧が電源電圧の
上でも下でも、P形材料32とN影領域34によって形
成されるダイオードが導通して出力が短絡されることが
ないようになっている。
In this way, whether the voltage at the contacts of resistor all is above or below the supply voltage, the diode formed by the P-type material 32 and the N-shaded region 34 will not conduct and short-circuit the output. There is.

また抵抗R1□ 、R11’は厚膜乃至薄膜沈澱技術を
使用したり、別体の抵抗を使用したりする他の方法によ
って絶縁してもよい。
The resistors R1□ and R11' may also be insulated by other methods, such as using thick or thin film deposition techniques or using separate resistors.

抵抗R11tR11′は電源電圧からもサブストレート
30からも絶縁されているし、さらにお互いに絶縁され
ているが、(両者は異なる独立した浮遊領34上に位置
せしめられている。
The resistors R11tR11' are insulated both from the power supply voltage and from the substrate 30, and further insulated from each other (both are located on different and independent floating regions 34).

)、アンプ2の他の抵抗は必要に応じて、電源電圧でバ
イアスされた1つの領域内に収めることができる。
), the other resistors of the amplifier 2 can be placed in one region biased with the supply voltage, if desired.

これは第2図に示されている。This is shown in FIG.

第2図においてもう1つの領域50に、接点54を有す
る抵抗52が設けられている。
In another area 50 in FIG. 2, a resistor 52 with contacts 54 is provided.

この抵抗52は抵抗R1□ 、貼′以外の第1図中のど
の抵抗でもよく、さらに同一の領域50内に抵抗R11
、R1□′以外の全ての抵抗を収めてもよい。
This resistor 52 may be any resistor shown in FIG. 1 other than the resistor R1□ and the resistor R1
, R1□' may be included.

領域50は接点56を介して電源に接続されており、電
源電圧vbでバイアスされている。
Region 50 is connected to a power supply via contact 56 and is biased at power supply voltage vb.

一般に、抵抗が設けられている領域を電源電圧でバイア
スして領域50とサブストレート300間に逆バイアス
漏れ電流を供給し、それによってその逆バイアス漏れ電
流をその領域内の抵抗から供給する必要がないようにす
るのが望ましい。
Generally, the region in which the resistor is located must be biased with a power supply voltage to provide a reverse bias leakage current between region 50 and substrate 300, thereby providing the reverse bias leakage current from the resistor in that region. It is desirable to avoid this.

もしその漏れ電流が抵抗から供給されろとPNP)ラン
ジスタ作用が起きて、その抵抗からサブストレートへ過
剰の電流が流れることになる。
If the leakage current is supplied from a resistor, a PNP transistor action will occur, causing excessive current to flow from the resistor to the substrate.

しかしながら、(抵抗R11、R1□′の場合のように
)抵抗の電圧が電源電圧の上0゜6より高くなると、そ
の望ましくないトランジスタ作用は避けられなくなる。
However, if the voltage across the resistor becomes greater than 0°6 above the supply voltage (as in the case of resistors R11, R1□'), its undesirable transistor action becomes unavoidable.

そのために、抵抗R1□ JR11′のための領域は電
源から絶縁されており、さらに領域34をできるだけ小
さくすることによって、その望ましくないトランジスタ
作用の電流ゲインをできるだけ小さくするようになって
いる。
To this end, the area for the resistor R1□JR11' is isolated from the power supply, and by making the area 34 as small as possible, the current gain of its undesired transistor action is minimized as much as possible.

第2A図に示すように、領域34の境界は抵抗R1□を
形成している材料32に極めて接近せしめられている。
As shown in FIG. 2A, the boundaries of region 34 are brought into close proximity to material 32 forming resistor R1□.

言い換えれば領域34とサブストレート30の接触面積
ができるだけ小さくなるようになっている。
In other words, the contact area between the region 34 and the substrate 30 is made as small as possible.

本発明のアンプのもう1つの特徴は共通モードの歪を排
除することである。
Another feature of the amplifier of the present invention is the elimination of common mode distortion.

補聴器用電源は通常2〜15オームの出力インピーダン
スを有しているため、共通モードの歪の排除は補聴器に
おいては特に重要なことである。
Eliminating common mode distortion is particularly important in hearing aids since hearing aid power supplies typically have an output impedance of 2 to 15 ohms.

この電源の出力インピーダンスが、増巾すべき信号と匹
敵するような大きさの信号を電源ラインに発生させるこ
とがある。
The output impedance of this power supply may generate a signal on the power supply line that is comparable in magnitude to the signal to be amplified.

この電源ライン上の信号はプリアンプコレクタ回路を通
って通常の信号通路内に容易に進入し、歪の原因となる
Signals on this power supply line easily enter the normal signal path through the preamplifier collector circuit, causing distortion.

この電源ラインの信号は入力されろ信号の異相が186
)互いにずれている両チャンネルに共通であるため、ア
ンプが共通モードの信号と差信号とを区別して、共通モ
ードの信号のゲインを差信号のゲインより小さくするの
は重要なことである。
The signal of this power line should be inputted.
) It is important that the amplifier distinguish between the common mode signal and the difference signal so that the gain of the common mode signal is less than the gain of the difference signal.

共通モードの歪の排除(CMR)は差信号のゲインと共
通モードの信号のゲインの比によって測定することがで
きる。
Common mode distortion rejection (CMR) can be measured by the ratio of the gain of the difference signal and the gain of the common mode signal.

共通モードの歪の排除はトランジスタQa tQ3′
のエミッタを接続点40において接続し、さらにその接
続点40を抵抗R6を介してアースに接続することによ
ってプリアンプの3段目において行なわれる。
Common mode distortion is eliminated by transistor Qa tQ3'
This is done in the third stage of the preamplifier by connecting the emitters of 2 to 40 at a node 40, and connecting that node 40 to ground via a resistor R6.

このような構成によると、正方向への同じ信号が両方の
トランジスタQ3 、Q3′のベースに現われると、両
トランジスタはより良く導通し、それらのエミッタを正
電位にする。
According to such a configuration, when the same signal in the positive direction appears at the bases of both transistors Q3, Q3', both transistors conduct better and bring their emitters to a positive potential.

したがって、結局トランジスタQa 、Qs’のベー
ス−エミッタ電圧は全く乃至殆ど変化せず(一次近似ま
では)、共通モードの信号は全く乃至殆ど増巾されない
Therefore, in the end, the base-emitter voltages of transistors Qa, Qs' do not change at all or very little (to a first order approximation) and the common mode signal is not amplified at all or very little.

しかしながら、差動モードの信号がトランジスタQa
、Q3’のベースに現われると、例えば正方向への信
号がトランジスタQ3のベースに現われ、その信号に対
応する負方向への信号がトランジスタQ31のベースに
現われると、トランジスタQ3の正方向への電圧の変化
がトランジスタQa’の負方向への電圧の変化によって
キャンセルされるため、接続点40における電圧の差引
の変化は極めて小さい。
However, if the differential mode signal is
, Q3', for example, a positive-going signal appears at the base of transistor Q3, and when a corresponding negative-going signal appears at the base of transistor Q31, the positive-going voltage of transistor Q3 increases. Since the change in is canceled by the change in the voltage of transistor Qa' in the negative direction, the change in the voltage difference at the connection point 40 is extremely small.

したがって、トランジスタQ3のベース−エミッタ電圧
の変化が大きくなり、トランジスタQ3のベースに現わ
れた正方向への信号が増巾される。
Therefore, the change in the base-emitter voltage of transistor Q3 increases, and the positive-going signal appearing at the base of transistor Q3 is amplified.

このように、この段においては共通モードの信号は差動
モードの信号根太きく増巾されない、すなわち共通モー
ドの信号は排除される。
Thus, in this stage, the common mode signal is not amplified as much as the differential mode signal, ie, the common mode signal is eliminated.

これに対してトランジスタQ1.911段では共通モー
ドの歪の排除は行なわれない。
On the other hand, in the transistor Q1.911 stage, common mode distortion is not eliminated.

それは、抵抗R2t R2’が共通モードの信号に与え
られるゲインを小さくするけれども、差動モードの信号
に与えられるゲインをも同じように小さくしてしまうか
らである。
This is because although the resistor R2t R2' reduces the gain given to the common mode signal, it also reduces the gain given to the differential mode signal.

トランジスタQ2 、Q2′からなるプリアンプの2段
目においてはトランジスタQ5と抵抗R5によって共通
モードの歪の排除が行なわれる。
In the second stage of the preamplifier consisting of transistors Q2 and Q2', common mode distortion is eliminated by transistor Q5 and resistor R5.

トランジスタQ5のコレクターエミッタ回路は抵抗R5
と並列に接続されている。
The collector emitter circuit of transistor Q5 is resistor R5.
are connected in parallel.

トランジスタQ5はダイオード的に使用されるトランジ
スタQ6によって電源として作用するようにバイアスさ
れている。
Transistor Q5 is biased to act as a power supply by transistor Q6, which is used in diode fashion.

そのトランジスタQ6は図示のようにトランジスタQ5
のベースに接続されており、さらにそのコレクタは抵抗
R13を介して電源の正電極vbに接続されており、ト
ランジスタQ6を流れる電流がトランジスタQ5を流れ
ろ電流をセットする。
The transistor Q6 is the transistor Q5 as shown.
, and its collector is further connected to the positive electrode vb of the power supply via a resistor R13, so that the current flowing through transistor Q6 sets the current flowing through transistor Q5.

抵抗R5を使用しないで、トランジスタQ、のみによっ
て接続点42を接地して共通モードの歪を排除するよう
にすれば理想的(トランジスタQ5による電源は理論的
には無限のインピーダンスを有するから)であるが、そ
うすると、接続点42の電圧がその電源によって自由に
決定され、どのような電圧にもなるようになってしまう
It would be ideal if the resistor R5 was not used and the connection point 42 was grounded only by the transistor Q to eliminate common mode distortion (because the power supply by the transistor Q5 theoretically has infinite impedance). However, in this case, the voltage at the connection point 42 is freely determined by the power supply, and can be any voltage.

そうなると2段目のトランジスタQ2 、Q2’によっ
て供給されるDCゲインが破壊され、さらに抵抗R9,
R1からなるDC帰還ループによって与えられる調整作
用が破壊されてしまう。
If this happens, the DC gain provided by the second stage transistors Q2 and Q2' will be destroyed, and the resistors R9 and
The regulation effect provided by the DC feedback loop consisting of R1 is destroyed.

そのために、接続点42を有限の抵抗を介してアースに
接続し、トランジスタQ2 、Q2′のエミッタ電圧を
制御する必要があり、したがって、抵抗R5をトランジ
スタQ、と並列に接続する必要があるのである。
For this purpose, it is necessary to connect the connection point 42 to ground through a finite resistor to control the emitter voltage of the transistors Q2 and Q2', and therefore it is necessary to connect the resistor R5 in parallel with the transistor Q. be.

またトランジスタQa 、Qs’のエミッタと接続点
40の間およびトランジスタQ21Q2′のエミッタと
接続点420間に小抵抗を挿入しても、それらの段にお
げろ共通モードの歪排除機能は殆ど小さくならない。
Furthermore, even if a small resistor is inserted between the emitters of transistors Qa and Qs' and connection point 40, and between the emitter of transistors Q21Q2' and connection point 420, the common mode distortion elimination function of those stages will hardly decrease. .

次に第1図に示した実施例の回路と極めて良く似た回路
を示す第3図について説明する。
Next, FIG. 3, which shows a circuit very similar to the circuit of the embodiment shown in FIG. 1, will be described.

なお、第3図においては、第1図と同様な部分には同じ
番号を付した。
In FIG. 3, the same parts as in FIG. 1 are given the same numbers.

第3図の回路は第1図の回路よりゲインが小さくなるよ
うに設計されており、したがって第3図のトランジスタ
Q2 、Q2′はPNP)ランジスタになっている。
The circuit of FIG. 3 is designed to have a smaller gain than the circuit of FIG. 1, and therefore the transistors Q2 and Q2' of FIG. 3 are PNP transistors.

このトランジスタQ2 、Q2′のエミッターコレクタ
回路を流れる電流は実際にはトランジスタQ31Q3’
のベース電流であるから、第3図の回路のゲインも消費
電力も第1図の回路に比べて小さくなる。
The current flowing through the emitter-collector circuit of transistors Q2 and Q2' is actually transistor Q31Q3'.
Since the base current is , the gain and power consumption of the circuit shown in FIG. 3 are smaller than those of the circuit shown in FIG.

この回路においては、トランジスタQ3のエミッタとト
ランジスタQ3’のエミッタを接続し、さらにそれらを
抵抗R4を介して接地し、また同様にトランジスタQ1
のエミッタをトランジスタQ 1/のエミッタに接続
し、さらにそれらを抵抗R14を介して接地することに
よって共通モードの歪が排除される。
In this circuit, the emitter of transistor Q3 and the emitter of transistor Q3' are connected and grounded via resistor R4, and similarly transistor Q1
Common mode distortion is eliminated by connecting the emitter of transistor Q 1/ to the emitter of transistor Q 1/ and also grounding them through resistor R14.

第3図の回路においてはコンデンサーC3。In the circuit of Figure 3, capacitor C3.

03′が、信号に追随するために相当大きな充電電流を
必要とする。
03' requires a fairly large charging current to follow the signal.

場合によっては、トランジスタQ2のコレクタ電流が小
さく、その適当な充電電流をまかなえないことがあり、
そうすると歪の原因となる。
In some cases, the collector current of transistor Q2 is small and cannot cover the appropriate charging current.
This will cause distortion.

したがって、破線で示すように、トランジスタQ2
、Q2’のコレクタを抵抗R209R20’によってア
ースに接続し、トランジスタQ2 、にQ2’段の電
流を増加するようにしてもよい。
Therefore, as shown by the dashed line, transistor Q2
, Q2' may be connected to ground through resistors R209R20' to increase the current in the Q2' stage through transistors Q2 and Q2'.

さらに、抵抗R21によってトランジスタQ2のコレク
タとトランジスタQ2′のコレクタとを接続し、それに
よって、前記抵抗R29,R2,吟直加によるトランジ
スタQ2jQ2’のコレクタ電流の増加によって生ずる
ゲインの増加を補償するようにしてもよい。
Further, the collector of the transistor Q2 and the collector of the transistor Q2' are connected by the resistor R21, thereby compensating for the increase in gain caused by the increase in the collector current of the transistor Q2jQ2' due to the addition of the resistors R29 and R2. You may also do so.

さらに、もし必要ならば、破線で示すように、トランジ
スタQ3のコレクタとトランジスタQ4のベースの間お
よびトランジスタQ3′のコレクタとトランジスタQ4
’のベースの間にそれぞれ抵抗R2□ 、R22’
を設け、電流によるトランジスタQ4 tQ4’の入
力インピーダンスの変化を小さくすることによって、ト
ランジスタQ4の作動をさらに直線的にするようにして
もよい。
In addition, if necessary, between the collector of transistor Q3 and the base of transistor Q4 and between the collector of transistor Q3' and the base of transistor Q4, as shown in dashed lines.
Resistors R2□ and R22' between the bases of '
may be provided to make the operation of transistor Q4 more linear by reducing the change in the input impedance of transistor Q4 tQ4' due to current.

上述のような変更を除けば第3図の回路は第1図の回路
とほぼ同じである。
Except for the changes mentioned above, the circuit of FIG. 3 is substantially the same as the circuit of FIG. 1.

第4図に示す回路もまた第1図の回路とほぼ同しであり
、第4図においても、第1図と対応する部分には同じ番
号を付した。
The circuit shown in FIG. 4 is also substantially the same as the circuit shown in FIG. 1, and in FIG. 4, parts corresponding to those in FIG. 1 are given the same numbers.

第1図の回路と第4図の回路の差は、第4図の回路にお
いてはトランジスタQ5と抵抗R5が削除されているこ
とである。
The difference between the circuit of FIG. 1 and the circuit of FIG. 4 is that transistor Q5 and resistor R5 are eliminated in the circuit of FIG.

したがってプリアンプの2段目には共通モードの歪を排
除する機能はない。
Therefore, the second stage of the preamplifier does not have a function to eliminate common mode distortion.

その替りにトランジスタQ1のエミッタとトランジスタ
Q1’のエミッタとを接続し、抵抗R6を介してアース
に接続することによって第1段目に共通モードの歪排除
機能が与えられている。
Instead, a common mode distortion elimination function is provided to the first stage by connecting the emitter of transistor Q1 and the emitter of transistor Q1' and connecting to ground via resistor R6.

さらに補償抵抗R?2も削られている。Furthermore, compensation resistance R? 2 has also been deleted.

第1回の回路の各素子の叫型的な値が下記の表■に示さ
れている。
The typical values of each element in the first circuit are shown in Table 3 below.

表■ 素 子 値 R、R1’ 27 KΩ R2、R2’ 2.3にΩ R、R3’ 52 KΩ R4、R4’ 120Ω R510にΩ R6、R6’ 1゜5にΩ R7,R7′24にΩ R3,R3’ 400Ω Rg 、Rg’ 47 KΩ RIOット、O’ 9.IKΩR1□t
R1□′15にΩ R1□tR1□′ 8゜2にΩ R1336にΩ 負荷抵抗16 1 KΩ C,01′ 10 μf c2 o6o3μfC3、C3
’ 100 p fVb
1゜55VQ1 、Qt’、Q2 )
Q2”重工ミッタのQa 、Qs、’、Q5 、Q
a NPN)ランジスタQ4 ラQ4′
3重エミッタのNPN)ランジスタ トランス 14 1:1の巻線比のセンタータ
ップ付き、 表■に示すよ、に抵抗R1は抵抗R3、R1+に比して
抵抗値が小さい。
Table ■ Element Value R, R1' 27 KΩ R2, R2' Ω at 2.3 R, R3' 52 KΩ R4, R4' 120Ω Ω at R510 R6, R6' Ω at 1°5 Ω R7, R7' at 24 R3, R3' 400Ω Rg, Rg' 47 KΩ RIOt, O' 9. IKΩR1□t
Ω to R1□'15 Ω to R1□tR1□' 8゜2 Ω to R1336 Load resistance 16 1 KΩ C,01' 10 μf c2 o6o3μfC3, C3
'100 p fVb
1゜55VQ1, Qt', Q2)
Q2" Heavy industry mitter's Qa, Qs,', Q5, Q
a NPN) transistor Q4 a Q4'
Triple emitter NPN) transistor transformer 14 With center tap and 1:1 winding ratio.As shown in Table ■, the resistance value of resistor R1 is smaller than that of resistors R3 and R1+.

これによって、抵抗allを含むAC帰還ループがアン
プ中で優勢なりC状態に与える影響を小さくするととも
に、アンプの安定性を保持するのを助けろようになって
いる。
This reduces the influence of the AC feedback loop containing the resistor all on the prevailing C state in the amplifier, and helps maintain the stability of the amplifier.

また、トランジスタQ2のベースとトランジスタQ3の
コレクタの間にコンデンサーC3を接続する以外の補償
回路も使用することができろ。
Also, compensation circuits other than connecting capacitor C3 between the base of transistor Q2 and the collector of transistor Q3 could be used.

例えば直列に接続された補償用コンデンサーと抵抗をト
ランジスタQ3のベースとアースの間に挿入してもよい
For example, a series-connected compensation capacitor and resistor may be inserted between the base of transistor Q3 and ground.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のアンプの回路図、第2図は
AC帰還抵抗を電源電圧から絶縁する方法を説明するた
めの図、第2A図は第1図の実施例に使用されている浮
遊領域の抵抗を示す平面図、第3図、第4図はそれぞれ
他の実施例の回路図である。 4・・・入力信号源、6・・・チャンネルプリアンプ、
8.10・・・チャンネル、12・・・出力段、14・
・・トランス、16・・・負荷抵抗。
Fig. 1 is a circuit diagram of an amplifier according to an embodiment of the present invention, Fig. 2 is a diagram for explaining a method of insulating an AC feedback resistor from a power supply voltage, and Fig. 2A is a circuit diagram of an amplifier used in the embodiment of Fig. 1. 3 and 4 are circuit diagrams of other embodiments, respectively. 4...Input signal source, 6...Channel preamplifier,
8.10... Channel, 12... Output stage, 14...
...Transformer, 16...Load resistance.

Claims (1)

【特許請求の範囲】 1 電源に接続するための電源端子を有し、サブストレ
ート上に集積回路として形成された、下記の各特徴をす
る低レベル低電力直結式8級増巾器。 (a) はぼ同様な構成を持った2つの増巾チャンネ
ルを有していること。 (b) その2つのチャンネルがそれぞれ次のことを
特徴としていること。 1)1段目から3段目までの3つの互いに直結されたプ
リアンプゲイントランジスタを有するプリアンプチャン
ネルを有すること。 11)前記3段目のプリアンプトランジスタに直結され
た出力トランジスタを有すること。 111)前記3段目のプリアンプトランジスタのコレク
タを前記1段目のプリアンプトランジスタのベースに接
続し、前記出力トランジスタのDC電流を制御するDC
負帰還ループな有すること。 1v)前記1段目のプリアンプトランジスタのコレクタ
が第1の抵抗の一端に接続されており、その第1の抵抗
の他端が第2の抵抗の一端と接続点において接続されて
おり、さらにその第2の抵抗の他端が前記電源端子に接
続されており、前記第1の抵抗の抵抗値が第2の抵抗の
抵抗値より相当高いこと。 ■)前記出力トランジスタを流れる電流に対する各チャ
ンネルのゲインの依存度を低くするための本質的に抵抗
のみで形成されたAC負帰還回路を有しておシ、そのA
C負帰還回路が本体と一対の端子を有する帰還抵抗から
なっており、その帰還抵抗の一方の端子が前記出力トラ
ンジスタのコレクタに接続されており、他方の端子が前
記第1.第2の抵抗の接続点に接続されており、さらに
その帰還抵抗の抵抗値が前記第2の抵抗の抵抗値より相
当高いこと。 vl) 前記帰還抵抗の本体が前記電源端子から絶縁
されており、それによってその帰還抵抗における電圧が
電源電圧を越えて振れることができるようになっている
こと。 (c)前記プリアンプトランジスタのうちの少なくとも
2つのトランジスタのエミッタが互いに接続され、かつ
抵抗手段を介してアースに接続されており、それによっ
てそのプリアンプの共通モードの歪が排除されるように
なっていること。 (d) 一対の端子とセンタータップを備えた前記出
力トランジスタ用負荷を有すること。 (e) 前記両チャンネルの出力トランジスタが同じ
極性を有しており、その両出力トランジスタのエミッタ
とエミッタとが接続されておシ、さらに、一方の出力ト
ランジスタのコレクタが前記負荷の一方の端子に接続さ
れ、他方の出力トランジスタのコレクタが前記負荷の他
方の端子に接続されていること。 2 前記2段目の両プリアンプトランジスタのエミッタ
とエミッタとが接続され、さらにその両エミッタが抵抗
手段を介してアースに接続されており、それによって前
記プリアンプの2段目において共通モードの歪が排除さ
れるようになっていることを特徴とする特許請求の範囲
第1項記載の増巾器。 3 前記3段目の両プリアンプトランジスタのエミッタ
とエミッタとが接続されており、さらにその両エミッタ
が第3の抵抗を介してアースに接続されており、前記2
段目の両プリアンプトランジスタのエミッタとエミッタ
とが接続されておシ、さらにその両エミッタが第4の抵
抗を介してアースに接続されており、さらに、その第4
の抵抗と並列に接続された電源手段を備えており、その
電源手段がトランジスタのコレクターエミッタ回路であ
ることを特徴とする特許請求の範囲第2項記載の増巾器
。 4 前記第1.第3のプリアンプトランジスタの全ての
エミッタが互いに接続されており、さらに共通の抵抗を
介してアースに接続されていることを特徴とする特許請
求の範囲第2項記載の増巾器。 5 前記各帰還抵抗が前記サブストレートと同じ形の材
料で形成されており、さらにその前記本体が前記電源端
子に直接接続されていない反対の形の材料の領域によっ
て、前記サブストレートと電気的に絶縁されていること
を特徴とする特許請求の範囲第1項または第2項記載の
増巾器。 6 前記反対の形の材料の領域の端縁が前記帰還抵抗の
端縁と極めて接近していることを特徴とする特許請求の
範囲第5項記載の増巾器。
[Claims] 1. A low-level, low-power, direct-coupled class 8 amplifier having the following characteristics, having a power supply terminal for connection to a power supply, and formed as an integrated circuit on a substrate. (a) It has two amplification channels with a similar configuration. (b) the two channels are each characterized by: 1) Having a preamplifier channel having three preamplifier gain transistors directly connected to each other from the first stage to the third stage. 11) It has an output transistor directly connected to the third stage preamplifier transistor. 111) A DC that connects the collector of the third-stage preamplifier transistor to the base of the first-stage preamplifier transistor and controls the DC current of the output transistor.
Having a negative feedback loop. 1v) The collector of the first stage preamplifier transistor is connected to one end of a first resistor, the other end of the first resistor is connected to one end of a second resistor at a connection point, and The other end of the second resistor is connected to the power supply terminal, and the resistance value of the first resistor is considerably higher than the resistance value of the second resistor. (2) It has an AC negative feedback circuit consisting essentially of only resistance in order to reduce the dependence of the gain of each channel on the current flowing through the output transistor;
The C negative feedback circuit consists of a main body and a feedback resistor having a pair of terminals, one terminal of the feedback resistor is connected to the collector of the output transistor, and the other terminal is connected to the collector of the output transistor. The feedback resistor is connected to the connection point of the second resistor, and the resistance value of the feedback resistor is considerably higher than the resistance value of the second resistor. vl) The body of the feedback resistor is insulated from the power supply terminal, so that the voltage across the feedback resistor can swing beyond the power supply voltage. (c) the emitters of at least two of said preamplifier transistors are connected to each other and to ground via resistive means, so as to eliminate common mode distortion of said preamplifier; To be there. (d) having a load for the output transistor including a pair of terminals and a center tap; (e) The output transistors of both channels have the same polarity, the emitters of both output transistors are connected, and the collector of one output transistor is connected to one terminal of the load. and the collector of the other output transistor is connected to the other terminal of the load. 2. The emitters of both preamplifier transistors in the second stage are connected, and both emitters are further connected to ground through resistive means, thereby eliminating common mode distortion in the second stage of the preamplifier. The amplifier according to claim 1, characterized in that the amplifier is adapted to be 3. The emitters of both preamplifier transistors in the third stage are connected, and both emitters are further connected to ground via a third resistor, and
The emitters of both preamplifier transistors in the second stage are connected to each other, and both emitters are connected to ground via a fourth resistor.
3. The amplifier according to claim 2, further comprising a power supply means connected in parallel with the resistor, the power supply means being a collector emitter circuit of a transistor. 4. 1. above. 3. The amplifier according to claim 2, wherein all emitters of the third preamplifier transistors are connected to each other and further connected to ground via a common resistor. 5. Each of said feedback resistors is formed of a material of the same shape as said substrate, and further said body is electrically connected to said substrate by a region of material of an opposite shape that is not directly connected to said power supply terminal. 3. The amplifier according to claim 1 or 2, wherein the amplifier is insulated. 6. Amplifier according to claim 5, characterized in that the edges of said region of oppositely shaped material are in close proximity to the edges of said feedback resistor.
JP52102487A 1976-08-27 1977-08-26 Direct connection type B class amplifier Expired JPS5912206B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA000000260093 1976-08-27
CA260,093A CA1077581A (en) 1976-08-27 1976-08-27 Class b amplifier

Publications (2)

Publication Number Publication Date
JPS5329052A JPS5329052A (en) 1978-03-17
JPS5912206B2 true JPS5912206B2 (en) 1984-03-21

Family

ID=4106742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52102487A Expired JPS5912206B2 (en) 1976-08-27 1977-08-26 Direct connection type B class amplifier

Country Status (5)

Country Link
JP (1) JPS5912206B2 (en)
AU (1) AU514180B2 (en)
CA (1) CA1077581A (en)
DE (1) DE2737695C2 (en)
GB (1) GB1582449A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1244894A (en) * 1985-09-27 1988-11-15 William A. Cole Low voltage class b amplifier with low value decoupling capacitors
CN102694513A (en) * 2012-06-07 2012-09-26 苏州硅智源微电子有限公司 Class B amplifier integrated circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA811844A (en) * 1969-04-29 J. Hellstrom Melbourne Balanced amplifier system
CA844156A (en) * 1970-06-09 Westinghouse Electric Corporation Amplifier system
US3356538A (en) * 1964-09-29 1967-12-05 Gen Electric Electrodeposited ion exchange membrane and method of forming
US3683290A (en) * 1970-11-13 1972-08-08 Gould Inc Automatic volume control through preamplifier supply voltages

Also Published As

Publication number Publication date
DE2737695A1 (en) 1978-03-02
AU2821477A (en) 1979-03-01
GB1582449A (en) 1981-01-07
AU514180B2 (en) 1981-01-29
CA1077581A (en) 1980-05-13
DE2737695C2 (en) 1983-04-21
JPS5329052A (en) 1978-03-17

Similar Documents

Publication Publication Date Title
US4586000A (en) Transformerless current balanced amplifier
JPS6156642B2 (en)
US4085382A (en) Class B amplifier
JPH07162248A (en) Differential amplifier
US4629973A (en) Current stabilizing circuit operable at low power supply voltages
US3914704A (en) Feedback amplifier
JPH0447488B2 (en)
US5382919A (en) Wideband constant impedance amplifiers
US4068187A (en) Audio-frequency power amplifiers
JPS6262084B2 (en)
US5745587A (en) Hearing aid amplifier circuitry
US4283683A (en) Audio bridge circuit
JPS5912206B2 (en) Direct connection type B class amplifier
JPS6136408B2 (en)
JP2696986B2 (en) Low frequency amplifier
US4267521A (en) Compound transistor circuitry
JP3080488B2 (en) Differential amplifier
JPS631768B2 (en)
JP2509462Y2 (en) amplifier
US3460048A (en) Multistage direct coupled transistor amplifiers employing feedback
JPH05191157A (en) Balanced input type audio amplifying circuit
JPS61157015A (en) Variable gain amplifier
JPH0478044B2 (en)
JP3367875B2 (en) Logarithmic conversion circuit and transconductor using the same
JPS5918368Y2 (en) Current detection circuits such as power amplifier circuits