JPS61159698A - 警報和音発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は和音成分を合む警音を発生する１ビットマイク
ロプロセッサ−を使用した警報和音発生装置に関する。

〔従来の技術〕

自動車用ホーンの音としては、澄んだ単−調和者よりも
基本周波数成分の異なる２音の和音が好ましいものであ
る。又、２音の各々は、基本周波数成分をａ２００〜７
００Ｈｚ程度に設定し、聴感上、耳に聞こえやすい概略
１〜３ＫＨ１程度の周波数範囲内の高次倍音成分が音圧
の主成分となるように設定することが望ましいものであ
る。例えば、圧電式ホーン等の電気振動で励振されて音
を発する発音装置でこのような和音を発生させようとす
る場合、従来技術では次のような方法が考えられる。

すなわち、第２図に示すように、和音にするために発振
周波数の異なる２つの発振回路２１ａ。

２１ｂを設定し、各々に分周変調回路２２ａ、２２ｂな
どを設定して、基本周波数成分を含みかつ特定の高次倍
音成分を多（含む単位パルス列ＰＩ＋Ｐ２を出力するよ
うにする。そして、この技術は特開昭５７−２１０３９
５号公報に基づいた構造として考え出すことが出来た。

ところが、この構造では、独立した２つずつの発振回路
・変調回路を設けねばならず回路構成が複雑となり、さ
らに音色の要因である「各々の基本周波数成分および高
次倍音成分を任意に設定すること」は困難であった。

上記問題を解決するには、４ビット級のマイクロコンピ
ュータを用いて、タイミング演算しながら、基本周波数
成分の異なる２つの変調パルス信号を出力すればよいと
考えられるが、このようなマイクロコンピュータは蓄音
装置に実装するには高機能すぎて価格的にも高価なもの
である。

そこで本発明者らは、マイクロコンピュータの中で最も
低機能・低価格な１ビットマイクロプロセッサ−を用い
れば、以上の問題点を一挙に解決して、（１）基本周波
数成分の相互比率の安定した任意の実質的な和音を、（
２）簡単な回路構成で、（３）低価格で発生させること
が可能となる、と考えた。

〔発明が解決しようとする問題点〕

ところが、１ビットマイクロプロセッサ−というのは１
命令で１ビツト毎の処理をするもので、日本電装■製Ｎ
ＤＰＩＯＩＱなどが公知であるが、４〜８ビットマイク
ロプロセッサ−に比べ、（１）論理演算は１ビツト毎し
かできず、レジスタに設定した値をタイマの値と比較し
ながらＪＵＭＰ命令を実行させるというようなタイミン
グ計算はできない。　− （２）同時に２つ以上の入出力ポートへのアクセスはで
きない。

（３）１ビットマイクロプロセッサ−のメモリー容量は
一般に少ない。

という機能上の制約があり、このような１ビットマイク
ロプロセッサ−で基本周波数成分の異なる複数個の信号
を出力して実質的に和音を発生させ、かつ蓄音効果も充
分に発揮させ得ることば考えられなかった。

そこで本発明は、前記制約があるにもかかわらず、１ビ
ットマイクロプロセッサ−により音色良好な警報和音を
発生させる装置を提供することにより、充分な性能を持
ちながらコンパクト・低価格な警報和音発生装置の実現
を可能とするものである。

〔問題点を解決するための手段〕

そして、このために本発明は、複数個の出力ポートを有
する１ビットマイクロプロセッサ−を、使用し、該１ビ
ットマイクロプロセッサ−の前記出力ポートに複数個の
半導体スイッチング素子を接続し、該半導体スイッチン
グ素子の出力に基づいて実質和音成分を合む警音を発生
する発音装置を具備するものである。

そして、前記１ビットマイクロプロセッサ−は、前記複
数個の出力ポートに、プログラムに基づいてローとハイ
の繰り返し信号からなる矩形パルス列を出力するメモリ
ー手段を有している。しかも、前記矩形パルス列は、相
互に実質和音をなす複数個の基本周波数成分と該基本周
波数成分の複数倍の高次倍音成分を含む矩形パルス列か
ら成る。

更に、前記１ビットマイクロプロセッサ−は、前記半導
体スイッチング素子のＯＮ又はＯＦＦへの反転作動時期
が同時に生じないように前記メモリ手段からの情報を前
記複数の出力ポートに繰り返し出力し、かつこの１つの
繰り返し周期つまり和音周期の中に前記矩形パルス列の
中の複数の前記基本周波成分のそれぞれの単位周期が実
質整数個分含まれるようプログラムされているものであ
る。

〔作　用〕

そして、これにより以下の作用をなす。

（１）半導体スイッチング素子は１ビットマイクロプロ
セッサ−からの出力を増幅して発音装置の音圧を増す作
用をなす。

（２）ローとハイの繰り返し信号からなる矩形パルス列
であっても、そのローとハイのタイミングを考慮し、パ
ルス周期、パルス形状を変化させれば任意の音を出すこ
とができ、この任意の１つの音を２つ発生させて、これ
らの音で実質的に和音を発生することが可能である。

すなわち、１つの矩形状の連続パルス列（単位パルス列
ともいう）で１つの音を発生させる考え方が公知である
が、本発明ではこのような連続パス列（単位パルス列）
を複数個合わせて実質的に和音が生じるようにしている
のである。

例えば、２つ合わせて和音を生じる連続パルス列（単位
パルス列）の夫々も矩形パルス列であり、それらの連続
パルス列（単位パルス列）を合成しても矩形パルス列に
なるものである。しかも、この合成した矩形パルス列を
再び元に分解した前記連続パルス列（単位パルス列）は
１つの基本周波数成分と、この基本周波数成分の例えば
３倍とかあるいは４倍とかの高次倍音成分を含むパルス
列からなるようにパルス列の形状が定められている。

つまり、この連続パルス列（単位パルス列）は連続した
単純なパルス（第２図のＰ３）ではなくて、高次倍音成
分を持たせるために２ＯＮ・１ＯＦＦとか３ＯＮ・ｌ０
ＦＦの如くパルス列の中にパルス欠損部のある単位パル
ス列、あるいは、パルス幅変調された単位パルス列であ
る。

（３１）ビットマイクロプロセッサ−の機能上の制約か
ら半動体スイッチング素子のＯＮ又はＯＦＦへの反転作
動時期が同時に生じないようにメモリー手段からの情報
を複数の出力ポートに繰り返し出力している。

すなわち例えば、２つある出力ポートのうち、一方の出
力ポートへは奇数アドレスでロー（ＬＯとも記す）・ハ
イ（ＨＩとも記す）の電位変化を指定し、他方の出力ポ
ートへは偶数アドレスでロー、ハイを指定して半導体ス
イッチング素子が同時刻に作動を開始しないようにして
いる。

（４）１ビットマイクロプロセッサ−内のメモリー手段
の容量には限度があるため、この限度中で、連続した実
質的に和音成分を合む警音を連続発生させるために和音
周期に着目している。

例えば、４００Ｈｚの基本周波数成分を含む連続パルス
列（単位パルス列）の単位周期は１／４００＝０．００
２５ｓｅｃすなわち２．５　ｍ　ｓ　ｅ　ｃであり、こ
の４００Ｈｚの音と和音をなす５００Ｈ２の基本周波数
成分を含む連続パルス列（単位パルス列）の単位周期は
１）５００＝０．００２　ｓ　ｅＣすなわち２ｍｓ　ｅ
　ｃである。よって、これら、両単位周期（２，５と２
）が実質整数個分含まれる周期（例えば２．５　Ｘ　４
．２×５のｌＱｍｓｅｃであり、整数は４と５である。

勿論整数を８と１０とし２０　ｍ　ｓ　ｅ　ｃとしても
良い）を、出力ポートにメモリー手段からアクセスする
１周期（和音周期）とすれば、繰り返しアクセスするこ
とによって連続した蓄音を任意の長時間発生できるもの
である。

仮に、上記単位周期が整数個含まれず、中途半端な割り
切れぬ数となった場合には、繰り返しアクセスされる一
部の時期に和音が出す、音質の低下を伴なう。

〔発明の効果〕

上述の構成作用により、本発明によれば、部品数が少な
く安価でありながら、実質的に和音となる耳ざわりの良
い蓄音を発生する他励式の警報和音発生装置を得ること
ができる。

１ビットマイクロプロセッサ−は価格が安く、ハードロ
ジック回路に比べると、品質が安定しており、任意の音
に変更する仕様変更が容易である埠優れた特徴を有する
が、本発明においては、この１ビットマイクロプロセッ
サ−を用いて和音を発生させることができ、１ビットマ
イクロプロセッサ−内のメモリー手段の容量を極力少な
くして耳ざわりの良い音を連続発生させることができる
。

又、この音の中には音圧に寄与する高次倍音成分が互い
に実質和音を発生する周波数成分として入っているから
警報音としての迫力も大きく、注意を換起するのに最適
であるという効果がある。

〔実施例〕

（第１実施例） 回路図を第１図に示す。１ビットマイクロプロセッサ−
１の出力ポート２ａ、２ｂは半導体スイッチング素子を
なす例えばトランジスタ３ａ、３ｂのベースに接続して
いる。１ｍは１ビットマイクロプロセッサー内のメモリ
ー手段である。各々のトランジスタ３ａ、３ｂのコレク
タ側は、昇圧トランス４ａｌ　　４ｂの１次側を介して
電源の＋側（１３（Ｖ）であり符号Ｂでターミナルを示
す）に接続している。昇圧トランス４ａ、４ｂの昇圧比
は約１：１０であり、２次側に圧電発音体５　ａ　＋５
ｂを接続している。この圧電発音体５ａ、５ｂは周知の
ものを使用しであるが、後述する第８図又は第１０図の
ものを使用することも可能である。

発振用抵抗６はＩＭΩであり、クロック周波数ｒｃ＝２
４ＫＨｚを得ている。抵抗７、コンデンサ８、ツェナー
ダイオード９の各素子で１ビットマイクロプロセッサ−
１の５ｖ用電源回路を構成している。一点鎖線で囲んだ
５ａｂは発音装置である。

１ビットマイクロプロセッサーｌのプログラムとしては
、第３図に示すように、各出力ポート２ａ、２ｂに対し
てＬＯ，ＨＩを指定する命令で構成され、１周２４０命
令を繰り返すように設定している。又、１ビツト毎の処
理しかできないために、一方の出力ポート２ａへは奇数
アドレスで、他の出力ポート２ｂへは偶数アドレスでＬ
Ｏ，ＨＩを指定するように考慮している。１命令はｌク
ロックで実行され、実行時間は１　／　ｆ　ｃ　＝　１
　／　２４ＫＨｚｍ４１．７＃ｓｅｃであり、１周時間
は２４０Ｘ１／ｆｃ＝１０ｍｓｅｃである。

真出力ポート２ａ、２ｂからの出力信号となる矩形パル
ス列５０の詳細を第４図を用いて説明する。出カポ−）
２ａからは、第４図（Ｍｌに示すように、プログラム１
周の間に単位周期（符号５１））２．５ｍ５ｅｃのパタ
ーンすなわち連続パルス列（単位パルス列）５０１が４
回繰り返すように設定している。単位周期５１）はＨ１
時間の異なる（パルス幅変調した）３つのパルス列で構
成している。出力ポート２ｂからは、第４図Ｃｂ）に示
すような連続パルス列（単位パルス列）５０２が同様に
パルス幅変調したパルス列で単位周期（符号５１２で示
す）２ｍｓｅｃのパターンが５回繰り返すように設定し
ている。

第４図破線部を詳細に第５図に示すが、各々のＬＯ，Ｈ
Ｉタイミング（トランジスタ３ａ、３ｂのＯＦＦ、ＯＮ
タイミング）は、いずれも同時におさらないようにシフ
トされている。第５図中、５３はシフト分であり通常１
クロック分に設定される。

まず、この第１実施例で音色良好な和音が出せることを
説明する。ホーンの基本周波数比は、４：５又は５：６
の比率に設定するのが望ましいことが知られている。ホ
ーン以外にも音色良好な和音というのは、基本周波数比
が簡単な自然数（１゜２．３．４・・・）の比となって
いることは公知である０例えば、音楽の分野で知られる
「ドミソ」「ファラド」　「ソシレ」などの和音基本周
波数比はいずれも４：５：６となっている。

本発明者らは、このような和音というのは、各々単位周
期の最小公倍数に匹敵する見掛は上の周期性をもってい
ることに着目した。つまり、単位周期（基本周波数の逆
数）が２．５ｍ５ｅｃ（４０ＯＨ２）と２ｍ５ｅｃ　（
５００Ｈｚ）の４：５和音は、前者が整数である４回、
後者が整数である５回、それぞれ繰り返す１０ｍ５ｅｃ
ごとに各々の相対関係が一致するものである。以下、こ
れを「和音の周期」　（第４図の符号５２）ということ
にする。

出カポ−）２ａ、２ｂからの出力信号の相対関係は、こ
の和音の周期で繰り返すように設定すればよいから、１
ビットマイクロプロセッサー１のように「複雑なタイミ
ング計算ができない」低機能なものでも和音周期分だけ
のＬＯ，ＨＩパターンをプログラム的にメモリし、繰り
返し出力することにより和音を連続的に出すことができ
る。

よって、本発明の第１実施例では、１ビットマイクロプ
ロセッサ−の複数個の出力ポートに、プログラムに基づ
いてローとハイの繰り返し信号からなる矩形パルス列（
第４図の５０）を出力するメモリー手段（第１図の１ｍ
）を有し前記矩形パルス列５０は、相互に実質和音をな
す複数個の基本周波数成分と該基本周波数成分の複数倍
の高次倍音成分を含む矩形パルス列から成るようにパル
ス幅変調されている。

そして、１ビットマイクロプロセッサ−は、前記半導体
スイッヂング素子（第１図の３８．３ｂ）のＯＮ又はＯ
ＦＦへの反転作動時期が同時に生じないように前記メモ
リ手段Ｉｎからの情報を複数の出力ポート２ａ、２ｂに
繰り返し出力し、かつこの１つの繰り返し周期つまり和
音周期（第４図の符号５２）の中に矩形パルス列５０の
中の複数の前記基本周波成分のそれぞれの単位周期５１
）゜５１２が実質整数個分含まれるようプログラムされ
ている。

この場合、矩形パルス列５０の複数の前記基本周波数成
分の前記単位周期５１）．５１２の最小公倍数に相当す
る周期が前記和音周期５２に一致するようにすることが
最も少ないメモリー手段１ｍのメモリー容量で本発明を
実施できるようになることが明らかである。

なお、ここで半導体スイッチング素子３ａ、３ｂのＯＮ
又はＯＦＦへの反転作動時期が同時に生しないように、
メモリー手段１ｍからのデータを出力ポート２ａ、２ｂ
に繰り返し出力する理由について説明する。この第１実
施例では、第３図に示したように、出力ポート２ａへは
奇数アドレスで、出力ポート２ａへは偶数アドレスでＬ
Ｏ，Ｈ■の状態切替を行うように設定することにより、
トランジスタ３ａ、３ｂのＯＦＦ、ＯＮのタイミングを
いずれも同時に行わないように設定している。

このようにすれば、１ビットマイクロプロセッサ−のよ
うに「ｌ命令で１つの入出力ポートしかアクセスできな
い」低機能なものでも、基本周波数成分の異なる複数個
の連続パルス列（単位パルス列）５０１，５０２を実質
同時に出力することが可能なのである。つまり、２つの
連続パルス列（単位パルス列）５０１，５０２を１つの
１ビットマイクロプロセッサーで出力可能にするためと
いうのが前述の理由である。

このようにして、１ビットマイクロプロセッサーで実質
和音を発生させることが可能であり、各々の基本周期内
においては初回なるＬＯ，ＨＩパターンを設定しても良
いのであるが、第４図（ａ）。

（ｂｌに示す第１実施例のように、パルス幅の異なる（
パルス幅変調された）３つのパルス列で単位周期（５１
）又は５１２）を構成することにより、高次倍音成分の
うちの第３次倍音成分を最も多く含んだ信号とすること
が可能であり、音圧の特に大きい警音を発生させること
ができる。

第４図山）、つまり第５図（ｂｌの信号の周波数特性を
第６図１８）、　（ａ）　’に示す。第６図は左側にパ
ルス波形を右側に周波数特性を示し、（ａ）と（ａｌ　
’　、（ｂ）と（ｂ）　’　、（Ｃ１と（Ｃ）′が夫々
対応している。この第６図（ａ）のような信号パターン
では、各パルスの幅を変えることによって音色、音圧の
調整（いいかえれば周波数特性の調整）をすることが可
能である。

このことは、次に述べる第２実施例、第３実施例と、第
１実施例である第６図（ａｌ、　（ａ）　’とを比較す
れば明らかになる。

（第２実施例） この第２実施例は連続パス列（単位パルス列）の形のみ
を変えたもので、あとは第１実施例と同じである。この
第２実施例では第６図山）のようにパルス幅変調を第１
実施例よりも小さくしであるので、第６図伽）′の如く
高次倍音成分となる３次倍音成分■をさらに多く含んだ
音圧の大きい音にすることができる。なお、第６図にお
いてａはパルス波高値である。

（第３実施例） 第３実施例も第２実施例と同様に単位パルス列の形のみ
を変えたものである。第３実施例では第６図（Ｃ）のよ
うにパルス幅変調を大きくしたので、第６図（Ｃ）′の
如く基本周波数成分■の大きいソフトな音にすることが
できる。

（第４実施例） 第４実施例は第７図のような矩形パルス列５０を用いる
ものであり、その他は第１実施例と同じである。この第
７図のものは単位周期５１）．５１２の間で一定幅パル
スの数だけを操作したものであり、この場合は、特に２
ＯＮ、ｌ０ＦＦ型のものであって、５０１）．５０２１
はパルス欠損部である。そして、この第７図のものにお
いても、基本周波数成分の他に高次倍音成分（特に第３
次倍音成分）を多く含む。

次に、第１実施例の圧電ホーンのみを変更した第５．第
６実施例について説明する。

（第５実施例） 第１実施例では周知の圧電発音体を使用したが、この第
５実施例の圧電発音体５ｂは、例えば第８図に示すよう
な構造とし、共振周波数が約５００Ｈｚ、約１．５　Ｋ
　Ｈｚとなるように、各部形状、材質、寸法等を適切に
設定したものである（周波数特性例を第９図に示す）、
このような周波数特性では第１図の出力ポート２ｂから
の信号（単位パルス列）の周波数成分と前記圧電発音体
の共振周波数が一致して効率よく音を発生させることが
できる。なお、第８図において、発音板１）は振動板１
２に対して薄板状にした圧電素子１３を張り合わせて構
成されるもので、この発音板１）はハウジング１４の開
口部に対して対設設定され、このハウジング１４の開口
部には蓋状態となるハウジング１５を取付は設定し、上
記発音板１）を固定保持するようになっている。この場
合、ハウジング１５に対しては、多数の開口１６ａ、１
６ｂ・・・が形成され、この開口１６ａ、１６ｂ・・・
は発音板１）部分で発生された音響を外部に放出するた
めに作用するもので、このハウジング１５部分に対応し
て空気層１７が形成される。上記ハウジング１４の例え
ば底板部分には、第１図の昇圧トランス４ｂ、トランジ
スタ３ｂ等が収納された駆動回路１８が取付は設定され
るもので、この駆動回路１８から上記発音板１）に対し
て、リード線１９．２０を介して発音駆動信号が供給さ
れるようになっている。

なお、この第５実施例の他方の圧電発音体（第１図の５
３に相当）も第８図と同様の構造であるが、共振周波数
が約４００　Ｈｚ　、約１．２　Ｋ　Ｈｚとなるように
設定しである。

（第６実施例） 次に、１対の圧電発音体（第１図の５ａ、５ｂ）′を一
体化した例えば第１Ｏ図に示すような構造にすれば外観
上１個の警音器で２個の蓄音器を同時吹鳴させたのと同
様の和音が発生でき、車両搭載上の省スペース化、軽量
化などを実現することが可能である。なお、第１Ｏ図に
おいて、第１および第２の発音体３１及び３２が、互い
に平行状態となるように対向設定されている。この第１
および第２の発音板３１．３２は第１図の圧電発音体５
ａ、５ｂに相当するものであり、それぞれ円盤状の金属
振動板３３．３４に対して、その中心部分に同心状態と
なるように薄板円盤状の圧電素子３５および３６を、そ
れぞれ張り合わせ設定して構成されるものである。ここ
で、上記圧電素子３５および３６のそれぞれ寸法は、「
４２φ×０．３罷」、［４８φＸ　Ｑ、３　ｖｓ　Ｊで
あり、振動板３３はコバール（商品名：日本鉱業製高ニ
ッケル合金）、振動板３４は黄銅でそれぞれ構成され、
その寸法は共にｒ９０φ×０．２ｆｌ」に設定される。

上記対向設定される第１および第２の発音板３１および
３２のそれぞれ外周部は、合成樹脂で構成されるリング
３７に対して接着固定されるもので、この第１および第
２の発音板３１．３２およびリング３７で囲まれる内部
には、空気室３８が形成されるようになっているもので
、この空気室３８を含む第１および第２の発音板３１．
３２によって、発音部材３９が構成されるようになるも
のである。

そして、上記第１および第２の発音板３１および３２に
対して駆動電流を供給するリード線４０ａ、４０ｂおよ
び４１ａ、４１ｂは各々独立して駆動回路４２に対して
接続するもので、この場合第１の発音板３１のリード線
４０ａ、４０ｂは特に図では示してないが、リング３７
に形成された溝を介して駆動回路４２部分に導かれる。

上記発音部材３９を構成するリング３７には、複数例え
ば４カ所の凹部３７ａ（図では１カ所しか見えない）が
形成され、この各凹部３７ａに対しては、それぞれゴム
製の支持部材４３ａを嵌め込み設定し、この支持部材４
３ａは、ハウジング４４の内側壁に対して取付は設定す
るようにする。

そして、上記発音部材３９が、ハウジング４４の内部に
弾性的に保持設定されるようにするものである。ここで
、上記ハウジング４４は、本体部４４ａとその開口部分
に対して接着固定される蓋体部４４ｂとから構成され、
上記支持部材４３ａはそれぞれ本体部４４ａの開口部周
部に形成した凹部に対して嵌め込み設定し、これを蓋体
部４４ｂによって押え込み設定するようにしてなる。

ここで、上記発音部材３９を構成するリング３７の外径
を９３ｍ５に設定し、ハウジング４４の内径を１００ｆ
ｉに設定することによって、リング３７の外周部分に長
さｈ、幅ｙの全周にわたるリング状態の音響通路４５が
形成されるようになっている。また、上記発音部材３９
の第１の発音板３１と、ハウジング４４の蓋体部４４ｂ
の前面板との間に厚さｈａ＝ｌ　１ｍの前側空気層４６
が形成され、さらに第２の発音板３２とハウジング４４
の本体部４４ａの底板部との間には、厚さＲ＝５鶴の後
側空気層４７が形成されるようになっている。

そして、上記ハウジング４４の蓋体部４４ｂの前側板部
分には、外側寄りに分布して直径４．８　ｔｍの放音用
の、例えば４８個の開口４８ａ、４８ｂ・・・を形成し
てなる。

このような発音装置において、低周波域に共振をもたせ
るためには１．振動部分の直径を大きく設定し、その板
厚を薄くして、外周部分を固定すればよいことは知られ
ている。そして、上記実施例に示した発音装置にあって
は、上記のように各寸法数値を設定することによって、
発音板３１および３２の１次共振周波数をそれぞれ約４
００Ｈｚおよび約５０　ＧＨｚに設定することができる
。

（第７実施例） 第１．第２の実施例では、第１図の出力ポート’ｌａ、
　　２ｂからの出力信号は３次倍音成分を最も多く含む
ように設定したが、圧電発音体５ａ、５ｂの周波数特性
に応じて他の倍音成分を最大にするようにしても良い。

例えば４次倍音成分を最大に設定した場合の矩形パルス
列の例を第１）図（ａ）。

（ｂｌに示す。この例のように出力ポート２ａ、２ｂ各
々からの出力信号（単位パルス列）のパターンを異なら
せてもよい。

（第８実施例） 以上の各実施例では２音による和音としたが、１ビット
マイクロプロセッサーの３つの出力ポートを用いて３重
和音としてもよい。例えば、単位周期が２．５　ｍ　ｓ
　ｅ　ｃ　（４００Ｈｚ　）　、２　ｍ　ｓ　ｅ　ｃ（
５００Ｈｚ）　、１．６７ｍ５ｅｃ　（６００Ｈｚ）の
実質４：５：６和音としても和音周期は実質ＩＱｍｓｅ
ｃである。

（第９実施例） 以上の実施例では、各々の出力ポート２ａ、２ｂからの
出力信号は各々独立した基本周波数成分を有する単位パ
ルス列であった。すなわち１ビットマイクロプロセッサ
−１の出力ポートの各々２ａ、２ｂには、前記出力ポー
トごとに異なる基本周波数成分を持つように、例えば第
４図、第７図。

第１）図の如く、単位パルス列５０１．５０２に分離さ
れて矩形パルス列５０が出力され、１つの出カポ−）２
ａと他の出力ポート２ｂとでは夫々の単位パルス列（５
０１および５０２）の基本周波数成分が異なるものであ
った。

しかし、この第９実施例では２つの単位パルス列を加減
算して得られる矩形パス列を考え出し、この矩形パルス
列のプラス側とマイナス側とを２つの出力ポート２ａ、
２ｂ　（第１３図）より出力し、２つのトランジスタを
ＰＵＳＨ，、ＰＵＬＬ方式でスイッチング駆動したもの
である。（フーリエ級数の理論によれば、加減算しても
周波数成分は変わらない。） この場合の出力ポートからの出力信号すなわち矩形パル
ス列を第１２図（ａ）、　（ｂ）に示す。この例は、第
７図（ａ）の単位パス列５０１より第７図山）の単位パ
ルス列５０２を減算して得られる第１２図（Ｃ１のパル
ス波形のプラス側を第１３図の出力ポート２ａより、マ
イナス側を出力ポート２ｂより出力させたものである。

この場合、１ビットマイクロプロセッサーのメモリー手
段には、異なる基本１周波数酸分を持つ単位パルス列５
０１．５０２が互いに減算されてすなわち合成されてプ
ログラムされていることになる。なお、減算でなく加算
して合成することも可能である。

更に、この場合には、駆動回路は第１３図に示すように
、昇圧トランス４は中間タップ付トランスとし１次側の
中性点４ｃを共通端子（中間タップ）として使用すれば
良い。又、この場合、トランジスタＯＦＦ時に発生する
キックバ・２り電圧（逆起電力）によって、和音周期で
ある１・０ＯＨｚ（＝　１０ｍｓ　ｅ　ｃ）の高調波ひ
ずみが発生し音色の悪化が生じるが、トランス４の１次
側の中間タップ４Ｃと１次入力端子４ａ、４ｂ間にダイ
オード１０ａ、１０ｂを挿入することにより防止できる
。

（第１０実施例） さらに、上記第９実施例では２枚の圧電振動板５ａ、５
ｂをトランスの２次側端子４ａ２，４ｂ２に並列に接続
したが、共振帯域幅の広い圧電振動板、又は、電磁力で
駆動される周知のスピーカを使用すれば、１枚の発音体
を用いることも可能である。

（その他の実施例） 以上説明した実施例では、和音の基本周波数成分は４０
０Ｈｚと５００Ｈｚとしたが、周波数、は第２図、第１
３図の発振用抵抗６の値を変更するなどの手段により任
意に設定可能である。又、基本周波数比も４：５又は５
：６以外にも、３：４又は６：７あるいは５ニアなどで
あっても良く、要は簡単な自然数比となるようなもので
あれば良い。

又、発音装置は、昇圧トランスを持たないものでも実施
でき、圧電発音体以外にも例えばボイスコイルを持った
スピーカを使用できる。

更に、第８実施例は図示しなかったが、１ビットマイク
ロプロセッサーには出力ポートが３つあり、トランジス
タが１　（Ｉｔずつ夫々の出力ポートに接続されており
、トランジスタのコレクタとアース間に夫々接続された
中間タップを持たない通常のトランスと、このトランス
に夫々接続された台杆３個の圧電発音体を有する。

【図面の簡単な説明】

第１図は本発明装置の第１実施例における警報和音発生
回路図、第２図は従来技術に基づいた警報和音発生回路
を説明するブロック図、第３図は第１実施例における１
ビットマイクロプロセッサ−のプログラム、第４図は第
１実施例における駆動信号となる矩形パルス例の波形図
、第５図は第１実施例における駆動信号のタイミングを
示す詳細波形図、第６図（ａ）、　（ｂｌ、　（Ｃ）、
　（ａ）　’　、　（ｂ）　’　、　（Ｃ）　’は第１
実施例乃至第３実施例における駆動信号の波形図および
その波形での周波数特性図、第７図は第４実施例におけ
る駆動信号波形図、第８図は第５実施例における圧電発
音体の構造例を示す断面図、第９図は第５実施例の圧電
発音体の周波数特性図、第１θ図は第６実施例の圧電発
音体の構造例を示す断面図、第１）図は第７実施例にお
ける駆動信号波形図、第１２図は第９実施例における駆
動信号波形図、第１３図は第９実施例における警報和音
発生回路図である。 ２ａ、２ｂ・・・出力ポート、１・・・１ビットマイク
ロプロセッサ−１３ａ、３ｂ・・・半導体スイッチング
素子、５ａｂ・・・発音装置、１ｍ・・・メモリー手段
、５０・・・矩形パルス列、■・・・基本周波数成分、
■・・・高次倍音成分となる３次倍音成分、５２・・・
和音周期、５１），５１２−・・単位周期、４ａ、４ｂ
・−昇圧トランス、５ａ、５ｂ・・・圧電発音体、４ｃ
・・・中間タップ、４ａ１．４ｂｌ・・・１次入力端子
、４ａ２．４ｂ２・・・２次側端子、４４・・・圧電発
音体の−１体化したハウジング、１０ａ、１０ｂ・・・
ダイオード。 Ｄ 第２図 り 第６図 ＩＥＩＫ数にＨｚ 第７図 第８因 第９図 局濃凱　にＨｚ 第１０図 第１）図 第１２図 へ２ （ａ 手続補正書（試 昭和６０年　５月ｌｆ日 昭和６０鯛軸慣藻１）５８号 ２発明の名称 警報和音発生装置 ３補正をする者 事件との関係　　特許出願人 愛知県刈谷市昭和町１丁目１番地 （４２６）日本電装株式会社 代表者　戸田窓台 ４代　理　人 〒４４８　　愛知県刈谷市昭和町１丁目１番地５補正指
令の日付 発送日　　昭和６０年４月ｌＯ日 ６補正の対象 明細書の図面の簡単な説明の欄および図面７　補正の内
容 Ａ、明細書を以下のとおり補正します。 （１）第３２頁第１８行にｒ（ａ）　’　、　（ｂ）　
’　、　（Ｃ１’　Ｊとあるのをｒ（ｄ）、　１８）、
　（ｆ）Ｊに補正します。 Ｂ０図面中第６図を別紙のとおり補正します。 ６図 １ｍ：ＬｖＬＫＨ２

Claims (10)

【特許請求の範囲】
1. （１）複数個の出力ポートを有する１ビットマイクロプ
   ロセッサーと、該１ビットマイクロプロセッサーの前記
   出力ポートに接続された複数個の半導体スイッチング素
   子と、 該半導体スイッチング素子の出力に基づいて実質和音成
   分を合む警音を発生する発音装置とを備え、 前記１ビットマイクロプロセッサーは、前記複数個の出
   力ポートに、プログラムに基づいてローとハイの繰り返
   し信号からなる矩形パルス列を出力するメモリー手段を
   有し、 前記矩形パルス列は、相互に実質和音をなす複数個の基
   本周波数成分と該基本周波数成分の複数倍の高次倍音成
   分を含む矩形パルス列から成り、かつ前記１ビットマイ
   クロプロセッサーは、前記半導体スイッチング素子のＯ
   Ｎ又はＯＦＦへの反転作動時期が同時に生じないように
   前記メモリ手段からの情報を前記複数の出力ポートに繰
   り返し出力し、かつこの１つの繰り返し周期つまり和音
   周期の中に前記矩形パルス列の中の複数の前記基本周波
   成分のそれぞれの単位周期が実質整数個分含まれるよう
   プログラムされていることを特徴とする警報和音発生装
   置。
2. （２）前記矩形パルス列の複数の前記基本周波数成分の
   前記単位周期の最小公倍数に相当する周期が前記和音周
   期に一致することを特徴とする特許請求の範囲第１項記
   載の警報和音発生装置。
3. （３）前記発音装置には、前記半導体スイッチング素子
   に接続された昇圧トランスと、該昇圧トランスに接続さ
   れた圧電発音体とを有することを特徴とする特許請求の
   範囲第１項又は第２項に記載の警報和音発生装置。
4. （４）前記昇圧トランスは１対からなり、夫々が前記半
   導体スイッチング素子に接続されており、かつ前記圧電
   発音体も互いに共振周波数が異なる１対からなり、夫々
   の前記昇圧トランスに接続されていることを特徴とする
   特許請求の範囲第３項に記載の警報和音発生装置。
5. （５）前記昇圧トランスは一個の中間タップ付トランス
   からなり、このトランスの１次側に中間タップを有し、
   この中間タップの両側に１次入力端子を有し、前記１対
   の半導体スイッチング素子の夫々が前記１次入力端子に
   接続され、かつ該トランスの２次側端子両端に前記圧電
   発音体が接続されている特許請求の範囲第３項に記載の
   警報和音発生装置。
6. （６）前記圧電発音体は、互いに共振周波数が異なる１
   対のものを並列接続して構成されている特許請求の範囲
   第５項に記載の警報和音発生装置。
7. （７）前記１対の圧電発音体は、単一のハウジング内に
   一体的に収納されていることを特徴とする特許請求の範
   囲第４項又は第６項に記載の警報和音発生装置。
8. （８）前記中間タップ付トランスの１次側の前記中間タ
   ップと前記１対の１次入力端子との間に夫々キックバッ
   ク電圧吸収用のダイオードが接続されている特許請求の
   範囲第５項に記載の警報和音発生装置。
9. （９）前記１ビットマイクロプロセッサーの前記出力ポ
   ートの各々には、前記出力ポートごとに異なる前記基本
   周波数成分を持つように単位パルス列に分離されて前記
   矩形パルス列が出力され、１つの前記出力ポートと他の
   出力ポートとでは夫々の前記単位パルス列の前記基本周
   波数成分が異なることを特徴とする特許請求の範囲第１
   項に記載の警報和音発生装置。
10. （１０）前記１ビットマイクロプロセッサーの前記メモ
    リー手段には、異なる前記基本周波数成分を持つ単位パ
    ルス列が互いに加算又は減算されてすなわち合成されて
    プログラムさせれていることを特徴とする特許請求の範
    囲第１項又は第５項に記載の警報和音発生装置。