JPS6115584B2 - - Google Patents

Info

Publication number
JPS6115584B2
JPS6115584B2 JP54123370A JP12337079A JPS6115584B2 JP S6115584 B2 JPS6115584 B2 JP S6115584B2 JP 54123370 A JP54123370 A JP 54123370A JP 12337079 A JP12337079 A JP 12337079A JP S6115584 B2 JPS6115584 B2 JP S6115584B2
Authority
JP
Japan
Prior art keywords
plasma
semiconductor device
film
passivation film
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54123370A
Other languages
English (en)
Other versions
JPS5646550A (en
Inventor
Shigeji Kinoshita
Haruhiko Abe
Hirotsugu Harada
Masahiko Denda
Katsuhiro Hirata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12337079A priority Critical patent/JPS5646550A/ja
Publication of JPS5646550A publication Critical patent/JPS5646550A/ja
Publication of JPS6115584B2 publication Critical patent/JPS6115584B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法に係り、特に
その素子保護用のパツシベーシヨン膜の形成方法
に関するものである。
第１図は従来のパツシベーシヨン膜を施した半
導体装置の断面図、第２図はその要部拡大断面図
である。図において、１は半導体素子基体、２は
その中に形成された内部配線、３は外部接続のた
めのボンデイングパツド、４はパツケージ台、５
はこのパツケージ台４に取りつけられた外部接続
ピン、６は半導体素子基体１の上に形成されリン
ガラス（PSG）膜からなるパツシベーシヨン膜、
７はボンデイングパツド３と外部接続ピン５とを
接続するボンデイングワイヤ、８は上記各部を外
部から保護するプラスチツクモールドである。
以上のように、半導体素子基体１は、まずPSG
膜からなるパツシベーシヨン膜６で覆つた後に、
更にプラスチツクモールド８によつて保護されて
いる。
しかし、この従来の装置では、上述のような構
造にしても外部接続ピン５とプラスチツクモール
ド８との境界部の僅かのすきまから水分などが浸
入し、ボンデイングワイヤ７およびボンデイング
パツド３などの金属部を腐食させることがあつ
た。これは、特にボンデイングパツド３部での内
部配線材料が直接プラスチツクモールド８のモー
ルド材に接しており、一たん、モールド８内に浸
入した水分などは内部配線材料に直接接触し、腐
食を生ぜしめるものと考えられる。
この発明は上述のような点に鑑みてなされたも
ので、内部配線は勿論、外部接続ピンとの接続も
完了し、プラスチツクモールドを施す前の段階
で、その組立体の全表面に機械的強度および疎水
性のすぐれたパツシベーシヨン膜を形成し、もつ
て半導体装置の耐水性および耐湿性を向上させる
方法を提供することを目的としている。
第３図はこの発明を適用して製造された半導体
装置の一例を示す要部断面図で、第１図および第
２図の従来例と同様な構成の半導体装置で、この
従来例と同一部分は同一符号で示し、その説明を
省略する。図において、９はPSGからなる第１の
パツシベーシヨン膜６およびボンデイングパツド
３と外部接続ピン５との間のボンデイングワイヤ
７を施した後に、全面に形成したプラズマ重合高
分子膜からなる第２のパツシベーシヨン膜であ
る。プラスチツクモールド８はこの第２のパツシ
ベーシヨン膜９を形成した後に施す。
第４図はプラズマ重合高分子膜を形成するため
のプラズマ処理装置の構成例を示す断面図で、１
１はチヤンバ、１２はチヤンバ１１内を低圧に保
つ真空ポンプ、１３は反応ガス導入口、１４およ
び１５は高周波電極、１６は高周波電源、１７は
試料、１８は試料載置台である。
第３図で説明したように、パツケージ台４に半
導体素子基体１をマウントし、PSGからなる第１
のパツシベーシヨン膜を施し、さらにボンデイン
グパツド３と外部接続ピン５との間のボンデイン
グワイヤ７を施した段階の試料１７をチヤンバ１
１内の試料載置台１８上に置き、チヤンバ１１内
を真空ポンプ１２で排気しながら、反応ガス導入
口１３からC4F8などの過フツ素化合物を導入
し、チヤンバ１１内を0.1〜2.0Torrの比較的低圧
に保ち、高周波電極１４および１５間に高周波電
圧を印加し、プラズマを発生させる。このように
すると、C4F8などのフツ素化合物は重合して高
分子膜を試料１７の表面に形成する。この時、水
素（H2）ガスなどの還元性のガスを添加するとさ
らに重合し易くなる。
この重合高分子膜は密着強度にすぐれ、また高
度の疎水性を示し、一般に耐酸性をも有してい
る。そして、低圧下で重合させて試料１７の表面
に形成するので、その被覆性にもすぐれ、第３図
に示すようにボンデイングパツド３のボンデイン
グワイヤ７周辺の凹部をもよく覆うことができ
る。このようにして、プラズマ重合高分子膜から
なる第２のパツシベーシヨン膜９は、その後に施
すプラスチツクモールド８のモールド材と配線用
部材との直接接触を防止するので、上記モールド
材からしみ込む水によつて腐蝕を生じ、半導体装
置の性能低下をきたすことがなくなる。
なお、上例ではプラスチツクモールドの場合に
ついて述べたが、セラミツクシールパツケージな
ど、他のパツケージ方式の場合にも内部保護に用
いて同様の効果を奏する。なお、プラズマ重合高
分子膜形成用の過フツ素化合物としてはC4F8の
他にC2F6、C3F8、C6F10などを用いることもでき
る。
以上説明したように、この発明では半導体素子
組立体を過フツ素化合物ガスに還元性ガスを混入
したガス中でプラズマ処理して、その組立体の表
面に被覆性がよく、付着強度の大きいプラズマ重
合高分子膜を効率よく形成し、上記組立体の金属
部分をもこの膜で被覆した後に、組立体をパツケ
ージングまたはプラスチツクモールデイングする
ようにしたので、浸入水分によつて組立体特に金
属部分が腐蝕されることがなくなり、耐湿性のす
ぐれた半導体装置が得られる。
【図面の簡単な説明】
第１図は従来の半導体装置の断面図、第２図は
その要部拡大断面図、第３図はこの発明を適用し
て製造された半導体装置の一例を示す要部断面
図、第４図はプラズマ重合高分子膜を形成するた
めのプラズマ処理装置の構成例を示す断面図であ
る。 図において、１は半導体素子基体、３はボンデ
イングパツド、４はパツケージ台、５は外部接続
ピン、６はPSGからなる第１のパツシベーシヨン
膜、７はボンデイングワイヤ、８はプラスチツク
モールド、９はプラズマ重合高分子膜からなる第
２のパツシベーシヨン膜である。なお、図中同一
符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体素子組立体を過フツ素化合物ガスに還
    元性のガスを混入したガス中でプラズマ処理して
    上記組立体表面上にプラズマ重合高分子膜を形成
    した後に上記組立体をパツケージングまたはプラ
    スチツクモールデイングすることを特徴とする半
    導体装置の製造方法。 ２ 還元性のガスに水素を用いることを特徴とす
    る特許請求の範囲第１項記載の半導体装置の製造
    方法。
JP12337079A 1979-09-25 1979-09-25 Manufacture of semiconductor device Granted JPS5646550A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12337079A JPS5646550A (en) 1979-09-25 1979-09-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12337079A JPS5646550A (en) 1979-09-25 1979-09-25 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5646550A JPS5646550A (en) 1981-04-27
JPS6115584B2 true JPS6115584B2 (ja) 1986-04-24

Family

ID=14858896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12337079A Granted JPS5646550A (en) 1979-09-25 1979-09-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5646550A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245178A (ja) * 1984-05-18 1985-12-04 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP3750012B2 (ja) 1999-05-10 2006-03-01 忠 萩原 流体容器のノズル及びそれを備えた流体容器
JP5545274B2 (ja) * 2011-06-27 2014-07-09 株式会社デンソー パッケージの製造方法

Also Published As

Publication number Publication date
JPS5646550A (en) 1981-04-27

Similar Documents

Publication Publication Date Title
EP0438444B1 (en) Aluminum alloy semiconductor packages
US4823605A (en) Semiconductor pressure sensor with casing and method for its manufacture
EP1366518B1 (en) Method of fabricating a micromachined device having a cap
US7723162B2 (en) Method for producing shock and tamper resistant microelectronic devices
US5130889A (en) Integrated circuit protection by liquid encapsulation
US5243756A (en) Integrated circuit protection by liquid encapsulation
US8508036B2 (en) Ultra-thin near-hermetic package based on rainier
JPS59109356A (ja) 気密性の良好な密封ケ−シング、及びその製造方法
EP1020908B1 (en) Resin-sealed surface mounting type electronic parts
US5348913A (en) Methods for encapsulating electronic devices
JPS6115584B2 (ja)
US6300155B1 (en) Method for producing semiconductor device by coating
JPS6136710B2 (ja)
JP2007139517A (ja) 圧力センサの製造方法並びに圧力センサ及び圧力センサの実装方法
JP2001116639A (ja) 半導体圧力センサおよびその製造方法
US2829320A (en) Encapsulation for electrical components and method of manufacture
JPS6140137B2 (ja)
JPS5821850A (ja) 樹脂封止型半導体装置
US3947953A (en) Method of making plastic sealed cavity molded type semi-conductor devices
JPS58199543A (ja) 半導体装置のパツケ−ジ
JPS6329202Y2 (ja)
JP2867002B2 (ja) 電気素子パッケージの防水防湿処理方法
JPH01197622A (ja) 感圧センサ
JP2002310829A (ja) 半導体圧力センサ
JP7105061B2 (ja) 電子制御装置