JPS61150373A - 低閾値電圧のバイポ−ラトランジスタ - Google Patents

低閾値電圧のバイポ−ラトランジスタ

Info

Publication number
JPS61150373A
JPS61150373A JP27805784A JP27805784A JPS61150373A JP S61150373 A JPS61150373 A JP S61150373A JP 27805784 A JP27805784 A JP 27805784A JP 27805784 A JP27805784 A JP 27805784A JP S61150373 A JPS61150373 A JP S61150373A
Authority
JP
Japan
Prior art keywords
emitter
base
layer
mixed crystal
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27805784A
Other languages
English (en)
Other versions
JPH0763065B2 (ja
Inventor
Kunikazu Oota
太田 邦一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59278057A priority Critical patent/JPH0763065B2/ja
Publication of JPS61150373A publication Critical patent/JPS61150373A/ja
Publication of JPH0763065B2 publication Critical patent/JPH0763065B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7376Resonant tunnelling transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は低電圧で動作するバイポーラトランジスタに関
する。
(従来技術とその問題点) 従来バイポーラトランジスタ及びバイポーラ集積回路(
以下ICと記す)として、Sr系、Ge系のPN接合を
用い九ものか又はAlAs/GaAs等のへテロ接合を
用いたものがあった。これらのバイポーラ回路を微細化
する場合これらのトランジスタのベースエミッタ順方向
電流の立ち上がる閾値電圧が高く従って電源電圧が低く
出来なかった。電源電圧を低くするには更に回路の論理
振幅を小さくする必要があるがその為には動作温度を低
くする必要がある。ところが8i +Ge トランジス
タではエミッタベース間のPN接合でエミッタ側がベー
スに比べて高濃度の不純物がドープされるためにエミッ
タのバンドギャップがベースのパンドギャップより狭く
なり(バンドギャップナローイング)、低温にするとエ
ミッタからペースへのキャリヤの注入効率が低下し、電
流利得が低下する。
一方AI!As/GaAs ヘテロ接合トランジスタで
1dAIAsのワイドギャップエミッタを使用している
ので低温にしても注入効率の低下は々く、論理振幅の小
さい回路が可能に々る。ところがこの場合閾値電圧の方
が大きくなって結局電源電圧を下げることが出来々い。
又高速のトランジスタにおいて、一般にコレクタ抵抗が
トランジスタのスイッチングスピードを制限することが
問題になっている。
尚第2図に、本発明のトランジスタの構成法忙必要なデ
ータを示しておく、横軸に半導体の格子定数をとり、縦
軸に半導体の伝導体と価電子帯のエネルギーを線で結ん
だものである。
(発明の目的) 本発明の目的は低電圧で大きな電流密度を発生し得る閾
値電圧の低いバイポーラトランジスタを提供するにある
(発明の構成) 本発明によれば、エミッタのバンドギャップがペースの
バンドギャップより広いか又は等しく、且つエミッタか
らペースへ注入するキャリヤの伝導するバンド端に工ば
ツタペース界面でバンド不連続によるエネルギーのスパ
イクが々めらか忙なるか又は存在せず、エミッタベース
間、ペースコレクタ間、コレクタ基板間又はエミッタ基
板間が格子整合しているか又は格子整合していかい場合
でも階段的に格子定数を変えてなじませるか、又は歪み
超格子を設けて等価的九格子マツチさせたヘテロ接合バ
イポーラトランジスタ又はホモ接合トランジスタにおい
て、ベース層として、バンドギャップの狭い単結晶、混
晶、超格子あるいは不純物をドーピングしてペースのバ
ンドギャップを狭くしたことt−*Wとする低閾値電圧
のバイボー2トランジスタが得られる。
(構成の詳細外説明) エミッタのバンドギャップがペースのバンドギャップよ
ゆも広いか、又は等しいバイポーラトランジスタのエミ
ッタペース間の順方向電流の立上りの閾値電圧の理論を
以下に展開する。よく知られ念接合電流の式を変形する
と次のように書ける。
1    k、T   Q、RIe vB=−Bgb+−”g(肩億)−(x)q     
  q ここで、qFi電子の電荷、FJgbはペースの半導体
のバンドギャップ、kBはボルツマン定数、Tけ絶対温
度、QBはペースのアクセプタ不純物濃度とペース幅の
積でガンメル数と呼ばれるもの、A11−fペースの伝
導帯及び価電子帯の状態密度に関係する定数、Ieはエ
ミッタ電流、AeViエミッタの面積、vRfi接合電
圧である。(1)式の数値例を常温の8iで当ってみる
と、P3gb/q〜1vで、3ミクロン角のエミッタ面
積に3μAの電流が流れた時のVBをしきい値電圧vT
と呼ぶことにすると、vTは大体0.8位と考えられて
いる。これll11式の第2項が−0,2位であると言
うことである。ところが低温になると、第2項の絶対値
が小さくなってVTfllVI+?:近づく。即ちEg
、/qに近づく訳である。即ちバイポーラトランジスタ
の閾値電圧はペースのバンドギャップの値にtlぼ等し
いことが分る。こ力、は半導体の基礎方程式から得られ
る結論である。従って現在のプレーナ集積回路で通常用
いられているSiでは、この値は固定しており、デバイ
ス構造を工夫してもあまり変ら々い。従って、例えばバ
イポーラの超高速のB CL (Emitter Co
upled Logic)回路でVT4.5〜5vの電
源電圧が必要となる。種々のデバイスの工夫を行って、
大体3v位が限界とされている。即ち閾値電圧の4倍位
までは下げられるが、それ以下は難しい。ところがバイ
ポーラで超高速回路をこの高い電圧で実現するとどうし
ても回路の消費電力が大きく々ってしまう。ここにシリ
コンバイポーラICの限界があった。
AI!As/GaAs系へテロパイボー2トランジスタ
ではVT; Egl)/q 〜1.4 V−t’事態F
iSi!り更に悪くなる。これが先に述べた従来のバイ
ポーラICの問題点である。ところが従来のバイポーラ
ICの研究開発はこうした認識に立っておらず、閾値電
圧を下げようと言う努力が力されてい力い。そこで本発
明は狭いバンドギャップのペースを用いてバイポーラ回
路の閾値電圧を下げることを接案するものである。
これらの条件に関する系統的彦理論を述べる。
(1)式を違った形式で書くと次式を得る。
Bは電子の易動度に比例する定数、Nibは真性キャリ
ヤ濃度、Cは状態密度に比例する定数である。今(2)
式で、T = Toの時Eg、=FX乳とし、素子の寸
法を全て1/ kKして、T=To/k (k>1 )
とした時、Nib、Cが変らがいとすると、F!、はを
得る。ところで今T。=3000に、Egb〜1ev、
に=10の時を考えると、(4)の〔〕の中の第2項は
0.13となって第一項に対して無視出来る。従っ次に
(2)式でT=T0の時”e =Ieo # vbe 
= vbeとし、T = TO/にの時、B+ Qa 
l N i bが変らず、’e”工eoAとすると、v
bed次のように彦る。
(5)式の〔〕内の第2項はやはり無視出来て、vbe
zvbeAが成立する。この関係はI。=”eo とし
ても成立する。これはしきい値電圧についてvT2VT
7kが成立つことを意味する。但しy、+09 yTは
夫々T=T0.T=T  の時の閾値電圧である。これ
は又、回路の論理振幅δ■が1/kになることをも意味
する。従って回路の電源電圧vccも1/kK出来るこ
とを意味する。以上のように、バンドギャップと温度’
il/kにすると、バイポーラ回路の電圧のスケールが
電流値に殆んど関係なく1/kに出来ることが分った。
このような関係は従来全く知られておらず、本発明で始
めて明らかにしたものである。
ところで回路の動作速度を表す伝播遅延時間tpd及び
消費電力Pは次式のように書ける。
ここでCIFi回路の配線容量である。(6)式で今素
子の寸法を全て1/kKするとCan 1 / k K
 9る。
又δv、vccも1/hにし、Ief!:1/kにする
と、(6)t7)式より夫々t、dは1/kに、Pは1
/に2になり、高速の低電力の回路が実現出来る。−オ
ニ。が一定の場合を考えると、tpdは1/に2に、P
Fil/kになり、超高速、低消費電力が実現出来る。
以上の理論的結果を明確にするために数値例を第12図
に示す。
以上の結果から明らか々ように回路の素子寸法と電圧に
最適のペースバンドギャップと動作温度が必要な訳であ
る。
(実施例) 次に望むバンドギャップのベースを構成する方法につい
て述べる。第3図(a)にヘテロ接合トランジスタの一
般的構造を示す。説明の便宜のためにNPN)ランリス
タを考える。
全半絶縁性基板又はP型基板3−1の上にN型jL/ク
タ層3−2.P型べ−xi3−3 、N型エミフタ層3
−4がある。第3図(b)にそのバンド図を示す。但し
各層の半導体のバンドの相対的な位置関係を明示するた
めに、熱平衡状傅でなくドナ。
アクセプタが中性の状態でのバンド図を示している。バ
ンドギャップEg e r Eg B+ Egc + 
Bイ、を図のように定義する。ΔEg= Ege−Eg
bとする。又各ヘテロ界面での伝導帯及び価電子帯での
バンド不連続ΔB6.ΔEc1.ΔEc2.ΔEv、Δ
′BV1+Δ”v2t”図のように定義する。但しこれ
らには正、0.負の場合を考え不連続が図の場合を正と
する。負の場合は不連続の位置関係が逆転し几場合を意
味するものとする。
ヘテロ接合のNPNトランジスタが正常に動作するのは
第13図に示すような符号の場合である。
伝導帯と価電子帯の両方がOの界面はホモ接合であり、
この場合も含んでいる。
又、基板、コレクタ、ペース、エミッタには、の三つが
考えられる。従って各層にこれら三つのいずれかを用い
るとすれば最大3x3x3x3=81通りの組合せが考
えら゛れる。金車結晶の半導体としては第14図に示す
ようなものがある。これらのバンドギャップを示してお
いた。これらの半導体の中から、Siのバンドギヤクシ
より狭いバンドギャップの単結晶を選び、或はバンドギ
ャップがSiより狭い混晶、超格子等を作り、それをベ
ースに用いれば低い閾値区圧のへテロバイポーラトラン
ジスタを得る。これらの材料を用いて、第2図と第13
図の構造のHBT(ヘテロ接合バイポーラトランジスタ
、特殊な場合としてホモ接合トランジスタを含む)を作
ればよい。以上一般的構成法を述べたが、次にいくつか
の具体例を述べることにする。
(実施例1) 第1図falFi本発明の第一の具体的構成例である。
半絶縁性半導体基板上に形成したへテロ接合バイポーラ
トランジスタを示している。半絶縁性基板In8b 1
−1の上KN型コレクターRGap、In、Sb 1−
3f!:形成する。1−1と1−3の間にステップグレ
ーディングtM 1−2 fldさむ。コレクタの上に
グレーディング層1−4iけさみP型ペースGa IJ
nxSbN i−sを形成する。グレーディング層1−
6をはさみ、その上にN型エミフタに/:1.In。
sb 層1−7を形成する。
第1図(blはこのトランジスタのバンド図を示したも
のである。エミッタのバンドギャップ1−8がベースの
バンドギャップ1−9より広い。これは等しくてもよい
。コレクタのバンドギャップ1−10はベースと同じ材
料を用いているので同じである。伝導帯1−11及び価
電子帯1−12がエミッタベースコレクタにわ比ってな
めらか忙つながっている。特にエミッタベース間のグレ
ーディング層1−6によって伝導帯1−13、価電子帯
1−14がなめらかにつながり、この間で、バンドギャ
ップがエミッタのギャップからベースノギャップに除々
に近づいている。
第1図(alの構成で第1図(b)のようなバンド図が
出来ることを第1図(c)を用いて説明する。In8b
はバンドギャップが狭い半導体であるから常温では真性
キャリヤ濃度域にあっても抵抗は高く力ら々い。しかし
低温では高抵抗になり半絶縁性基板と考えることが出来
る。
第1図tc>Vi図(、)の構成に用いた種々の二元半
導体化合物の格子定数と価電子帯と伝導帯の位置を示し
たものである。
1−15.1−16はIn8bの価電子帯と伝導帯と格
子定数を1−17 、1−18 FiA/Sbについて
、1−19.1−20はGa8bについて示したもので
ある。
1−23.1−24はAl l、Inx8bの、1−2
1゜1−22はGa 1−yI nyS bの夫々価電
子帯と伝導帯と格子定数を示したものである。混晶の格
子定数は混合比”eYとほぼ一次の関係あり、XvYが
Oから1まで変化すると格子定数も夫々AI!8b又は
GarbからInSbの夫々変化する。従ってAA’1
−、In Sbの図の位[1−23と1−24の位置で
t′iA/SbとInSbの格子定数の2:1の位置に
あるのでX中1−0.3 = 0.7になる。以下同様
に考えることにする。
又伝導帯と価電子帯の端のエネルギーもx、yがOから
IK変化すると同様にA7Sb又はGa8bの夫々から
In8bの夫々変化する。今この関係を夫々Xe3’の
一次式で近似することKしよう。
その結果混晶Ga1−、In、Asの伝導帯及び価電子
帯ijyを0から1まで変えると第1図(c)に示すよ
うに夫々1−20と1−16及び1−19と1−15を
賊ぶ直線になる。
これはバンド端のエネルギーをyの1次式で近似したた
めで、より正確には通常下に凸の弓なりの曲線になる(
bowing効果)が、以下の基本的考え方を説明する
には、この効果をとり入れ々くても何らさしつかえ力い
ので考え力いことにする。
混晶A11−xIn x8 bでもXが0から1′!!
で変化すると同様に伝導帯、価電子帯と格子定数の関係
が直線的に変化する。今X々yとして、これらの混晶の
格子定数を一致させるとエミッタベース間のへテロ界面
が結晶欠陥がが〈完全力界面になる。しかもバンドギャ
ップ1−23.1−24.1−21.1−22の相対位
置から分るようにエミッタがワイドバンドギャップに麿
っている。ここでグレーディング層1−6はGa1−、
In、SbとA/ 1−xInxs’bの四元混晶”(
1−y)(1−2)”(1−XXI−z) ”y(1−
z)−1−xySb で2を1ミツタ側で1、ベース側
でOとし、1から0まで連続的に変えたものである。こ
れによって格子定数は一定のままバンドギャップがエミ
ッタのバンドギャップからベースのバンドギャップに連
続的に変化して行く。これによってエミッタ・ベースの
へテロ界面にバンドギャップの不連続に起因する伝導帯
及び価電子帯のスパイクを消去出来る。エミッタ、ベー
ス、コレクタには夫々、ドナ、アクセプタ、ドナを夫々
10I11.1019. l Q181−3づつドープ
しNPN構造としている。次にステップグレーディング
層1−2は基板In8bl −1とコレクター、ベース
、エミッタの混晶との格子定数のミスマツチを吸収する
ためのものである。In8bとGa1−yT n y 
S h全交互に成長し、yの値fr1から段階的にコレ
クタ層でのyの値に近巧けて行くと格子ミスマツチによ
る転位が、ステップの界面に吸収され、上のエピタキシ
アル層に転位が発生し々い。
この例ではΔEcが大きく、ΔEvが小さい。これはP
NPでは望ましいが、NPNの場合は逆の方が良い、こ
のためにはInAs1−25と1−26を用いて、これ
とA/8bの混晶1−27と1−28を考え、これとI
nSbとの混晶°を考えると1−29と1−30のよう
なエミッタのバンドを得る。
第2図は11− V族半導体の格子定数とバンド端の図
から明らかなように、エミッタとしては、InAs−A
l!8bの混晶とIn8bとの混晶を用いたのと同じ精
神で、AJ8b、Gaf9b、InAs、InP、AJ
As、GaAs、AA!P。
GaPの任意の混晶を利用することが出来る。
(実施例2) 第4図に第2の実施例を示す。基板にAlSbの半絶縁
性又はP型基板4−1を用いている。但しコレクター4
−2と基板は格子マツチングしているが、バンドがずれ
ているので、コレクタと基板の混晶の混合比にグレーデ
ィング層4−3を設けである。ベース4−2ffレクタ
4−4にFiGaSb−InAs−In8bの混晶、エ
ミッター4−5にはAl5b−InAs−InSbの混
晶を用いる。第4図(blにバンドの位置関係とベース
のバンドギャップの決定法を示した。
ベースとコレクタの混晶In5b−Ga8b−InAs
は4−18と4−19、エミッタの混晶AjSb−In
As−In8bの混晶は4−20と4−21で示す。G
arb−InAsの混合比4−14と4−15 、A1
8bとInAsの混合比4−16と4−171調節すれ
ば、ベースのバンドギャップとエミッタのバンドギャッ
プ及びベースとエミッタのバンドの相対位置が調整出来
る。
この事は全て格子定数はAJSbKマツチしている。
熱平衡でのバンド図Fi第4図(C)のように力ってい
る。AJ8b第8bかわりに、ZnTeを用いることも
出来る。又エミッタとしてGa8bとInPとの混晶と
In8bとの混晶を用いることが出来る。又更に一般に
ベース、コレクタ、エミッタにもInSbとGarb。
InP、AJAs、GaAs、A/P、GaPの混晶を
用いることが出来る。
(実施例3) 第5図(a+Fi第3の具体的実施例である。Garb
5a−1を基板にした場合である。この場合は第2図に
示したようにGa Sbより格子定数の大きい結晶とし
てIn8bとAlSbがあり、(A組とする)それより
格子定数の小さいものとして、InAs、InP その
他がある(これら全てをB組とする)。基本的な考え方
はA組とB組の結晶を選んで、これまで述べた方法で格
子定数1Ga8bにマツチングさせた混晶C1e C2
v c、を作り、これらをコレクタ5a−2、ベース5
a−3、エミッタ5a−4として第2図(b)のような
バンド図を実現するということである。但し、ワイドギ
ャップエミッタになっていれば、コレクタ、ベースは基
板と同じ結晶でもよい。又、上に述べたC1. C,、
C3とGarbとの混晶をあらためてCI + C2t
 c、としてもよい。
第5図(b)では、In5b(5−3と5−4)とI 
nAs(5−7と5二8)の混晶(5−11と5−12
)をコレクター、ベースとしInk(5−9と5−10
 )とInmb(5−3と5−4)の混晶(5−13と
5−14)をエバツタとしている。エミッタとしては、
 InAsとInPの混晶(5−15と5−16)とI
nSbの混晶をエミッタとすることも出来る。
(実施例4) 第6図にInAsを基板とした場合である。第2図より
rnAsより格子定数の大きい+m(B組)として、は
InSb、A/Sb、GaSbがあり、小さい方のB組
にけInP、Alks、GaAs、−等がある。図には
InP (6−5と6−6)とIn5b(6−3と6−
4)の混晶(6−9と6−10)とInAsfc格子整
合させる。この例では基板6a−1にP型又は真性のI
 nAs 、コレクタ6a−2にn型InAs、ベース
6a−3KP型InAs1エミッタ6a−4に上記混晶
を用いる。第6図(b)ではbovringの効果を考
えてないが、これを考えると6−9と6−10は少し下
方に移動するであろう。第6図(C)はInPとGar
b(6−7と6−8)の混晶(6−11と6−12)と
InAaとの混晶をInAs基板6cm1の上に夫々真
性又はP型層6C−2、N型コレクタ一層6cm3、P
型代−ス層6cm4と次々に成長し、その上に上記In
PTnSh 混晶(6−9と6−10)のエミッタ6c
m5を成長したものである。以上6 (al(c)にお
いて、エバツタ層60−5としてInAsと混晶(6−
11と6−12)の混晶を用いることも出来る。
又A組と、B組の任意の混晶をエミッタに出来る。
(実施例5) 第7図は第5の実施例である。7(C)ではInP(7
−1と7−2)の基板7履−1上にInAs(7−3と
7−4)とGaAs(7−5と7−6)の混晶(7−7
と7−8)を成長する場合を考えている。
第7図(a)のようにInPを基板7a−1とコレクタ
7a−2とし混晶をベース7a−3にするか又は7(b
)のようにInPを基板7(b)−1とし混晶をコレク
タ7b−2とベース7b−3に用いるかの二通りがある
。工(ツタ71−4と7b−4に#tInPを用いる。
又これらの例で、GaAsとInAaの混晶のかわり罠
、InAaとGarbの混晶(7−11と7−12)と
油との混晶を用いることも出来る。又InAsとIn8
bとの混晶(7−13と7−14)とGaAsとの混晶
を用いることも出来る。又エミッタにはInPとベース
の混晶との混晶を用いることが出来る。又InPより格
子定数の小さい結晶としてGaAIIt−用いたが、条
件を選べば、GaPその他を用いることが出来る。
(実施例6) 第8図に第6の実施例を示す。p型巣結晶SI基板8−
1にn型のコレクター8−2を形成し、8−3に8iと
Ge又は8n又はpbとのP型混晶のベース、更にN型
のエミッタ8−4を形成したものである。
8iは(ト)、Sn、Pbと混晶を作り8iよりも狭い
バンドギャップを形成する。
(実施例7) 第9図に第7の実施例を示す。P型巣結晶Ge基板9−
1にN型Geのコレクター9−2を形成し、9−3に伽
と8n又はpbとのP型混晶のベース、更にN型シリコ
ンのエミッタ9−4を形成したものである。GeけSn
、Pbと混晶を作り(ト)より狭いバンドギャップの混
晶を形成する。
(実施例8) 第1O図に第8の実施例を示す。CdTeの基板1〇−
1の上にCdTeとHgTeの混晶でN型Hg 11C
d xTeのコレクター10−2、P型p −Hgi 
□C’yTeのベース10−3、N型p−Hg1−、C
d、Teのエバツタ10−4を形成する。CdTeとH
gTeけ格子定数かはぼ一致しており、任意の割合で混
合し、且つ混晶のバンドギャップは混合比を費えること
によってCdTeの1.5 eVからHgTeのOまで
任意に変えられることが知られている。第2図(b)の
パ/ドを実現するにはz>y、x≧yであればよく、y
を0に近づけるとベースに非常に狭いバンドギャップの
混晶を実現することが出来る。第10図には、x=y=
0.4、z = 0.5の場合を示した。
この他狭いバンドギャップの半導体として、PbTe、
PbS、その他の半導体及び混晶で同様の考え方が適用
出来る。
特にPbTe−8nTeの混晶で妓バンドギャップが0
.2〜0まで混合比によって連続的に変えられるのでこ
の系でも■1が018〜0のトランジスタが′R現出来
る。例えば、N−F’bTe(エミッタ)、P−Pb 
1−xSn xTe(ベース)、N−PbTe (コレ
クタ) (x <0.35 )又はN−Pb1,5ny
Te (コレクタ)(y≦x <0.35 )の形のト
ランジスタ、及びN−I’bS工εツタ/P−Pb81
゜S e xベース/N−PbS:ffレクタ又はN−
PbS1−、Se、コレクタのトランジスタが考えられ
る(但し1≧X≧y≧0)。
(実施例9) 第11図に第9の具体的実施例を示す。第11図(a)
に示すようにP型巣結晶8i基板11−1上にN−8+
コレクタ11−2、Si/Ge超格子11−3、N−8
+エミッタ11−4を形成する。第11図(blはバン
ド図であるS+と伽の薄い層が交互に形成され之超格子
領域がベースである。この構造でベースのバンドギャッ
プが81より狭く出来ることは先に述べた通りである。
通常の動作負性ではベースの゛堀界が弱いのであるが、
コレクタのバイアスとペース幅ペースのP型不純物濃度
によっテハンチスルーに近い条件を実現するとベースに
強い7界がかかり、第11図(blK示すようにベース
のボ/テンシャルに傾きが生じ、こうした電、界の軟性
では電子f′i@性抵抗全抵抗。
SiとGeの超格子は例えば50X毎の周期で、Si中
のGeの平均組成比が39%の時の25OAのベース層
が可能になる。Si/(Jeの例では格子定数のミスマ
ツチによるベース厚さの制限があるが、AlAs/Ga
Asのように格子のマツチした系では制限はないっこの
効果tri 8i /Ge AlAs/GaAsだけで
彦く、その他の多くの超格子ベースのトランジスタで期
待出来る。
(別の実施例) 以上、in −v族、■族及びCdTe−HgTeの混
晶によるHBTの構成法を示した。全てNPNトランジ
スタについて説明したがPNPについても基本的な考え
方は同じである。即ちドナとアクセプタのドーピングを
考え直せばよい。又へテロ界面でのバンド不連続の情況
は変って来るので、混晶の組合せや混合比も変って来る
が、基本的力考え方はこれ壕で述べた手法が適用出来る
。又混晶やヘテロ界面の組合せけ周期律の同じ族での組
合せのみを考えたが、別の族との間のへテロ接合にも適
用できる。
又トランジスタは全て、エミッタがウェーハ面に来る通
常の構造のトランジスタを考えたが、I”Lのように表
面がコレクターにかっている構造についても同様の考え
方が適用出来る。又ラテラルトランジスタにも適用でき
る。
以上混晶ベースで一様なバンドギャップを考えたが、エ
ミッタからコレクタ方向にバンドギャップが狭く々って
行くグレーデッドバンドギャップの場合を含む。
以上全ての構成法を混晶によって行ったが、これを超格
子構造で等価的に置き変えることが出来る。例えばti
iv族半導体ABとCDの混晶A1□CxB1−xDX
K対して、ABとCDの原子数の比を1−x:xKLe
超格子は、超格子面と垂直方向のキャリヤの移動につい
ては混晶とほぼ等しく、又バンドギャップも超格子の周
期を50X以上にすれば混晶とはソ等しい値に設定する
ことが出来る。しかも超格子では20%以内の格子ミス
マツチが許容されると言うメリットがあるのでバンドギ
ャップの制御の範囲は拡大出来る。
第15図にこれまでに述べた実施例でのベースのバンド
ギャップを示す。これによってしきい値電圧のとり得る
値を示した。この図によって閾値電圧として1.46V
から約Oに近い値までを実現することが出来る。
(発明の効果) 閾値電圧の低いバイポーラトランジスタが出来ると高速
で且つ高集積のバイポーラ集積回路が可能となり、その
波及効果は大きい。例えば閾値電圧0.2Vのバイポー
ラトランジスタを用いると、77°に位テ電源電圧が0
.8vのgCL回や0.3 VのI”L回路が可能に々
る。又超格子ベースのトランジスタで負性抵抗のコレク
タを用いると、回路の寄生出力抵抗が大きくてもそれを
打消すので高速になる。
【図面の簡単な説明】
第1図(at、 fbl、 (c)はそれぞれInSb
基板のバイポーラトランジスタの断面図、 エネルギバンド図、これに関連する半導体のバンド端エ
ネルギと格子定数の関係及び混晶の構成法を示す図、 第2図は■−V族半導体、■族半導体、■〜■族半導体
のバンド端エネルギーと格子定数の関係を示す図、 第3図(a l (b lはそれぞれバイポーラトラン
ジスタの一般的な断面図、エネルギーバンド図、第4図
(a)はAlSb基板とするヘテロバイポーラトランジ
スタの断面図、(b) 、 (elはこれに関連する半
導体のバンド端エネルギーと格子定数の関係及び混晶の
構成法を示す図、 第5図(al(b)l”jそれぞれGa8b基板とする
ヘテロバイポーラトランジスタの断面図、それに用いる
半導体のバンド端のエネルギーと格子定数の関係及び混
晶の構成法を示す図、 第6図(a)(b)(c)はそれぞれInAs基板のへ
テロバイポーラトランジスタの構造図、それに用いる半
導体のバンド端のエネルギーと混晶の構成法を示す図、
InAs基板のへテロバイポーラトランジスタの第二の
構造図、 第7図(at(b)はInP基板のへテロバイポーラト
ランジスタの構造図、第7図(clFiそれに用いる半
導体のバンド端のエネルギーと混晶の構成法を示す図、 第8図ViS i k基板とするホモ接合バイポーラト
ランジスタの構造図、 第9図HGeft基板とするホモ接合バイポーラトラン
ジスタの構造図、 第10図はCd’l’eを基板とするヘテロバイポーラ
トランジスタの構造図、 第11図(a)(b)はそれぞれ超格子をペニスとする
バイポーラトランジスタの構造、バンド図、第12図は
バイポーラトランジスタ及び集積回路を縮小し友場合の
デバイスパラメータを与える図、 第13図はへテロバイポーラ(ホモバイポーラを含む)
の接合面でのバンド不連続値の符号を与える図、 第14図は半導体のバンドギャップの値を与える図、 第15図は実施例で示したバイポーラトランジスタのベ
ースのバンドギャップと閾値電圧を与える図。 、 −−へ 第1図 (b) 第3図 (b) 第4図 (b) 第4図 (C) エミッタ  ベース   コレクタ  基 板第5図 (b) 第8図    第9図 第11図 (b)

Claims (1)

    【特許請求の範囲】
  1. エミッタのバンドギャップがベースのバンドギャップよ
    り広いか又は等しく、且つエミッタからベースへ注入す
    るキャリヤの伝導するバンド端にエミッタベース界面で
    バンド不連続によるエネルギーのスパイクがなめらかに
    なるか又は存在せず、エミッタベース間、ベースコレク
    タ間、コレクタ基板間又はエミッタ基板間が格子整合し
    ているか又は格子整合していない場合でも階段的に格子
    定数を変えてなじませるか、又は歪み超格子を設けて等
    価的に格子マッチさせたヘテロ接合バイポーラトランジ
    スタ又はホモ接合トランジスタにおいて、ベース層とし
    て、バンドギャップの狭い単結晶、混晶、超格子あるい
    は不純物をドーピングしてベースのバンドギャップを狭
    くしたことを特徴とする低閾値電圧のバイポーラトラン
    ジスタ。
JP59278057A 1984-12-25 1984-12-25 低閾値電圧のバイポーラトランジスタ Expired - Fee Related JPH0763065B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59278057A JPH0763065B2 (ja) 1984-12-25 1984-12-25 低閾値電圧のバイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278057A JPH0763065B2 (ja) 1984-12-25 1984-12-25 低閾値電圧のバイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JPS61150373A true JPS61150373A (ja) 1986-07-09
JPH0763065B2 JPH0763065B2 (ja) 1995-07-05

Family

ID=17592051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278057A Expired - Fee Related JPH0763065B2 (ja) 1984-12-25 1984-12-25 低閾値電圧のバイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JPH0763065B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS649656A (en) * 1987-07-02 1989-01-12 Nec Corp Bipolar transistor
JPS6480074A (en) * 1987-09-21 1989-03-24 Japan Aviation Electron Resonance tunnel three terminal element
US4821082A (en) * 1987-10-30 1989-04-11 International Business Machines Corporation Heterojunction bipolar transistor with substantially aligned energy levels
JPH01117358A (ja) * 1987-10-30 1989-05-10 Fujitsu Ltd 半導体装置
JPH01117359A (ja) * 1987-10-30 1989-05-10 Fujitsu Ltd 半導体装置
JPH02299240A (ja) * 1989-05-15 1990-12-11 Nec Corp バイポーラトランジスタ
US5031015A (en) * 1986-08-12 1991-07-09 Canon Kabushiki Kaisha Solid-state heterojunction electron beam generator
CN109416917A (zh) * 2016-05-11 2019-03-01 阿托梅拉公司 减少行激活电路功率和外围泄漏的dram架构以及相关方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS LETTERS=1983 *
JOURNAL OF APPLIED PHYSICS=1983 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031015A (en) * 1986-08-12 1991-07-09 Canon Kabushiki Kaisha Solid-state heterojunction electron beam generator
JPS649656A (en) * 1987-07-02 1989-01-12 Nec Corp Bipolar transistor
JPS6480074A (en) * 1987-09-21 1989-03-24 Japan Aviation Electron Resonance tunnel three terminal element
US4821082A (en) * 1987-10-30 1989-04-11 International Business Machines Corporation Heterojunction bipolar transistor with substantially aligned energy levels
EP0313749A2 (en) * 1987-10-30 1989-05-03 International Business Machines Corporation Heterojunction bipolar transistor
JPH01117358A (ja) * 1987-10-30 1989-05-10 Fujitsu Ltd 半導体装置
JPH01117359A (ja) * 1987-10-30 1989-05-10 Fujitsu Ltd 半導体装置
JPH01136368A (ja) * 1987-10-30 1989-05-29 Internatl Business Mach Corp <Ibm> ヘテロ接合バイポーラ・トランジスタ
JPH02299240A (ja) * 1989-05-15 1990-12-11 Nec Corp バイポーラトランジスタ
CN109416917A (zh) * 2016-05-11 2019-03-01 阿托梅拉公司 减少行激活电路功率和外围泄漏的dram架构以及相关方法
CN109416917B (zh) * 2016-05-11 2022-10-04 阿托梅拉公司 减少行激活电路功率和外围泄漏的dram架构以及相关方法

Also Published As

Publication number Publication date
JPH0763065B2 (ja) 1995-07-05

Similar Documents

Publication Publication Date Title
Anderson Germanium-gallium arsenide heterojunctions
US5179037A (en) Integration of lateral and vertical quantum well transistors in the same epitaxial stack
Cutaia et al. Complementary III–V heterojunction lateral NW tunnel FET technology on Si
WO2009051663A2 (en) Transistor device and method
JPS61150373A (ja) 低閾値電圧のバイポ−ラトランジスタ
Leiderman et al. Injection diffusion processes in the weak linear graded-band semiconductor pn-structures
US5561306A (en) Hetero-bipolar transistor having a plurality of emitters
Shafi et al. The importance of neutral base recombination in compromising the gain of Si/SiGe heterojunction bipolar transistors
US3571674A (en) Fast switching pnp transistor
Kurata et al. Modeling and characterization for high-speed GaAlAs-GaAs npn heterojunction bipolar transistors
JPH0315353B2 (ja)
Tauqeer et al. Two-dimensional physical and numerical modelling of InP-based heterojunction bipolar transistors
US5461245A (en) Article comprising a bipolar transistor with floating base
Georgakilas et al. Investigation of the GaAs/Si heterojunction band lineup with capacitance and current versus voltage measurements
JP3046320B2 (ja) 半導体装置
Ito et al. Influence of dislocations on the DC characteristics of AlGaAs/GaAs heterojunction bipolar transistors
Broekaert et al. Extremely high current density, low peak voltage, pseudomorphic In/sub 0.53/Ga/sub 0.47/As/AlAs/InAs resonant tunneling diodes
Seabaugh et al. Silicon-based tunnel diodes and integrated circuits
Zhang et al. Thermionic emission theory and diffusion theory applied to CdTe PV devices
JPS6247157A (ja) 半導体装置
Shah et al. III-V device technologies for electronic applications
Tiwari et al. An analytic theory of the Auger transistor: a hot electron bipolar transistor
Mazhari et al. Intrinsic gate delay of Si/SiGe integrated injection logic circuits
Ang Modeling of double heterojunction bipolar transistors
Krishna et al. Finite element analysis of SiGe heterojunction devices

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees