JPS61150053A - Computer system - Google Patents

Computer system

Info

Publication number
JPS61150053A
JPS61150053A JP59276653A JP27665384A JPS61150053A JP S61150053 A JPS61150053 A JP S61150053A JP 59276653 A JP59276653 A JP 59276653A JP 27665384 A JP27665384 A JP 27665384A JP S61150053 A JPS61150053 A JP S61150053A
Authority
JP
Japan
Prior art keywords
program
data
power failure
transfer
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59276653A
Other languages
Japanese (ja)
Inventor
Akihiro Ogasawara
小笠原 明博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59276653A priority Critical patent/JPS61150053A/en
Publication of JPS61150053A publication Critical patent/JPS61150053A/en
Pending legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

PURPOSE:To attain re-activation without initializing a file at time of power failure restoration by waiting the completion of the transfer of data in the midst of transferring so as to interrupt the transfer when a non-maskable interruption command from a power failure detecting circuit is received. CONSTITUTION:When a main program 23 transfers a file for comprising one datum by two or more bytes, a data shifting program 24 confirms the presence or absence of power failure upon the termination of the data moving. If power failure is found, the program is stopped. Otherwise, the processing is continued. A power failure detecting and interrupting program 25 activated by a detecting signal from the power failure detecting circuit immediately sets power failure detecting information, and checks whether or not the data shifting program is executed. If data shifting information is set, an operation is returned to the data shifting program 24 as it is. Otherwise, the main program 23 stops the program not so as to execute it.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は中央演算処理装置(以下CPLIという)によ
り制御され、所定単位毎にデータ転送をおこなう計算機
システムに関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a computer system that is controlled by a central processing unit (hereinafter referred to as CPLI) and transfers data in predetermined units.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

2バイト以上で1つのデータを構成するファイルを、C
PLJのlIJtmlにしたがって1つのエリアから他
のエリアにデータ転送する従来の計算機システムの機能
ブロック図を第5図に示す。オペレーティングシステム
11の支配下にイニシャライズプログラム12とメイン
プログラム13とが動作する構成となっている。メイン
プログラム13はデータ転送中の情報をセットするため
の機能を有している。
Files that consist of one data with 2 bytes or more are
FIG. 5 shows a functional block diagram of a conventional computer system that transfers data from one area to another according to lIJtml of PLJ. The configuration is such that an initialization program 12 and a main program 13 operate under the control of an operating system 11. The main program 13 has a function for setting information during data transfer.

データファイルを転送中に、この計算機システムに対す
る供給電源が停電等によって電源断となった場合、ファ
イル内のデータが正しく転送されない状態が発生する。
If the power supply to this computer system is cut off due to a power outage or the like while a data file is being transferred, a situation will occur in which the data in the file will not be transferred correctly.

そこで停電復帰時にデータ転送中であったかどうかを判
断し、転送中であった場合には必要に応じてゼロクリア
や再ローディング等のファイルの初期化をイニシャライ
ズプログラム12によっておこなうようにしている。
Therefore, it is determined whether data was being transferred when the power was restored, and if data was being transferred, the initialization program 12 performs file initialization such as zero clearing or reloading as necessary.

このように従来の計算機システムでは供給電源が電源断
となった場合に、メインプログラムの停止がファイルの
移動時におこるとファイル内のデータが破壊されるため
、停電復帰後にファイルの初期化をする必要があった。
In this way, in conventional computer systems, if the power supply is cut off and the main program stops while moving the file, the data in the file will be destroyed, so it is necessary to initialize the file after the power is restored. was there.

したがって瞬停時等の時にはデータの流れに切れ目が発
生し、スムーズな制御が阻害されるという問題があった
Therefore, there is a problem in that a break occurs in the flow of data when there is a momentary power outage, etc., and smooth control is obstructed.

〔発明の目的〕[Purpose of the invention]

本発明は上記事情を考慮してなされたもので、停電復帰
時にファイルを初期化することなく再起動させることの
できる計算機システムを提供することを目的とする。
The present invention has been made in consideration of the above circumstances, and an object of the present invention is to provide a computer system that can be restarted without initializing files upon recovery from a power outage.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために本発明による計算機システム
は、中央演算処理装置により制御され、所定単位毎にデ
ータ転送をおこなう計算機システムにおいて、供給電源
の電源断を検出し、前記中央演算処理装置に割込指令を
発する停電検出手段と、データ転送中に前記割込指令を
受取ったときには前記所定単位のデータの転送を完了さ
せた後次のデータの転送を中止するデータ転送手段とを
備えたことを特徴とする。
In order to achieve the above object, the computer system according to the present invention is controlled by a central processing unit and transfers data in predetermined units. and a data transfer means that, when receiving the interrupt command during data transfer, completes the transfer of the predetermined unit of data and then stops transferring the next data. Features.

〔発明の実施例〕 第1図は本発明の一実施例による計算機システムの機能
ブロック図を示したもので、オペレーティングシステム
21、イニシャライズプログラム22、メインプログラ
ム23に加えてデータ移動プログラム24と停電検出割
込プログラム25とを付加している。データ移動プログ
ラム24は停電対策を考慮して設けたものでメインプロ
グラム23により起動される。また停電検出割込プログ
ラム25は停電発生時にデータ移動プログラム24に停
電のあった旨を伝えるためのノンマスカブルな割込プロ
グラムである。
[Embodiment of the Invention] FIG. 1 shows a functional block diagram of a computer system according to an embodiment of the present invention, which includes an operating system 21, an initialization program 22, a main program 23, a data movement program 24, and a power failure detection system. An interrupt program 25 is also added. The data movement program 24 is provided in consideration of power outage countermeasures and is started by the main program 23. Further, the power failure detection interrupt program 25 is a non-maskable interrupt program for notifying the data movement program 24 that there has been a power failure when a power failure occurs.

第2図および第3図はデータ移動プログラム24および
停電検出割込プログラム25の動作を説明するためのフ
ローチャートである。メインプログラム23により2バ
イト以上で1つのデータを構成するファイルを他のエリ
アに転送する時、データ移動プログラム24をコールす
る。コールされたデータ移動プログラムはデータの転送
単位ごとにその転送開始を宣言しデータ移動中情報をセ
ットする(ステップ2o1)。そしてメインプログラム
23の指定によりファイルを移動させる(ステップ20
2)。データの移動が完了するとデータ転送終了を宣言
し、データ移動中の情報をリセットする(ステップ2o
3)。このデータの移動終了時点でデータ移動プログラ
ム24は停電の有無を確認しくステップ204)、停電
有りの時にはメインプログラム23がざらにプログラム
を実行しないようにプログラムの停止をおこなう(ステ
ップ205)。停電無しの時にtよそのままメインプロ
グラム23に戻り、処理を継続する(ステップ206)
FIGS. 2 and 3 are flowcharts for explaining the operations of the data movement program 24 and the power failure detection interrupt program 25. When the main program 23 transfers a file consisting of one data of two or more bytes to another area, the data movement program 24 is called. The called data movement program declares the start of data transfer for each data transfer unit and sets data movement information (step 2o1). Then, the file is moved according to the specifications of the main program 23 (step 20
2). When the data movement is completed, the data transfer is declared complete and the information being transferred is reset (step 2o).
3). At the end of this data movement, the data migration program 24 checks whether there is a power outage (step 204), and if there is a power outage, the main program 23 stops the program so that it does not run the program cursorily (step 205). When there is no power outage, return to the main program 23 and continue processing (step 206).
.

供給電源のNm断を検出し、ノンマスカブルな割込指令
としてCPLJにこれを伝送するための停電検出回路が
ハードウェア構成で用意されており、このハードウェア
の停電検出回路からの検出信号によって起動された停電
検出割込プログラム25は直ちに停電検出情報をセット
する(ステップ301)。そしてデータ移動70グラム
24が実行中であるかどうかを確認しくステップ3o2
)、ステップ201でデータ移動中情報がセットされて
いればそのままデータ移動70グラム24に戻る(ステ
ップ3o3)。そうでない場合にはさらにメインプログ
ラム23がプログラムの実行をしないようにプログラム
の停止をおこなう(ステップ304〉。
A power failure detection circuit is provided in the hardware configuration to detect Nm interruption of the power supply and transmit it to the CPLJ as a non-maskable interrupt command, and is activated by a detection signal from the hardware power failure detection circuit. The power failure detection interrupt program 25 immediately sets power failure detection information (step 301). and check if data movement 70g24 is running step 3o2
), if the data movement information is set in step 201, the process returns to the data movement 70gram 24 (step 3o3). If not, the main program 23 further stops the program so that it does not execute the program (step 304).

なお停電検出割込プログラムにおいて停電検出情報をセ
ットしているため停電復帰後に必要ならば従来通リファ
イルの初期化をおこなうことも可能である。
Note that since the power failure detection information is set in the power failure detection interrupt program, it is possible to initialize the refile in the conventional manner if necessary after the power failure returns.

第4図は本発明による計算機システムのハード構成の具
体例を示すブロック図である。供給電源41は電源電圧
変換回路42を介してcPU電源43に:変m21L、
CPLJ45に供給されている。
FIG. 4 is a block diagram showing a specific example of the hardware configuration of the computer system according to the present invention. The power supply 41 is supplied to the cPU power supply 43 via the power supply voltage conversion circuit 42: variable m21L,
It is supplied to CPLJ45.

供給電源41の電源断を検出するために停電検出回路4
4が設けられており、検出信号はノンマスカブル割込指
令としてCPU45に伝送される。
A power outage detection circuit 4 is used to detect a power outage of the power supply 41.
4 is provided, and the detection signal is transmitted to the CPU 45 as a non-maskable interrupt command.

CPU45に結合するデータバス46を介して、CPU
45にはランダムアクセスメモリ(RAM)47、リー
ドオンリメモリ(ROM)48および入出力装置49が
結合しており、たがいにデータの転送をおこなっている
via a data bus 46 that couples to the CPU 45;
A random access memory (RAM) 47, a read only memory (ROM) 48, and an input/output device 49 are coupled to the memory 45, and data is transferred between them.

〔発明の効果〕〔Effect of the invention〕

以上の通り、本発明では停電検出回路からのノスマス力
プル割込指令を受取った時には転送中のデータの転送完
了を待つて次のデータの転送を中止するように構成して
いるため、メインプログラムの停止は必ず1つのデータ
単位の移動、終了時点で発生するため、停電復帰後にフ
ァイルの初期化をする必要がなくなる。したがって停電
が発生してもデータの流れに切れ目が発生せずスムーズ
な制御が継続できる。
As described above, the present invention is configured to wait for the completion of the data being transferred and then cancel the transfer of the next data when receiving the Nosmus force pull interrupt command from the power failure detection circuit, so that the main program Since the stop always occurs at the end of the movement of one data unit, there is no need to initialize the file after the power is restored. Therefore, even if a power outage occurs, there will be no break in the data flow, allowing smooth control to continue.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例による計算機システムの動作
機能を説明するための機能ブロック図、第2図は同計算
機システムに使用されるデータ移動プログラムのフロー
チャート、第3図は同計算機システムに使用される停電
検出割込プログラムのフローチャート、第4図は同計算
機システムのハード構成の具体例を示1ブロック図、第
5図は従来の計算機システムの動作機能を示す機能ブロ
ック図である。 41・・・供給電源、44・・・停電検出回路、45・
・・CPU、46・・・データバス、47・・・RAM
。 48・・・ROM、49・・・入出力装置。 出願人代理人  猪  股    清 第4図
FIG. 1 is a functional block diagram for explaining the operating functions of a computer system according to an embodiment of the present invention, FIG. 2 is a flowchart of a data movement program used in the computer system, and FIG. FIG. 4 is a block diagram showing a specific example of the hardware configuration of the computer system, and FIG. 5 is a functional block diagram showing the operating functions of the conventional computer system. 41... Power supply, 44... Power outage detection circuit, 45.
...CPU, 46...Data bus, 47...RAM
. 48...ROM, 49...I/O device. Applicant's agent Kiyoshi Inomata Figure 4

Claims (1)

【特許請求の範囲】[Claims] 中央演算処理装置により制御され、所定単位毎にデータ
転送をおこなう計算機システムにおいて、供給電源の電
源断を検出し、前記中央演算処理装置に割込指令を発す
る停電検出手段と、データ転送中に前記割込指令を受取
ったときには前記所定単位のデータの転送を完了させた
後、次のデータの転送を中止するデータ転送手段とを備
えたことを特徴とする計算機システム。
In a computer system that is controlled by a central processing unit and performs data transfer in predetermined units, there is provided a power failure detection means that detects a power outage of a power supply and issues an interrupt command to the central processing unit; A computer system comprising: data transfer means for completing the transfer of the predetermined unit of data and then canceling the transfer of the next data when receiving an interrupt command.
JP59276653A 1984-12-25 1984-12-25 Computer system Pending JPS61150053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59276653A JPS61150053A (en) 1984-12-25 1984-12-25 Computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59276653A JPS61150053A (en) 1984-12-25 1984-12-25 Computer system

Publications (1)

Publication Number Publication Date
JPS61150053A true JPS61150053A (en) 1986-07-08

Family

ID=17572449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59276653A Pending JPS61150053A (en) 1984-12-25 1984-12-25 Computer system

Country Status (1)

Country Link
JP (1) JPS61150053A (en)

Similar Documents

Publication Publication Date Title
EP1632843A2 (en) Data processing system and copy processing method thereof
JPH0679307B2 (en) Coprocessor parallel operation control method
JPH0338755A (en) File transfer system
JPS61150053A (en) Computer system
JP2001005774A (en) Toggle of division transaction mode of pci-x bridge buffer
JPS6146543A (en) Fault processing system of transfer device
JP3332098B2 (en) Redundant processor unit
JP3052595B2 (en) Computer redundancy control method
JP2002108640A (en) Duplex system, single processor system and sub-board
JP2943173B2 (en) Duplex file storage
JP2985188B2 (en) Redundant computer system
JPS6343771B2 (en)
JPH0668011A (en) Scsi interface device
JP2511542B2 (en) Information processing system
JPS59146362A (en) Interface switching control system
JPS599927B2 (en) Data transfer control method
JPH103435A (en) Fault detection method for channel device and input and output controller using the same
RU1798801C (en) Device for reconfiguration of multiprocessor system
JPH04171539A (en) Duplex computer system
JPS589459B2 (en) Multi-CPU reset method
JPH08329026A (en) Dual processor system
JPH01161472A (en) Multiprocessor
JPS60251443A (en) Backup device of programmable controller
JPH06297782A (en) Method for controlling restart of printing in trouble during emulation
JPS62296264A (en) Control system for structure of data processing system