JPS61149825U - - Google Patents
Info
- Publication number
- JPS61149825U JPS61149825U JP3349085U JP3349085U JPS61149825U JP S61149825 U JPS61149825 U JP S61149825U JP 3349085 U JP3349085 U JP 3349085U JP 3349085 U JP3349085 U JP 3349085U JP S61149825 U JPS61149825 U JP S61149825U
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- shift
- clock
- reference analog
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Recording Measured Values (AREA)
Description
第１図ａは本考案による印字制御回路の構成を
示すブロツク図、第１図ｂはその動作波形、第２
図は本考案の実施例による印字制御回路の構成を
示すブロツク図、及び第３図は第２図による回路
の変形例を示す。
示すブロツク図、第１図ｂはその動作波形、第２
図は本考案の実施例による印字制御回路の構成を
示すブロツク図、及び第３図は第２図による回路
の変形例を示す。
Claims (1)
- １ラインのドツト印字素子及びその各素子にシ
フト位置の逐次増加するレジスタ段が順に接続し
ているシフトレジスタを内蔵するドツト印字ヘツ
ドに対して、１ラインの印字ごとにシフトレジス
タに入力するシフトクロツクに同期動作して印字
すべきアナログ信号のレベルに対応したシフト位
置のレジスタ段に印字データをロードさせる印字
制御回路において、入力する印字すべきアナログ
信号が基準アナログ信号を越えると出力信号を発
するコンパレータと、１ラインの印字ごとに前記
シフトクロツクの各クロツクごとにレベルアツプ
する前記基準アナログ信号を発生する基準アナロ
グ信号発生回路と、前記コンパレータの出力信号
発生時から所定時間だけ前記シフトレジスタのデ
ータ入力信号としてデータパルスを発生するデー
タパルス発生回路とを備えたことを特徴とするド
ツト印字ヘツドの印字制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349085U JPH0524183Y2 (ja) | 1985-03-11 | 1985-03-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349085U JPH0524183Y2 (ja) | 1985-03-11 | 1985-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61149825U true JPS61149825U (ja) | 1986-09-16 |
| JPH0524183Y2 JPH0524183Y2 (ja) | 1993-06-21 |
Family
ID=30535991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3349085U Expired - Lifetime JPH0524183Y2 (ja) | 1985-03-11 | 1985-03-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0524183Y2 (ja) |
-
1985
- 1985-03-11 JP JP3349085U patent/JPH0524183Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0524183Y2 (ja) | 1993-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59182747U (ja) | インタ−フエ−ス回路 | |
| JPS61149825U (ja) | ||
| JPH0349699U (ja) | ||
| JPS6399434U (ja) | ||
| JPS60174947U (ja) | 入出力制御装置 | |
| JPS5921721U (ja) | ドツトプリンタ | |
| JPH02150248U (ja) | ||
| JPS6281145U (ja) | ||
| JPS61152442U (ja) | ||
| JPH01146941U (ja) | ||
| JPH01146627U (ja) | ||
| JPS5840941U (ja) | アナログ−デジタル変換器 | |
| JPS5884251U (ja) | プリンタ− | |
| JPS60158170U (ja) | パタ−ン発生装置 | |
| JPS58538U (ja) | デ−タ速度変換回路 | |
| JPS5826543U (ja) | プリンタ | |
| JPS60101154U (ja) | デ−タ出力制御回路 | |
| JPS6274295U (ja) | ||
| JPH0231748U (ja) | ||
| JPS6013587U (ja) | オシロスコ−プのキヤラクタ表示回路 | |
| JPH01139632U (ja) | ||
| JPS61152441U (ja) | ||
| JPH01111341U (ja) | ||
| JPS5847927U (ja) | 初期リセツト回路 | |
| JPH0365330U (ja) |