JPS61148378A - Single chip microcomputer - Google Patents

Single chip microcomputer

Info

Publication number
JPS61148378A
JPS61148378A JP59271147A JP27114784A JPS61148378A JP S61148378 A JPS61148378 A JP S61148378A JP 59271147 A JP59271147 A JP 59271147A JP 27114784 A JP27114784 A JP 27114784A JP S61148378 A JPS61148378 A JP S61148378A
Authority
JP
Japan
Prior art keywords
signal
voltage
test mode
oscillator
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59271147A
Other languages
Japanese (ja)
Inventor
Yoshiki Kuwata
桑田 良樹
Mitsuharu Kato
光治 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP59271147A priority Critical patent/JPS61148378A/en
Publication of JPS61148378A publication Critical patent/JPS61148378A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31701Arrangements for setting the Unit Under Test [UUT] in a test mode

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To enable a test mode control simply without setting a testing terminal, by detecting a specified voltage fed to a terminal for oscillator to output a test mode signal from a voltage detection circuit. CONSTITUTION:An oscillation element 13 is connected to the oscillator input and output terminals Xin and Xout of a chip 11 of a single chip computer to generate a clock from an oscillator 12 while the normal power source voltage is detected with a voltage detection circuit 14, from which an L signal is outputted to be a normal mode specifying signal. On the other hand, when a specified voltage such as high voltage is applied to the terminal Xin from a high voltage generation circuit 15 or the like, it is detected with the circuit 14, the output of which is inverted to H to be a test mode specifying signal. Here, the clock from a clock signal source 16 in which the output impedance connected to the terminal Xout is lower than the oscillator 12 is fed to the computer. Thus, a single chip microcomputer can be tested simply without providing a testing terminal or the like.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、テストモードの設定手段を改良して、RO
Mの内容、命令の実行の確認等のテストが容易に実行で
きるようにしたシングルチップマイクロコンピュータに
関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention improves the test mode setting means to improve the RO
The present invention relates to a single-chip microcomputer that allows tests such as checking the contents of M and the execution of instructions to be easily performed.

[背景技術] シングルチップのマイクロコンピュータにあっては、通
常にユーザが使用するモードの他に、このマイクロコン
ピュータに収納設定されるROMの内容、命令の実行の
確認等のテストを行うことが必要である。このようなテ
ストを実行するために、テストモードが設定されるよう
にするものであるが、このテストモードを設定するため
には、上記マイクロコンピュータに対してテストモード
指令信号を供給設定する必要がある。
[Background Art] In a single-chip microcomputer, in addition to the modes normally used by the user, it is necessary to perform tests such as checking the contents of the ROM stored in the microcomputer and the execution of instructions. It is. In order to execute such a test, a test mode is set. In order to set this test mode, it is necessary to supply a test mode command signal to the microcomputer. be.

このようなテストモードをマイクロコンピュータに対し
て設定するためには、シングルチップの素子に対して、
上記テストモード指令を供給結合するためのテストビン
を特別に設定し、このテストビンに対して指令信号を供
給設定させるようにする。しかし、このようにテストビ
ンを設定するようにしたのでは、このテストモードだけ
のために1つの端子を専有させることになるものであり
、端子数に制限のあるマイクロコンピュータにあっては
、効果的なものではない。
In order to set up such a test mode for a microcomputer, for a single chip element,
A test bin for supplying and coupling the test mode command is specially set, and a command signal is set to be supplied to this test bin. However, if the test bin is set up in this way, one terminal will be exclusively used for this test mode, which is not effective for microcomputers with a limited number of terminals. It's not something.

また、一部の入力端子の特定指定して、リセット状態の
ときに入出力端子の状態をラッチして、そのラッチ内容
によってテストモードを判定するようにすることが考え
られている。しかし、このような手段ではテストに使用
する入出力端子に対して、ユーザが使用する過程で制限
を受けるようになり、効果的でない。
It has also been considered to specify some input terminals, to latch the states of the input/output terminals in the reset state, and to determine the test mode based on the latched contents. However, such means are not effective because the input/output terminals used for testing are limited in the process of use by the user.

[発明が解決しようとする問題点] この発明は上記のような点に鑑みなされたもので、特に
マイクロコンピュータに対して特別のテスト用の端子を
設定することなく、また特別の入出力端子の状態を判別
使用するような面倒なことをする必要がなく、簡単にテ
ストモードが設定制御されるようにするシングルチップ
マイクロコンピュータを提供しようとするものである。
[Problems to be Solved by the Invention] The present invention has been made in view of the above-mentioned points, and it is possible to solve the problem without setting special test terminals for the microcomputer, and without setting special input/output terminals. It is an object of the present invention to provide a single-chip microcomputer that allows the test mode to be easily set and controlled without the need for troublesome operations such as determining and using the state.

[問題点を解決するための手段] すなわち、この発明に係るシングルチップマイクロコン
ピュータにあっては、発振器用の端子に対して、通常に
使用される電圧値とは異なる特定される電圧を検出する
電圧検出回路を接続設定するものであり、発振素子に代
わりに上記発振器用端子に対して上記特定された電圧値
の信号が結合されたときに、上記電圧検出回路からテス
トモード信号が出力されるようにしたものである。
[Means for solving the problem] That is, in the single-chip microcomputer according to the present invention, a specified voltage different from a normally used voltage value is detected for the oscillator terminal. A voltage detection circuit is connected and set, and when a signal of the specified voltage value is coupled to the oscillator terminal instead of the oscillation element, a test mode signal is output from the voltage detection circuit. This is how it was done.

[作用] 上記のようなマイクロコンピュータにあっては、通常の
動作状態で使用される発振器用端子に対して特定される
電圧信号を供給設定することにって、ROMの内容、命
令の実行の確認等のテストを実行させるためのテストモ
ードが設定されるものであり、このようなシングルチッ
プマイクロコンピュータの端子等に対して、特に付加、
改良等を施すことなく、テストモードが効果的に実行さ
れるものである。この場合、上記発振器の出力端子を用
いて、マイクロコンピュータ内にテストモードを実行さ
せるクロック信号を外部から供給設定するようにすれば
よいものである。
[Function] In the microcomputer described above, the contents of the ROM and the execution of instructions can be controlled by supplying and setting a specified voltage signal to the oscillator terminal used in normal operating conditions. A test mode is set to execute tests such as confirmation, and especially for the terminals of such single-chip microcomputers,
The test mode can be effectively executed without making any improvements. In this case, the output terminal of the oscillator may be used to externally supply and set a clock signal for causing the microcomputer to execute the test mode.

[実施例] 以下、図面を参照してこの発明の一実施例を説明する。[Example] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図は発振器に対応した部分を示しているもので、こ
のマイクロコンピュータのチップ11にはクロック信号
を発生する発振器12が内蔵設定されている。この発振
器12に対しては、水晶等でなる発振素子13が接続設
定されるものであるが、この発振素子13はチップ11
に対して外部に設定され、発振器12の入力端子Xin
および出力端子X0IJtに対して接続されるようにな
っている。そして、上記発振器12から内部演算処理等
に使用されるシステムクロック信号を発生するものであ
る。
FIG. 1 shows a portion corresponding to an oscillator, and a chip 11 of this microcomputer is equipped with an oscillator 12 that generates a clock signal. An oscillation element 13 made of crystal or the like is connected to this oscillator 12, and this oscillation element 13 is connected to the chip 11.
is set externally to the input terminal Xin of the oscillator 12.
and output terminal X0IJt. The oscillator 12 generates a system clock signal used for internal arithmetic processing and the like.

また、上記チップ11には電圧検出器14が設定される
。この電圧検出器14は、通常にこのマイクロコンピュ
ータの演算処理において使用される信号がVdi基準に
した負論理の信号によって形成されている場合、Vdd
より高い電圧値の信号を検出するように構成されるもの
であり1、あるいはVSSよりも低い電圧値の信号を検
出するように構成されているものである。そして、この
電圧検出器14の入力端子部は、上記発振素子13の接
続される入力端子Xinに対して接続設定する。
Further, a voltage detector 14 is set in the chip 11. This voltage detector 14 detects Vdd when the signal normally used in the arithmetic processing of this microcomputer is formed by a negative logic signal based on Vdi.
It is configured to detect a signal with a higher voltage value than 1, or it is configured to detect a signal with a voltage value lower than VSS. The input terminal section of this voltage detector 14 is connected to the input terminal Xin to which the oscillation element 13 is connected.

この入力端子Xinに対して上記電圧検出器14で設定
したVddより高い値の電圧信号が供給設定された場合
、あるいはVSSより低い値の電圧信号が供給設定され
た場合には、この電圧信号を検出してテストモード信号
を発生し、上記のような電圧信号の供給されない通常演
算状態にあってたは通常モード信号が発生するものであ
る。
When a voltage signal with a value higher than Vdd set by the voltage detector 14 is set to be supplied to this input terminal Xin, or when a voltage signal with a value lower than VSS is set to be supplied, this voltage signal is A test mode signal is generated upon detection, and a normal mode signal is generated when the voltage signal is not supplied as described above and the normal operation is in a normal operation state.

すなわち、通常にこのマイクロコンピュータをユーザが
使用する場合には、上記発振器入出力端子Xinおよび
)(outの間に発振素子13を接続設定し、発振器1
2から所定の周波数のクロック信号を発生させ、ユーザ
の設定したプログラム等によって演算処理が実行される
ものである。この場合、入力端子Xinに対しては、電
圧検出器14で設定される電圧信号が供給されない状態
にあるため、この検出器14からは出力信号はローレベ
ルの状態にあり、このマイクロコンピュータは通常モー
ドに設定されてテストモードに設定されることはない。
That is, when a user normally uses this microcomputer, the oscillation element 13 is connected between the oscillator input/output terminals Xin and )(out, and the oscillator 1
2 generates a clock signal of a predetermined frequency, and arithmetic processing is executed by a program set by the user. In this case, since the voltage signal set by the voltage detector 14 is not supplied to the input terminal Xin, the output signal from this detector 14 is at a low level, and this microcomputer normally mode and never set to test mode.

これに対して、テストモードを設定する場合には、第2
図に示すように上記発振素子13の接続設定される入力
端子Xinに対して、高電圧発生回路15からテストモ
ード指令信号となる高電圧信号を供給する。この場合、
テストモード指令信号は、上記電圧Vddよりも高い電
圧値の信号によって構成されているもので、電圧検出器
14はVddよりも高い電圧信号が入力された場合にテ
ストモード信号を出力するように設定されている。した
がって、上記のように入力端子に対してVddより高い
電圧値のテストモード信号を発生する高電圧発生回路1
5を接続設定することによって、電圧検出器14からテ
ストモード信号が発生されるようになるものである。こ
のテストモード信号は、チップ11内部に設定されてい
る演算処理回路に対してテストモード設定指令として供
給され、所定のテストが実□行され、このマイクロコン
ピュータの評価がされるようになるものである。
On the other hand, when setting the test mode, the second
As shown in the figure, a high voltage signal serving as a test mode command signal is supplied from a high voltage generation circuit 15 to the input terminal Xin to which the oscillation element 13 is connected. in this case,
The test mode command signal is composed of a signal with a voltage value higher than the voltage Vdd, and the voltage detector 14 is set to output a test mode signal when a voltage signal higher than Vdd is input. has been done. Therefore, as described above, the high voltage generation circuit 1 generates a test mode signal with a voltage value higher than Vdd to the input terminal.
By connecting and setting 5, a test mode signal is generated from the voltage detector 14. This test mode signal is supplied as a test mode setting command to the arithmetic processing circuit set inside the chip 11, and a predetermined test is executed to evaluate this microcomputer. be.

このようなテストモードに設定される場合、上記発振器
12の出力端子Xoutに対しては、発振器12の出力
インピーダンスよりも低いインピーダンスの外部の信号
源16からクロック信号を供給設定し、このクロック信
号によってチップ11内部のテストモードによるテスト
演算動作が実行されるようにする。
When set to such a test mode, a clock signal is supplied to the output terminal Xout of the oscillator 12 from an external signal source 16 whose impedance is lower than the output impedance of the oscillator 12, and this clock signal A test calculation operation is executed in a test mode inside the chip 11.

尚、上記Vddより高い電圧の入力信号を検出する電圧
検出器14は、アナログ電圧比較器が使用されるもので
あるが、その他に第3図に示すように複数個のトランジ
スタ17a 、 17b 、・・・を直列状態に設定し
、これらトランジスタ17a 、 17b 、・・・の
スレッショルド電圧を利用するようにして、入力端子x
tnに対して所定以上の高電圧信号が供給された場合に
テストモード信号を出力するようにしてもよい。
Note that the voltage detector 14 that detects an input signal of a voltage higher than the Vdd is an analog voltage comparator, but as shown in FIG. 3, a plurality of transistors 17a, 17b, . ... are set in series, and the threshold voltages of these transistors 17a, 17b, ... are used to connect the input terminal x.
The test mode signal may be output when a high voltage signal higher than a predetermined value is supplied to tn.

また、上記実施例ではテストモード指令信号をVddよ
りも高い電圧値の信号によって構成する場合について説
明したが、このテストモード指令信号をVSSよりも低
い電圧値の信号によって構成するようにしてもよい。こ
のような場合には、電圧検出器14は、VSSよりも低
い電圧値の信号が入力されたときにテストモード信号を
出力するように構成する。この場合、上記高電圧発生回
路15は、Vssよりも低い値のテストモード指令用の
電圧信号を発生する低電圧発生回路によって構成するよ
うになる。
Further, in the above embodiment, a case has been described in which the test mode command signal is constituted by a signal with a voltage value higher than Vdd, but this test mode command signal may be constituted by a signal with a voltage value lower than VSS. . In such a case, the voltage detector 14 is configured to output a test mode signal when a signal with a voltage value lower than VSS is input. In this case, the high voltage generation circuit 15 is constituted by a low voltage generation circuit that generates a test mode command voltage signal having a value lower than Vss.

[発明の効果] 以上のようにこの発明に係るシングルチップマイクロコ
ンピュータにあっては、テストモード設定のために特別
の入力端子を設定する必要のないものであり、また入出
力端子に対して特別の制約を与えることもなく、通常に
存在する発振素子を接続設定する入力端子によってテス
トモードが効果的に設定されるようになる。したがって
、このマイクロコンピュータにあっては、入出力端子を
テストモードに対応して増加させる必要がないものであ
るばかりか、ユーザにおいて非常に使用し易い状態に構
成できるものである。
[Effects of the Invention] As described above, in the single-chip microcomputer according to the present invention, there is no need to set a special input terminal for setting the test mode, and there is no need to set a special input terminal for the input/output terminal. The test mode can be effectively set by the input terminal for connecting and setting the normally existing oscillation element without imposing any restrictions. Therefore, in this microcomputer, there is no need to increase the number of input/output terminals corresponding to the test mode, and the microcomputer can be configured to be extremely easy to use for the user.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例に係るシングルチップマイ
クロコンピュータの構成を説明する図、第2図は上記マ
イクロコンピュータをテストモードに設定する場合の構
成を示す図、第3図は上記マイクロコンピュータに設定
される電圧検出器の構成例を示す回路図である。 11・・・チップ、12・・・発振器、13・・・発振
素子、14・・・電圧検出器、15・・・高電圧発生回
路、16・・・クロック信@源。
FIG. 1 is a diagram illustrating the configuration of a single-chip microcomputer according to an embodiment of the present invention, FIG. 2 is a diagram illustrating the configuration when the microcomputer is set to a test mode, and FIG. FIG. 2 is a circuit diagram showing an example of the configuration of a voltage detector set to . DESCRIPTION OF SYMBOLS 11... Chip, 12... Oscillator, 13... Oscillation element, 14... Voltage detector, 15... High voltage generation circuit, 16... Clock signal @ source.

Claims (1)

【特許請求の範囲】[Claims]  外部に設定される発振素子の接続される入力端子に対
して、通常に使用される電圧値とは異なる特定される電
圧の入力を検出する電圧検出回路が設定されるものであ
り、上記入力端子に対しては、テストモード設定指令状
態で上記特定される電圧値に対応する電圧信号が供給さ
れるようにするものであり、この電圧信号が供給される
状態で、上記電圧検出回路からテストモード信号が出力
されるようにしたことを特徴とするシングルチップマイ
クロコンピュータ。
A voltage detection circuit that detects the input of a specified voltage different from the normally used voltage value is set for the input terminal connected to the oscillation element set externally, and the input terminal is supplied with a voltage signal corresponding to the voltage value specified above in the test mode setting command state, and when this voltage signal is supplied, the test mode is set from the voltage detection circuit. A single-chip microcomputer characterized by outputting a signal.
JP59271147A 1984-12-22 1984-12-22 Single chip microcomputer Pending JPS61148378A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59271147A JPS61148378A (en) 1984-12-22 1984-12-22 Single chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59271147A JPS61148378A (en) 1984-12-22 1984-12-22 Single chip microcomputer

Publications (1)

Publication Number Publication Date
JPS61148378A true JPS61148378A (en) 1986-07-07

Family

ID=17495977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59271147A Pending JPS61148378A (en) 1984-12-22 1984-12-22 Single chip microcomputer

Country Status (1)

Country Link
JP (1) JPS61148378A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7634700B2 (en) 2005-08-19 2009-12-15 Infineon Technologies Ag Semiconductor device with test interface

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5629177A (en) * 1979-08-16 1981-03-23 Nec Corp Semiconductor integrated circuit device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5629177A (en) * 1979-08-16 1981-03-23 Nec Corp Semiconductor integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7634700B2 (en) 2005-08-19 2009-12-15 Infineon Technologies Ag Semiconductor device with test interface

Similar Documents

Publication Publication Date Title
KR860006837A (en) Semiconductor integrated circuit with inspection circuit for internal circuit inspection
JPS61148378A (en) Single chip microcomputer
JP2776772B2 (en) Oscillation control circuit
US5315242A (en) Method for measuring AC specifications of microprocessor
JPH0495785A (en) Semiconductor integrated circuit apparatus
JPH0348468B2 (en)
JP2599759B2 (en) Flip-flop test method
JPS63274873A (en) Oscillation detection circuit
JPH0526981A (en) Testing circuit for semiconductor integrated circuit
JPS585026A (en) Semiconductor integrated circuit
JPS58189728A (en) Key input device
JPH03206514A (en) Power-on clearing circuit
JP2002148318A (en) Test mode circuit device for semiconductor integrated circuit
JPH06161596A (en) Oscillation circuit
JPH0887344A (en) Clock generating device
JPH0544051B2 (en)
JPH05108399A (en) Process input device
JPH0640112B2 (en) Power supply voltage detection hold circuit
JPS62267675A (en) Evaluating circuit for integrated circuit
JPH03191406A (en) Microcomputer
JPS63106025A (en) Semiconductor integrated circuit device
JPS59160776A (en) Semiconductor integrated circuit
JPS6284343A (en) Computer
JPH02130015A (en) Semiconductor integrated circuit
JPS6365974B2 (en)