JPS61147609A - 電流加算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の関連する分野） 本発明は、電流加算回路、特に、モノリシックに集積化
され、従って集積回路に使用されて数種の電流の流れに
関する測定信号を発生し得る電流加算回路に関するもの
である。

（従来の技術） 斯かる加算回路は、強度が入力側に供給された電流の強
度の総和に等しい電流か、または、強度が入力側に供給
される電流の符号に関係なく前記総和に比例する電流を
出力側に発生する。

モノリシックに集積化された電流加算回路では、これら
加算回路が入力側に供給された電流の処理に必要とする
供給電流の総合電流吸収を減少するために、作用される
電流の前部を減衰し得るようにするのが一般に好適であ
る。この互いに逆極性の電流の強さの総和を形成するた
めに集積回路に現在使用されている最も簡単な電流加算
回路は、第１図に示されるように、各々が入力分路およ
び出力分路を有し、これら分路に流れる電流間の比例定
数を計算するための抵抗が挿入された第１、第２および
第３カレント・ミラー回路Ｍ１．　Ｍ２およびＭ３を具
える。図において、当業者に既知の技術を用いて形成さ
れ得るカレント・ミラー回路を、矩形ブロックで示し、
これに挿入された抵抗を有する入力および出力分路をも
記号的に示す。

入力分路を小円にて示す。

各抵抗を番号で示し、定数Ｒおよび予め定めた値の係数
にで表されるこれら抵抗の値をその隣りに示す。抵抗値
Ｒの第１抵抗１を挿入した第１カレント・ミラー回路Ｍ
１の入力分路によって、電流加算回路の第１入力端子を
形成する。値ＫＲの第２抵抗２を挿入した第１カレント
・ミラー回路Ｍ、の出力分路を、値ＫＲの第３抵抗３を
挿入した第２カレント・ミラー回路Ｍ２の入力分路に接
続する。

値Ｒの第４抵抗４を挿入した第３カレント・ミラー回路
Ｍ３の入力分路によって、電流加算回路の第２入力端子
を形成し、この端子に、第１入力端子に供給された電流
とは逆極性の電流を当業者に既知の電気的手段に従って
供給することができる。

値ＫＲの第５抵抗５および値にＲの第６抵抗を夫々挿入
したカレント・ミラー回路Ｍ２およびＭ３の出力分路を
、電流加算回路の出力端子を形成する回路接続点Ｓに共
通に接続する。

上述したように既知の電気的手段に従って互いに逆極性
を有する電流、例えば、第１入力端子に入る電流ＩＡお
よび第２入力端子から出る電流■８を２入力端子に供給
する場合に、第１図に示す電流加算回路の作動を以下説
明する。

抵抗２および１間の比がＫであるため、カレント・ミラ
ー回路Ｍ、の出力分路に、電流■４の強さの１／にの強
さの入力端子ＩＡ／Ｋを発生する。

カレント・ミラー回路Ｍ２の入力分路に供給されるこの
電流ＩＡ／Ｋによって、その出力分路に全く同一の出力
電流ＩＡ　／Ｋを発生する。その理由は、抵抗３および
５の抵抗値が同一であるからである。

また、電流りによって、カレント・ミラー回路Ｍ３の出
力分路に、電流１ａの強さの１／にの強さの出力電流Ｉ
Ｂ　／Ｋを発生する。その理由は、抵抗６および４の値
の比がＫとなるからである。

回路接続点Ｓに流れる２つの電流ＩＡ／におよびＩＢ／
にはここで加算されて電流加算回路の出力端子に出力電
流ｔｓ　＝　［：Ｉ’Ａ　＋　ＩＢ　〕／Ｋを発生し、
この電流の強さは係数１／Ｋが乗算された電流■５およ
びＩｎの強さの総和に等しく、特に、Ｋ＝ｌのときのそ
の総和に等しくなる。上述したように、作用する全電流
は減衰するのが好適であり、これがため、値にとして１
以上のものを通常選択する。

本発明の目的は、従来の加算回路と比較して、廉価であ
り、且つ精度の良好なモノリシックに集積化された電流
加算回路を提供せんとするにある。

（本発明の手段） 本発明は、入力分路および出力分路を有し、これら入力
および出力分路に流れる電流の比例定数を決めるように
設定された第１および第２抵抗が夫々挿入された少なく
とも１個のカレント・ミラー回路を具え、このカレント
・ミラー回路の入力分路を電流加算回路の第１入力端子
とするモノリシックに集積化された電流加算回路におい
て、第１および第２入力端子並びに出力端子を有する電
圧−電流変換器を具え、この出力端子を電流加算回路の
出力端子とし、さらに、１端が電圧−電流変換器の第１
端子に接続され、他端が第４抵抗を経て基準電圧の点に
接続された少なくとも１個の第３抵抗を具え、この第３
抵抗の１端を電流加算回路の第２入力端子とし、第３抵
抗の他端をカレント・ミラー回路の出力分路に接続し、
電圧−電流変換器の第２入力端子を基準電圧点に接続す
るようにしたことを特徴とする。

（実施例） 図面につき本発明の詳細な説明する。

図中同一部分には同一の符号を付して示す。

第２図に示す本発明の電流加算回路は、入力分路および
出力分路を有し、抵抗値Ｒの第１抵抗１′および抵抗値
ＫＲの第２抵抗２′が夫々挿入されたカレント・ミラー
回路Ｍ／１を具える。これら抵抗は２個の分路に流れる
電流間に比例定数が得られるように設定する。第２図に
示すカレント・ミラー回路および抵抗に対し第１図の記
号表現を第２図においても使用する。カレント・ミラー
回路Ｍ’ｌの入力分路によって電流加算回路の第１入力
端子を形成する。

カレント・ミラー回路Ｍ′１の出力分路を、直列接続の
抵抗値［：に−１：］Ｒの第３抵抗３′および抵抗値Ｒ
の第４抵・抗４′を経て、基準電圧Ｖ　ＲＥＦの点に接
続する。

カレント・ミラー回路Ｍ′１の出力分路を、回路接続点
Ｓ′で第３抵抗３′に接続する。

２個の抵抗３′および４′間の接続点Ｐ′によって、電
流加算回路の第２入力端子を形成する。

第２図に示す電流加算回路は、矩形ブロックで示す電圧
−電流変換器Ｃ０ＮＶを具え、この変換器自体の電圧−
電流変換比はＩ＝Ｖ／に’Ｒで表され、この変換係数を
に’Ｒに等しくする。ここにに′はＫと等しくしてもよ
く、又等しくしなくてもよい。電圧−電流変換器Ｃ０Ｎ
Ｖは、第１および第２入力端子および出力端子を有する
。

この変換器の第１および第２入力端子を、回路接続点Ｓ
′および基準電圧Ｖ　ＲＥＦの点に、夫々接続する。

さらに変換器の出力端子によって、電流加算回路の出力
端子を形成する。

カレント・ミラー回路Ｍ　’ｌおよび電圧−電流変換器
Ｃ０ＮＶの双方は、当業者に知られた手段を用いて構成
することができる。

第２図に示す本発明の電流加算回路の作動について検討
する。この場合において、既知のように電気技術手段に
従って、互いに反対の符号を有する電流、例えば第１入
力端子に導入される電流Ｉ′え及び第２入力端子に導入
される電流Ｉ／。

を２個の入力端子に供給する。

カレント・ミラー回路Ｍ′１の抵抗２′および１′の比
がＫに等しいため、この回路の出力分路に大きさが電流
■′えの１／にの出力電流Ｉ′Ａ／Ｋを発生する。これ
がため、当業者に既知であるように、Ｍ′１のようなカ
レント・ミラー回路の出力インピーダンスおよびＣ０Ｎ
Ｖのような電圧−電流変換器の入力インピーダンスは理
論的に無限大となり、入力電流ｉ／Ｂは抵抗４′のみを
経て流れるようになる。これがため、回路接続点Ｓ′お
よび基準電圧■□、の点間の電圧■はとなる。これがた
め、電流加算回路の出力端子に得られる電圧−電流変換
器からの出力電流１／。

は、 Ｉ　’ｓ　”　（１’ａ　＋　Ｉ’ｓ）／　Ｋ　　’と
なり、ここにに’Ｒは電圧−電流変換係数である。

これがため、出力電流の大きさは、比例係数１／に’に
応じて電流Ｉ′Ａおよび■／、の大きさの総和に比例し
、特にに′＝１のときのこの総和に等しい。

第２図の回路図は、Ｋが１以上の場合、例えば供給電流
の供給を軽減するため、作用電流の前部を減衰するのが
好適である場合には、現実の物理的意味だけを有する。

Ｋ＝１の場合には、抵抗３′を省略して接続点Ｐ′を回
路接続点Ｓ′に一致させる。

また、最終の変換係数に′の値に関係なく、回路に流す
電流を増幅するように、１以上の係数に′を必要とする
技術的用途も可能である。

この場合には、抵抗３′の抵抗値（Ｋ−１）　Ｒは重要
でなく、Ｋ＞１の場合に、第３図に示す変更回路を使用
する必要がある。

この電流加算回路の変形例では、図面から明らかなよう
に、Ｍ′、で示されるカレント・ミラー回路の出力分路
は、回路接続点Ｓ′に接続されないで、接続点Ｐ′に接
続される。

又、回路接続点Ｓ′により第２入力端子を形成する。

この場合、抵抗３′および４′の抵抗値をそれぞれ（１
−Ｋ）ＲおよびＫＲとする。

したがって、入力端子に互いに逆極性の電流Ｉ１．およ
びｌ／、を供給することにより、回路接続点Ｓ′および
基準電圧ＶＲＥＰの点間に電圧■は Ｖ　＝Ｉ　’　Ｂ　［（１−Ｋ）Ｒ＋ＫＲ］　＋　Ｉ　
’　ａ／に−ＫＲ＝（Ｉ′え＋Ｉ’Ｓ）Ｒ となり、その結果、第３図の電流増加回路は第２図の回
路と全く同一となる。

以上の事実から明らかなように、本発明の電流加算回路
の利点は、電圧−電流変換器と、（２個の抵抗３′およ
び４′により形成される分圧器のような）分圧器との回
路の複雑さが１個のカレント・ミラー回路のそれとほと
んど等価となる点である。これがため、従来の電流加算
回路は少なくとも１個のカレント・ミラー回路を具えて
いる。

この回路の複雑さを軽減し、集積領域の占有面積を減少
することによって、本発明の電流加算回路を従来のもの
より、より廉価とすることができる。

第２図に示す電流加算回路を集積回路に好適となるよう
に構成する場合に予め定めた電流比が得られるようにす
る設定された抵抗の使用は、第１図に示す従来の回路の
場合と比較してより制限される。抵抗値にＲの抵抗が電
圧−電流変換器ＣＯＮ■に絶対的に必要である点を考慮
すると、従来の回路で総合抵抗値（４に＋２）Ｒを必要
とするのに対し、この回路では、最大総合値（３に＋１
）Ｈの抵抗の増加を必要とするだけである。したがって
、集積回路において、抵抗を設けることにより抵抗自体
の抵抗間の比を決めるのに際し、避けられない誤差を導
くため、予め定めた電流比を決める抵抗の使用量を減少
させることにより、他の全てのパラメータを同一に維持
するとしても本発明の電流増加回路の精度を向上させる
ことができる。

以上、図面につき本発明の２実施例を示したが、本発明
は要旨を変更しない範囲内で、種々の変更を行うことが
可能である。例えば、第２図または第３図に示す電流加
算回路は、任意の数のカレント・ミラー回路および回路
接続点Ｓに共通接続される任意の数の入力分圧器を具え
、さらに任意の所望な値を有する抵抗を具え、この抵抗
値は部品ごとに異なる係数に０て表すことができ、これ
により２つの電流の単なる総和のみならず任意の符号の
任意の数の電流の直線的な組合わせを得ることができる
。

このように構成する場合は、本発明の電流加算回路を、
電流処理回路として使用することができる。

【図面の簡単な説明】

第１図は従来の電流加算回路を示すブロック回路図、 第２図は本発明のモノリシック集積化された電流加算回
路を示すブロック回路図、 第３図は本発明の他の例を示すブロック回路図である。 ＭＩ＋　Ｍ　’　１．　Ｍ２．　Ｍ３・・・カレント・
ミラー回路１〜６，１′〜４′・・・抵抗

Claims (1)

1. 【特許請求の範囲】 １、入力分路および出力分路を有し、これら入力および
   出力分路に流れる電流の比例定数を決めるように設定さ
   れた第１および第２抵抗〔１′、２′〕が夫々挿入され
   た少なくとも１個のカレント・ミラー回路を具え、この
   カレント・ミラー回路の入力分路を電流加算回路の第１
   入力端子とするモノリシックに集積化された電流加算回
   路において、第１および第２入力端子並びに出力端子を
   有する電圧−電流変換器〔ＣＯＮＶ〕を具え、この出力
   端子を電流加算回路の出力端子とし、さらに、１端が電
   圧−電流変換器の第１端子に接続され、他端が第４抵抗
   〔４′〕を経て基準電圧〔Ｖ＿Ｒ＿Ｅ＿Ｆ〕の点に接続
   された少なくとも１個の第３抵抗〔３′〕を具え、この
   第３抵抗 〔３′〕の１端を電流加算回路の第２入力端子とし、第
   ３抵抗〔３′〕の他端をカレント・ミラー回路〔Ｍ′＿
   １〕の出力分路に接続し、電圧−電流変換器〔ＣＯＮＶ
   〕の第２入力端子を基準電圧点に接続するようにしたこ
   とを特徴とする電流加算回路。 ２、カレント・ミラー回路〔Ｍ′＿１〕の出力分路側に
   接続された第３抵抗〔３′〕の端子をこの抵抗の１端と
   し、第３抵抗〔３′〕の値を第２および第１抵抗〔２′
   、１′〕の値の差にほぼ等しくし、第４抵抗〔４′〕の
   値を第１抵抗〔１′〕の値にほぼ等しくするようにした
   ことを特徴とする特許請求の範囲第１項記載の電流加算
   回路。 ３、カレント・ミラー回路〔Ｍ′＿１〕の出力分路側に
   接続された第３抵抗〔３′〕端子を この抵抗の他端とし、第３抵抗〔３′〕の値を第１およ
   び第２抵抗〔１′、２′〕の値の差にほぼ等しくし、第
   ４抵抗〔４′〕の値を第２抵抗〔２′〕の値にほぼ等し
   くするようにしたことを特徴とする特許請求の範囲第１
   項記載の電流加算回路。 ４、入力分路および出力分路を有し、これら入力および
   出力分路に流れる電流間の比例定数を決めるように設定
   された第１および第２抵抗〔１′、２′〕が夫々挿入さ
   れた少なくとも１個のカレント・ミラー回路〔Ｍ′＿１
   〕を具え、このカレント・ミラー回路の入力分路を電流
   加算回路の第１入力端子とするモノリシックに集積化さ
   れた電流加算回路において、第１および第２入力端子並
   びに出力端子を有する電圧−電流変換器〔ＣＯＮＶ〕を
   具え、この出力端子を電流加算回路の出力端子とし、こ
   の電圧−電流変換器〔ＣＯＮＶ〕の第１端子を、電流加
   算回路の第２入力端子である回路接続点〔Ｓ′、Ｐ′〕
   でカレント・ミラー回路〔Ｍ′＿１〕の出力分路に接続
   すると共に抵抗〔４′〕を経て基準電圧〔Ｖ＿Ｒ＿Ｅ＿
   Ｆ〕の点に接続し、この電圧−電流変換器〔ＣＯＮＶ〕
   の第２端子を基準電圧点に接続するようにしたことを特
   徴とする電流加算回路。