JPS61144026A - Dry etching method - Google Patents
Dry etching methodInfo
- Publication number
- JPS61144026A JPS61144026A JP26577584A JP26577584A JPS61144026A JP S61144026 A JPS61144026 A JP S61144026A JP 26577584 A JP26577584 A JP 26577584A JP 26577584 A JP26577584 A JP 26577584A JP S61144026 A JPS61144026 A JP S61144026A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- mask pattern
- dry etching
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ドライエツチング方法に係わり、特に異方性
ドライエツチングを行うためのドライエツチング方法に
関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a dry etching method, and particularly to a dry etching method for performing anisotropic dry etching.
近年、半導体集積回路製造技術等に用いられる微細加工
技術は益々高い精度を要求され、その寸法もサブミクロ
ン領域に達しようとしている。そのため、マスクパター
ンに忠実なエツチング方法として、異方性ドライエツチ
ング方法が広く検討されている。In recent years, microfabrication techniques used in semiconductor integrated circuit manufacturing techniques are required to have increasingly higher precision, and their dimensions are reaching the submicron range. Therefore, as an etching method faithful to the mask pattern, an anisotropic dry etching method has been widely studied.
一方、マスクに用いられるレジストパターンは、下地の
基板表面の凹凸により解像力の低下が生じ、その程度は
AJ2合金等の高反射基板上で著しく、線幅の制御性や
解像力の向上が困難である。この問題を解決する方法と
して、多層レジスト法が提案されている。この方法は、
基板表面の凹凸を段差に比べて十分厚い膜により平坦化
することにより最上層に設けられるパターンの解像性を
向上させ、最上層に形成されたパターンに忠実に平坦化
層を加工する技術で、加工された平坦化層は、通常垂直
或いは垂直に近い形状となる。On the other hand, the resolution of resist patterns used in masks suffers from the unevenness of the surface of the underlying substrate, and the degree of this decrease is significant on highly reflective substrates such as AJ2 alloy, making it difficult to control line width and improve resolution. . A multilayer resist method has been proposed as a method to solve this problem. This method is
This technology improves the resolution of the pattern formed on the top layer by flattening the irregularities on the substrate surface with a film that is thick enough compared to the steps, and processes the flattened layer faithfully to the pattern formed on the top layer. The processed planarization layer usually has a vertical or nearly vertical shape.
また、アルミ合金に代表される電極形成材料の異方性ド
ライエツチングには、0℃を含むガスが一般に用いられ
ている。そこで本発明者等は、多層レジスト法により形
成された垂直或いは垂直に近い断面形状を持つマスクパ
ターンを用いて、八2のドライエツチングを行った。即
ち、多層レジスト法により形成されたポジ型ホトレジス
トをマスクとし、A2のドライエツチングに代表される
C2を含むガスを用いて、へβ膜を選択エツチングした
ところ、通常のレジストをマスクパターンに用いた場合
には垂直な加工形状が得られる条件であるにも拘らず、
アンダーカット或いは逆テーバの加工形状が得られた。Further, a gas containing 0° C. is generally used for anisotropic dry etching of electrode forming materials such as aluminum alloys. Therefore, the present inventors performed dry etching using a mask pattern having a vertical or nearly vertical cross-sectional shape formed by a multilayer resist method. That is, using a positive photoresist formed by a multilayer resist method as a mask, the β film was selectively etched using a gas containing C2, as typified by A2 dry etching. In some cases, even though the conditions are such that a vertical machined shape can be obtained,
An undercut or inverted taper shape was obtained.
この結果は、Aa。This result was Aa.
AM−8i 、 AQ、−Cu−8i 、不純物を添加
した多結晶シリコン膜等の加工においても認められ、マ
スクパターンに忠実に加工を成すことが困難であった。This was also observed in the processing of AM-8i, AQ, -Cu-8i, polycrystalline silicon films to which impurities were added, and it was difficult to process them faithfully to the mask pattern.
本発明の目的は、多層レジスト法で形成された垂直或い
は垂直に近い断面形状を持つマスクパターンを用いても
異方性のエツチング形状を達成することができ、半導体
素子の微細加工等に好適するドライエツチング方法を提
供することにある。An object of the present invention is to achieve an anisotropic etched shape even when using a mask pattern having a vertical or nearly vertical cross-sectional shape formed by a multilayer resist method, and is suitable for microfabrication of semiconductor devices. An object of the present invention is to provide a dry etching method.
本発明の骨子は、エツチング用のガスとして用いる塩素
ガス若しくは塩素ガスを含む化合物ガスに、窒素ガス若
しくは窒素を含む化合物ガスを添加することにある。The gist of the present invention is to add nitrogen gas or a compound gas containing nitrogen to chlorine gas or a compound gas containing chlorine gas used as an etching gas.
即ち本発明は、エツチング室内に配置された平行平板電
極の一方に、被エツチング物上に所定のマスクパターン
を設けてなる試料を設置し、エツチング室内にガスを導
入すると共に各電極r1で放電を生起して、上記試料を
エツチングするドライエツチング方法において、前記エ
ツチング室内に導入するガスとして、少なくとも塩素ガ
ス若しくは塩素を含む化合物ガス及び窒素ガス若しくは
窒素を含む化合物ガスを用いるようにした方法である。That is, in the present invention, a sample having a predetermined mask pattern on the object to be etched is placed on one side of parallel plate electrodes arranged in an etching chamber, and a gas is introduced into the etching chamber and a discharge is caused at each electrode r1. In this dry etching method, at least chlorine gas or a chlorine-containing compound gas and nitrogen gas or a nitrogen-containing compound gas are used as gases introduced into the etching chamber.
本発明によ社ば、窒素ガス或いは窒素を含む化合物ガス
の添加により、従来マスクパターンに忠実な異方性エツ
チングが困難であった多層レジスト法等により形成され
た切立ったプロファイルを有するパターンをマスクとし
ても、Ca系ガスを用いるA2合金等のドライエツチン
グ加工を高精度に達成することができる。即ち、エツチ
ングの異方性形状を達成することができ、垂直或いは垂
直に近い断面形状を持つマスクパターンに忠実にエツチ
ングを行うことができる。このため、半導体装置の微細
加工等に極めて有効である。According to the present invention, by adding nitrogen gas or a nitrogen-containing compound gas, patterns with steep profiles formed by multilayer resist methods, etc., in which it has been difficult to perform anisotropic etching faithful to the mask pattern, can be etched. Also as a mask, dry etching of A2 alloy or the like using Ca-based gas can be achieved with high precision. That is, an anisotropic etching shape can be achieved, and etching can be performed faithfully to a mask pattern having a vertical or nearly vertical cross-sectional shape. Therefore, it is extremely effective for microfabrication of semiconductor devices.
ここで、上記異方性エツチングが達成されるのは、従来
過剰な塩素ラジカル等により生じていたマスクパターン
下の側壁のエツチングが、N2ガスにより効果的に阻止
されるためである。即ち、N2ガスの添加によりマスク
パターン下の側壁に薄い側壁保護膜が形成され、この膜
がサイドエツチング等を阻止するのである。なお、通常
のマスクパターン(側壁にテーパ部を持つ)では、テー
バ部がスパッタにより飛ばされ、これが下地の被エツチ
ング物の側壁に保護膜として付着していた。Here, the reason why the above-mentioned anisotropic etching is achieved is that the etching of the side wall under the mask pattern, which conventionally occurs due to excessive chlorine radicals, etc., is effectively prevented by the N2 gas. That is, by adding N2 gas, a thin sidewall protective film is formed on the sidewall under the mask pattern, and this film prevents side etching and the like. In addition, in a normal mask pattern (having a tapered part on the side wall), the tapered part was sputtered off and was attached as a protective film to the side wall of the underlying object to be etched.
これに対し、垂直或いは垂直に近い断面形状を有するマ
スクパターンではスパッタ効率が低いため、上記のマス
ク材料からなる膜は殆ど形成されないのである。On the other hand, with a mask pattern having a vertical or nearly vertical cross-sectional shape, the sputtering efficiency is low, so that a film made of the above-mentioned mask material is hardly formed.
以下、本発明の詳細を図示の実施例によって説明する。 Hereinafter, details of the present invention will be explained with reference to illustrated embodiments.
第1図は本発明の一実施例方法に使用したドライエツチ
ング装置を示す概略構成図である。図中11はエツチン
グ室を形成する真空容器であり、この容器11内には平
行平板電極12.13が収容されている。上部電極12
は接地され、下部電極13はマツチング回路14を介し
て高周波電源15に接続されている。そして、被エツチ
ング試料16は下部電極13上に載置されるものとなっ
ている。FIG. 1 is a schematic diagram showing a dry etching apparatus used in an embodiment of the present invention. In the figure, reference numeral 11 denotes a vacuum container forming an etching chamber, and parallel plate electrodes 12 and 13 are accommodated within this container 11. Upper electrode 12
is grounded, and the lower electrode 13 is connected to a high frequency power source 15 via a matching circuit 14. The sample to be etched 16 is placed on the lower electrode 13.
一方、容器11にはC22ガスやN2ガスを導入するた
めのガス導入口17 (17a、 17b)及び上記ガ
スを排気するためのガス排気口18が設けられている。On the other hand, the container 11 is provided with a gas inlet 17 (17a, 17b) for introducing C22 gas or N2 gas and a gas exhaust port 18 for exhausting the gas.
また、図中19(19a、19b)はバルブ、20はは
絶縁物を示している。Further, in the figure, 19 (19a, 19b) indicates a valve, and 20 indicates an insulator.
次に、上記装置を用いて配線膜をパターニングするため
のドライエツチング方法について説明する。Next, a dry etching method for patterning a wiring film using the above-mentioned apparatus will be explained.
第2図(a)〜(Q)は配線膜のパターニング工程を示
す断面図である。まず、第2図(a)に示す如<St基
板21上に素子分離用絶縁膜22及びM OS l−ラ
ンジスタが形成され、その上に層間絶縁膜26及びAn
s;合金y<被エツチング物)27が形成されているも
のとする。なお、23はゲート酸化膜、24はゲート電
極、25a。FIGS. 2(a) to 2(Q) are cross-sectional views showing the patterning process of the wiring film. First, as shown in FIG. 2(a), an element isolation insulating film 22 and an MOS transistor are formed on a St substrate 21, and an interlayer insulating film 26 and an An
s; alloy y<object to be etched) 27 is formed. Note that 23 is a gate oxide film, 24 is a gate electrode, and 25a.
25bはソース・ドレイン領域を示している。25b indicates a source/drain region.
次いで、第2図(b)に示す如く試料上の全面に平坦化
用レジスト31、中間層としてのスピオングラス膜(S
OG膜)32及び最上層レジスト33を順次形成した。Next, as shown in FIG. 2(b), a flattening resist 31 and a spion glass film (S
An OG film 32 and an uppermost resist layer 33 were formed in sequence.
続いて、第2図(C)に示す如く最上層レジスト33を
パターニングし、その後同図(d)に示す如くレジスト
33をマスクとして5O(J132の選択エツチングを
行った。Subsequently, the uppermost layer resist 33 was patterned as shown in FIG. 2(C), and then selective etching of 5O (J132) was performed using the resist 33 as a mask as shown in FIG. 2(d).
このときのエツチングは、異方性ドライエツチングであ
り、エツチングガスとしてはCHF3と02 FBとの
1=1混合ガスを用いた。The etching at this time was anisotropic dry etching, and a 1=1 mixed gas of CHF3 and 02 FB was used as the etching gas.
次いで、02ガスを用いる異方性ドライエツチングによ
り、第2図(e)に示す如く平坦化用レジスト31のエ
ツチングを行い、マスクパターンを形成した。このとき
、マスクパターンは垂直な断面形状を有していた。続い
て、CF4と02との混合ガスを用いるケミカルドライ
エツチング法により、第2図(f)に示す如<5OGI
I32を除去した。Next, the flattening resist 31 was etched by anisotropic dry etching using 02 gas to form a mask pattern as shown in FIG. 2(e). At this time, the mask pattern had a vertical cross-sectional shape. Subsequently, by chemical dry etching using a mixed gas of CF4 and 02, <5OGI was etched as shown in FIG. 2(f).
I32 was removed.
次いで、前記第1図に示す装置を用い、A281合金膜
27のドライエツチングを行った。即ち、第2図(f)
に示す如き試料を前記容器11内の下部電極13上に載
置し、容器11内にCCn+ガス及びN2ガスを導入し
、電極12゜13間に放電を生起してA281合金膜2
7のエツチングを行った。ここで、CCβ4ガスの流量
は2000CM、N2の流量は40CCMとした。Next, the A281 alloy film 27 was dry etched using the apparatus shown in FIG. That is, FIG. 2(f)
A sample as shown in FIG. 1 is placed on the lower electrode 13 in the container 11, CCn+ gas and N2 gas are introduced into the container 11, and a discharge is generated between the electrodes 12 and 13 to form the A281 alloy film 2.
7 etching was performed. Here, the flow rate of CCβ4 gas was 2000 CM, and the flow rate of N2 was 40 CCM.
電極12.13間に2Aの電流を流す高周波電力を印加
し、12分間のエツチングを行ったところ、第2図(g
)に示す如く、マスクパターンに忠実な異方性のエツチ
ング形状を得ることができた。When high-frequency power was applied to cause a current of 2 A to flow between the electrodes 12 and 13, etching was performed for 12 minutes, as shown in Fig. 2 (g
), an anisotropic etched shape faithful to the mask pattern could be obtained.
また、本発明者等の実験によれば、上記の工程で従来の
ようにN2を用いないで、CCl2だけでエツチングを
行ったところ、Al25・1合金膜27にサイドエツチ
ングが生じているのが認められた。Furthermore, according to experiments conducted by the present inventors, when etching was performed using only CCl2 without using N2 as in the conventional process, side etching occurred in the Al25.1 alloy film 27. Admitted.
かくして本実施例方法によれば、垂直な断面形状を持つ
マスクパターンを用いても、0℃系のガスにより異方性
のエツチングを達成することができる。このため、半導
体装置の微細加工に極めて有効である。Thus, according to the method of this embodiment, anisotropic etching can be achieved using a 0° C. gas even if a mask pattern with a vertical cross-sectional shape is used. Therefore, it is extremely effective for microfabrication of semiconductor devices.
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記マスクパターンとしては、必ずし
も多層レジスト法により形成されたものに限らず、垂直
或いは垂直に近い断面形状を有するものであれば、本発
明を適用して十分な効果が得られる。さらに、RD−2
00ON (日立化製製)レジストの如く逆テーパパタ
ーンを形成するレジストにも適用可能である。また、実
施例では、C2系ガスに対して20[%]のN2ガスの
添加を行ったが、N2ガス5〜10[%)の範囲内で最
も有効に作用した。また、エツチングガスはCC(14
に限るものではなく、Cλ2ガス若しくはC2を含む化
合物ガスであればよい。ざらに、添加ガスはN2に限る
ものではな(、N2を含む化合物ガスであってもよい。Note that the present invention is not limited to the method of the embodiment described above. For example, the mask pattern is not necessarily one formed by a multilayer resist method, but sufficient effects can be obtained by applying the present invention as long as it has a vertical or nearly vertical cross-sectional shape. Furthermore, RD-2
It is also applicable to a resist that forms a reverse taper pattern, such as 00ON (manufactured by Hitachi Chemical) resist. Further, in the example, 20 [%] of N2 gas was added to the C2-based gas, but it worked most effectively within the range of 5 to 10 [%] of N2 gas. In addition, the etching gas is CC (14
The gas is not limited to , and may be any Cλ2 gas or a compound gas containing C2. In general, the additive gas is not limited to N2 (it may also be a compound gas containing N2.
また、被エツチング物はAj2Si合金に限るものでは
なく、A(1,W、Mo、Ti、Ta等の^融点金属、
或いはこれらのシリサイドであってもよい。さらに、多
結晶シリコンや不純物添加多結晶シリコンにも適用可能
である。その他、本発明の要旨を逸脱しない範囲で、種
々変形して実施することができる。Furthermore, the object to be etched is not limited to Aj2Si alloy, but also A (1, W, Mo, Ti, Ta, etc. melting point metals,
Alternatively, these silicides may be used. Furthermore, it is also applicable to polycrystalline silicon and doped polycrystalline silicon. In addition, various modifications can be made without departing from the gist of the present invention.
第1図は本発明の一実施例方法に使用したドライエツチ
ング装置を示す概略構成図、第2図(a)〜(Q)は上
記装置を用いた配線パターン形成工程を示す断面図であ
る。
11・・・真空容器(エツチング1.12.13・・・
平行平板電極、14・・・マツチング回路、15・・・
高周波電源、16・・・被エツチング試料、17・・・
ガス導入口、18・・・ガス排気口、27・・・Ais
を合金膜(被エツチング物)、31.・・・平坦化用
レジスト、32・・・SOG膜(中間層)、33・・・
最上層レジスト。
出願人代理人 弁理士 鈴江武彦
第1図
第z+ffl
第2図
3フFIG. 1 is a schematic configuration diagram showing a dry etching apparatus used in an embodiment of the method of the present invention, and FIGS. 2(a) to (Q) are sectional views showing a wiring pattern forming process using the above-mentioned apparatus. 11...Vacuum container (etching 1.12.13...
Parallel plate electrode, 14... Matching circuit, 15...
High frequency power supply, 16... Sample to be etched, 17...
Gas inlet, 18... Gas exhaust port, 27... Ais
an alloy film (object to be etched), 31. ... Planarization resist, 32... SOG film (intermediate layer), 33...
Top layer resist. Applicant's agent Patent attorney Takehiko Suzue Figure 1 Z+ffl Figure 2 3F
Claims (3)
に、被エッチング物上に所定のマスクパターンを設けて
なる試料を設置し、エッチング室内にガスを導入すると
共に各電極間で放電を生起して、上記試料をエッチング
するドライエッチング方法において、前記エッチング室
内に導入するガスとして、少なくとも塩素ガス若しくは
塩素を含む化合物ガス及び窒素ガス若しくは窒素を含む
化合物ガスを用いることを特徴とするとドライエッチン
グ方法。(1) A sample with a predetermined mask pattern on the object to be etched is placed on one side of the parallel plate electrodes placed in the etching chamber, and a gas is introduced into the etching chamber and a discharge is generated between each electrode. In the dry etching method for etching the sample, at least chlorine gas or a compound gas containing chlorine and nitrogen gas or a compound gas containing nitrogen are used as the gases introduced into the etching chamber.
成された垂直或いは垂直に近い断面形状を有することを
特徴とする特許請求の範囲第1項記載のドライエッチン
グ方法。(2) The dry etching method according to claim 1, wherein the mask pattern has a vertical or nearly vertical cross-sectional shape formed by a multilayer resist method.
晶シリコン、不純物添加多結晶シリコン、Al、W、M
o、Ti、Ta等の高融点金属、或いは高融点金属シリ
サイドからなる電極形成材料膜であることを特徴とする
特許請求の範囲第1項記載のドライエッチング方法。(3) The object to be etched is polycrystalline silicon provided on the substrate, impurity-doped polycrystalline silicon, Al, W, M
2. The dry etching method according to claim 1, wherein the electrode forming material film is made of a high melting point metal such as O, Ti, or Ta, or a high melting point metal silicide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26577584A JPS61144026A (en) | 1984-12-17 | 1984-12-17 | Dry etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26577584A JPS61144026A (en) | 1984-12-17 | 1984-12-17 | Dry etching method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61144026A true JPS61144026A (en) | 1986-07-01 |
Family
ID=17421862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26577584A Pending JPS61144026A (en) | 1984-12-17 | 1984-12-17 | Dry etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61144026A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6459917A (en) * | 1987-08-31 | 1989-03-07 | Sony Corp | Dry etching process |
JPH01209725A (en) * | 1988-02-18 | 1989-08-23 | Applied Materials Japan Kk | Dry etching method |
JPH0282525A (en) * | 1988-09-19 | 1990-03-23 | Sanyo Electric Co Ltd | Device and method for etching |
JPH06163538A (en) * | 1992-11-26 | 1994-06-10 | Sumitomo Metal Ind Ltd | Plasma etching method |
JPH07235539A (en) * | 1994-02-25 | 1995-09-05 | Sony Corp | Multilayer wiring and dry etching thereof |
JP2018041890A (en) * | 2016-09-09 | 2018-03-15 | 東京エレクトロン株式会社 | Plasma etching method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5521585A (en) * | 1978-08-02 | 1980-02-15 | Texas Instruments Inc | Metal material etching by using gas plasma |
JPS561538A (en) * | 1979-06-15 | 1981-01-09 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS5749234A (en) * | 1980-09-08 | 1982-03-23 | Semiconductor Energy Lab Co Ltd | Plasma etching method |
JPS6161424A (en) * | 1984-09-03 | 1986-03-29 | Nec Corp | Manufacture of semiconductor device |
JPS6184835A (en) * | 1984-10-02 | 1986-04-30 | Matsushita Electric Ind Co Ltd | Dry etching method for aluminum and aluminum-silicon alloy |
-
1984
- 1984-12-17 JP JP26577584A patent/JPS61144026A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5521585A (en) * | 1978-08-02 | 1980-02-15 | Texas Instruments Inc | Metal material etching by using gas plasma |
JPS561538A (en) * | 1979-06-15 | 1981-01-09 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS5749234A (en) * | 1980-09-08 | 1982-03-23 | Semiconductor Energy Lab Co Ltd | Plasma etching method |
JPS6161424A (en) * | 1984-09-03 | 1986-03-29 | Nec Corp | Manufacture of semiconductor device |
JPS6184835A (en) * | 1984-10-02 | 1986-04-30 | Matsushita Electric Ind Co Ltd | Dry etching method for aluminum and aluminum-silicon alloy |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6459917A (en) * | 1987-08-31 | 1989-03-07 | Sony Corp | Dry etching process |
JPH01209725A (en) * | 1988-02-18 | 1989-08-23 | Applied Materials Japan Kk | Dry etching method |
JPH0282525A (en) * | 1988-09-19 | 1990-03-23 | Sanyo Electric Co Ltd | Device and method for etching |
JPH06163538A (en) * | 1992-11-26 | 1994-06-10 | Sumitomo Metal Ind Ltd | Plasma etching method |
JPH07235539A (en) * | 1994-02-25 | 1995-09-05 | Sony Corp | Multilayer wiring and dry etching thereof |
JP2018041890A (en) * | 2016-09-09 | 2018-03-15 | 東京エレクトロン株式会社 | Plasma etching method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3210359B2 (en) | Dry etching method | |
JPH0621018A (en) | Dry etching method | |
US5792672A (en) | Photoresist strip method | |
JPH029122A (en) | Method of etching layers containing polycrystalline silicon | |
JPH06326059A (en) | Etching method of copper thin film | |
JP2991177B2 (en) | Method for manufacturing semiconductor device | |
JPS61144026A (en) | Dry etching method | |
JPH06338479A (en) | Etching method | |
JP3281158B2 (en) | Method for manufacturing semiconductor device | |
JPH10178014A (en) | Method for manufacturing semiconductor device | |
US7279382B2 (en) | Methods of manufacturing semiconductor devices having capacitors | |
JP2003151954A5 (en) | ||
JP2907314B2 (en) | Method for manufacturing semiconductor device | |
JPH03241829A (en) | Manufacture of semiconductor device | |
JPH0786229A (en) | Method of etching silicon oxide | |
JP2865517B2 (en) | Dry etching method for Ti / TiN / W film | |
JPH09293727A (en) | Manufacture of semiconductor device | |
JP2725695B2 (en) | Method for manufacturing semiconductor device | |
JP3764858B2 (en) | FSG film etching method | |
JP2004320010A (en) | Thin-film transistor and manufacturing method therefor | |
JPH08274078A (en) | Etching | |
JP2003007690A (en) | Etching method and method for manufacturing semiconductor device | |
JPH01248522A (en) | Formation of high-melting point metal wiring layer | |
JPH04315453A (en) | Manufacture of semiconductor device | |
JP3541329B2 (en) | Dry etching method |