JPS61141236A - Multiplex transmitter - Google Patents
Multiplex transmitterInfo
- Publication number
- JPS61141236A JPS61141236A JP59262702A JP26270284A JPS61141236A JP S61141236 A JPS61141236 A JP S61141236A JP 59262702 A JP59262702 A JP 59262702A JP 26270284 A JP26270284 A JP 26270284A JP S61141236 A JPS61141236 A JP S61141236A
- Authority
- JP
- Japan
- Prior art keywords
- information
- register
- transmission
- bit
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、互に離れた複数の情報処理装置（例えばシー
ケンスコントローラ）の間で情報の伝送を行なうのに適
した多重伝送装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a multiplex transmission device suitable for transmitting information between a plurality of mutually separated information processing devices (for example, sequence controllers).
従来のこの種装置としては第８図に示すようなものがあ
る。A conventional device of this type is shown in FIG.
第８肉において、２０は伝送装置ユニット〜２１はその
アドレス番号、２２は各伝送装置ユニットに設けられた
伝送用レジスタ、２３はその入出力番号、２４は各伝送
用レジスタ２２をループ状に結ぶ伝送路であり、ｎ個の
伝送装置ユニット２０をそれぞれ四面外の情報処理装置
と組み合わせ、各伝送装置ユニットで情報処理装置から
出力された情報を伝送用レジスタ２２０割り半てられた
入出力番号のビットに書き込み、シリアル信号として伝
送されてきた情報を伝送用レジスタ２２から読み出し情
報処理装置へ入力することにより、情報処理装置相互間
で情報の伝送を行なう仕組になっている。In the eighth part, 20 is a transmission device unit ~ 21 is its address number, 22 is a transmission register provided in each transmission device unit, 23 is its input/output number, 24 is a loop connecting each transmission register 22 It is a transmission path, in which n transmission equipment units 20 are each combined with information processing equipment on the outside of the four sides, and each transmission equipment unit divides the information output from the information processing equipment into the transmission register 220 by dividing the input/output number of the obtained input/output number. Information is transmitted between the information processing devices by reading the information written into bits and transmitted as a serial signal from the transmission register 22 and inputting it to the information processing device.
しかし、この従来例では各伝送装置ユニットの固有の構
成によりそれぞれの出力できる入出力番号が決まってお
り、例えば第８図中のアドレス番号１の伝送装置ユニッ
トでは入出力番号１のビット情報だけしか出力すること
ができず、この人出力番号１のビット情報は他の伝送装
置ユニットでは入力はできるが、出力することはできな
い。同様にアドレス番号２の伝送装置ユニットでは入出
力番号２のビット情報だけしか出力することができず、
この入出力番号２のビット情報は他の伝送装置ユニット
では入力はできる一１ＪＬ、出力することはできない。However, in this conventional example, the input/output numbers that can be output are determined by the unique configuration of each transmission equipment unit. For example, in the transmission equipment unit with address number 1 in FIG. 8, only the bit information of input/output number 1 is available. The bit information of this person's output number 1 can be input to other transmission equipment units, but cannot be output. Similarly, the transmission device unit with address number 2 can only output bit information with input/output number 2,
This bit information of input/output number 2 can be input to other transmission equipment units, but cannot be output.
したがって、ある情報処理装置で他の特定の情報処理装
置からの情報を入力しようとするとき、１／（全入出力
番号の情報量］の情報量しか得られず、伝送効率が悪い
うえに、伝送フォーマットが固定的であるため、利用範
囲も限られていた。Therefore, when an information processing device attempts to input information from another specific information processing device, the amount of information obtained is only 1/(amount of information for all input/output numbers), and not only is the transmission efficiency poor, Since the transmission format is fixed, the scope of use is also limited.
本発明の目的は、伝送フォーマットを自由に設定できて
利用範囲が広く、同一ビット数でより多くの情報を伝送
することが可能な多重伝送装置を提供することにある。An object of the present invention is to provide a multiplex transmission device that can freely set a transmission format, has a wide range of use, and can transmit more information with the same number of bits.
本発明は、複数の伝送装置ユニットにそれぞれ情報の並
列書込み、並列読出しが可能な伝送用レジスタと、伝送
しようとする情報を保持する誉込み用レジスタと、伝送
用レジスタから情報を読み出し、この読み出した情報と
書込み用レジスタに保持された情報とのビット別の論理
和をとって伝送用レジスタに書き込む情報処理手段とを
設け、各伝送装置ユニットの伝送用レジスタを伝送路を
介してループ状に接続してなることを特徴とする多重伝
送装置である。The present invention provides a transmission register that can write and read information in parallel to a plurality of transmission equipment units, a write register that holds information to be transmitted, and a register that reads information from the transmission register. The information processing means is provided with an information processing means that performs a bit-by-bit OR of the information held in the write register and the information held in the write register, and writes the result to the transmission register, and the transmission register of each transmission device unit is connected in a loop through the transmission path. This is a multiplex transmission device characterized by being connected.
本発明の一実施例のシステム構成を第１図に示す０
第１図において、１０は図面外の情報処理装置と１対１
に組み合わされる伝送装置ユニット、１１はそのアドレ
ス番号でアル。The system configuration of an embodiment of the present invention is shown in FIG. 1. In FIG.
11 is the address number of the transmitter unit combined with the transmitter unit A.
１２は伝送用レジスタで、並列書込み、並列読出しが可
能なシフトレジスタからなり、１３はその入出力番号で
ある。12 is a transmission register, which is a shift register capable of parallel writing and parallel reading, and 13 is its input/output number.
、４゜ゎヨ２，８６．７ケ□７ワＸ／１２ ”
と同数のビットを有し、内面外の情報処理装置がら出力
された伝送しようとする情報はそれが書き込まれる伝送
用レジスタ１２０ビツトと対応する書込み用レジスタ１
４のビットに保持される〇１５はマイクロコンピュータ
のような情報処理手段で、第７因に示すように同一ユニ
ット内の伝送用レジスタ１２から全ビット情報を並列に
読み出す情報読出し処理１７と、この読み出し比情報と
同一ユニット内の書込み用レジスタ１４に保持された伝
送しようとする情報とのビット別の論理和なとる論理演
算処理１８と、論理和をとった情報を同一ユニット内の
伝送用レジスタ１２に書き込む情報書込み処理１９を順
次実行するようにプログラムが設定されている。このプ
ログラムは、伝送７オーマツトにより変わることのない
すべての伝送装置ユニット１０に共通なシステムプログ
ラムである。, 4゜ゎyo2,86.7ke□7waX/12”
The information to be transmitted output from the internal and external information processing devices has the same number of bits as the write register 1 corresponding to the 120-bit transmission register in which it is written.
〇15 held in bit 4 is an information processing means such as a microcomputer, and as shown in the seventh factor, information read processing 17 reads out all bit information from the transmission register 12 in the same unit in parallel, and this Logical operation processing 18 that performs a bit-by-bit OR of the read ratio information and the information to be transmitted held in the write register 14 in the same unit; The program is set to sequentially execute information write processing 19 to write information to 12. This program is a system program common to all transmission equipment units 10 that does not change due to the transmission format.
アドレス番号１からｎまでの各伝送装置ユニット１０に
内蔵された伝送用レジスタ１２は伝送路１６を介してル
ープ状に接続され、本例では８ビツトの情報がシリアル
信号として常にループ内を循環し、すべての伝送装置ユ
ニット１０に伝送される〇
この８ビツトの情報は、第１図中に例示したように各伝
送装置ユニット１０で伝送しようとする情報（嘗込みレ
ジスタ１４の内容）のビット別に論理和をとったもので
あ九１台でも伝送装置ユニットが論理レベル１１１１１
を出力すると、そのビットは１１となる。そして、論理
和をとったことによ広 ビット内容＠１”が′″０＃に
賽き変えられることはない。The transmission registers 12 built into each transmission device unit 10 with address numbers 1 to n are connected in a loop via a transmission path 16, and in this example, 8-bit information is constantly circulated within the loop as a serial signal. , this 8-bit information is transmitted to all transmission equipment units 10, as shown in FIG. Even if there are 91 units, the logic level of the transmission equipment unit is 11111.
When outputting , the bit becomes 11. And, by performing the logical sum, the wide bit content @1" will not be changed to '"0#.
この論理和をとった８ビツトの情報は各伝送装置ユニッ
ト１０で情報処理手段１５によ〕読み出され、それぞれ
図面外の情報処理装置に入力される。それぞれの情報処
理装置では、ユーザが設定したプログラム（以下、ユー
ザプログラムと称する）により特定のビットの入力を読
み取九所定の処理を行なう。The 8-bit information resulting from this logical sum is read out by the information processing means 15 in each transmission device unit 10 and inputted to an information processing device not shown in the drawings. Each information processing device reads input of specific bits and performs predetermined processing using a program set by a user (hereinafter referred to as a user program).
以上の説明から明らかなように本実施例の多重伝送装置
は第８図に示した従来例と異なり、伝送装置ユニット自
体はどの入出力番号のビットにも出力できるように構成
されており、どの入出力番号のビットに出力するかはそ
れぞれの伝送装置ユニットに組み合わされる清報処理装
置のユーザプログラムによって決定され〜ユーザプログ
ラムの内容によシ伝送フォー１ットを自由に変えること
ができる。As is clear from the above description, the multiplex transmission device of this embodiment is different from the conventional example shown in FIG. Whether or not to output to the input/output number bits is determined by the user program of the information processing device combined with each transmission device unit, and the transmission format can be freely changed depending on the contents of the user program.
以下、本装置をシーケンスコントローラ（以下の説明で
はコントローラと略称する）相互間の情報の伝送に用い
た場合の伝送フォーマットの例を第２図〜第６図により
説明する。Examples of transmission formats when this device is used to transmit information between sequence controllers (hereinafter referred to as controllers) will be described below with reference to FIGS. 2 to 6.
例１
各コントローラごとに出力できるビットを割り半て、伝
送される情報の特定のビットには特定のコントローラか
らのみ出力し、他のコントローラからはこのビットに出
力しないように各コントローラのユーザプログラムを総
括的に調整することで特定のコントローラから出力され
たビット情報を他のコントローラに入力し処理すること
ができるＯ
その−例を第２図に示す。本例は第８図に示し次従来例
と同様に、各コントローラから出力できるビット数が１
ビツトづつであり、例えばアドレス番号１の伝送装置ユ
ニットでは特定のコントローラから出力されたＡのビッ
ト情報を伝送用レジスタの特定のビットに書き込み、他
の伝送装置ユニットで書き込まれｆｉＢ、 Ｏのビッ
ト情報を含む全ビットの情報を読み出し、特定のコント
ローラに入力するもので、コントローラ相互間に伝送さ
れる情報量が少ない場合の例である。Example 1 Divide the bits that can be output by each controller in half, and create a user program for each controller so that a specific bit of transmitted information is output only from a specific controller, and other controllers do not output to this bit. By making general adjustments, bit information output from a specific controller can be input to and processed by other controllers. An example of this is shown in FIG. This example is shown in Figure 8, and like the conventional example, the number of bits that can be output from each controller is 1.
For example, in the transmission equipment unit with address number 1, the bit information of A output from a specific controller is written to a specific bit of the transmission register, and the bit information of fiB and O is written in other transmission equipment units. This is an example in which all bits of information including the data are read out and input to a specific controller, and the amount of information transmitted between controllers is small.
本発明の多重伝送装置は、必要とあれば第３図に示すよ
うにロービット数でコントローラ相互間により多くの情
報を伝送することができる。すなわち、アドレス番号１
の伝送装置ユニットからアドレス番号２の伝送装置ユニ
ットへはＡ、 Ｂのビット情報を伝送し、アドレス番
号５の伝送装置ユニットからアドレス番号４の伝送装置
ユニットへはに、 Ｆのビット情報を伝送し、アドレ
ス番号４の伝送装置ユニットからアドレス番号２の伝送
装置−＝ッ、〜Ｉ、ｉ。。１ッ、情報ヶ伝送し、あら、
ｉアドレス番号３の伝送装置ユニット
からアドレス番号２の伝送装置ユニットへＤのビット情
報を伝送するといつ念ように、特定のコントローラ間で
の伝送ビット数を、各コントローラのユーザプログラム
ケ調整することによシ必要に応じて自由に設定すること
ができるので、伝送用レジスタの全ビットをフルに活用
した効率の良い情報の伝送ができる。また、特定のコン
トローラ間で一度に多量の情報を伝送できるので、シス
テム全体での情報の処理速度を上げることができ、さら
に特定のコントローラ間で情報を時間的に分割して伝送
する場合に比べ各コントローラに設定するユーザプログ
ラムも簡単化することができる。The multiplex transmission device of the present invention can transmit more information between controllers with a low number of bits, as shown in FIG. 3, if necessary. That is, address number 1
Bit information of A and B is transmitted from the transmission device unit with address number 2 to the transmission device unit with address number 2, and bit information of F is transmitted from the transmission device unit with address number 5 to the transmission device unit with address number 4. , from the transmission device unit with address number 4 to the transmission device with address number 2 -=t, ~I,i. . 1. Transmit the information, oh...
When bit information of D is transmitted from the transmission device unit with address number 3 to the transmission device unit with address number 2, the user program of each controller must adjust the number of bits to be transmitted between specific controllers. Since it can be freely set as necessary, it is possible to efficiently transmit information by making full use of all the bits in the transmission register. In addition, since a large amount of information can be transmitted at once between specific controllers, the information processing speed of the entire system can be increased, compared to when information is transmitted temporally between specific controllers. The user program set in each controller can also be simplified.
例２
第４図に示した例は、各伝送装置ユニット１０でそれぞ
れのコントローラの出力Ａ、 Ｂ、 Ｏの論理和を
とって伝送用レジスタ１２の特定のビットに書き込み、
この論理和の結果Ａ′を読み出しそれぞれのコントロー
ラに入力するものである。このようにすると、第５図（
ａ）のようにそれぞれのコントローラの出力Ａ、 Ｂ
、 Ｏを接点入力としてそれらの論理和によりめる処
理を行なうシーケンス回路を組む場合、伝送されてきた
ビット情報ｌをすでに論理和をとった１つの接点入力と
して処理することができるので、第５図（ｂ）のように
コントローラのユーザプログラムが簡単になる。このよ
うな動作の例としては、それぞれのコントローラに特定
の外部入力信号が入力されると、全体の動作を停止させ
る場合などがある。Example 2 In the example shown in FIG. 4, each transmission device unit 10 calculates the logical sum of the outputs A, B, and O of the respective controllers and writes it to a specific bit of the transmission register 12.
The result A' of this logical sum is read out and input to each controller. In this way, Figure 5 (
The outputs A and B of each controller as in a)
, O are used as contact inputs and a sequence circuit is constructed that performs the process of logically ORing them. Since the transmitted bit information l can be processed as one contact input that has already been logically ORed, the fifth As shown in Figure (b), the user program for the controller becomes simple. As an example of such an operation, when a specific external input signal is input to each controller, the entire operation may be stopped.
例３
システム全体を総括制御する親局のコントローラが１台
あり、その下に親局から指令に基づいて動作する子局の
コントローラが数台ある場合、第６図に示すようにアド
レス番号１の伝送装置ユニット１０で伝送用レジスタ１
２の全ビットに親局から指令したい情報を出力し、アド
レス番号２以下の伝送装置ユニット１０でそれぞれ情報
を読み出して特定の子局へ入力させることができる。Example 3 If there is one master station controller that controls the entire system, and there are several slave station controllers below it that operate based on commands from the master station, as shown in Figure 6, address number 1 Transmission register 1 in transmission device unit 10
It is possible to output information to be commanded from the master station to all bits of 2, and read out the information from each of the transmission device units 10 with address numbers 2 and below and input it to a specific slave station.
以上述べた例以外にも、それらを適宜組み合わせたりし
て用途に合った伝送フォーマットをそれぞれのコントロ
ーラのユーザプログラムの調整により任意に設定するこ
とができる。In addition to the examples described above, it is possible to arbitrarily set a transmission format suitable for the application by appropriately combining them and adjusting the user program of each controller.
なお、上記の例ではコントローラ相互間で情報を伝送し
、複数のコントローラにより広域の制御を行なう場合に
ついて述べｆｃ力ζコントローラ本体と入出力部とが別
置されている場合、伝送装置ユニット内の情報処理手段
１５にインタフェース機能を持たせることにより、コン
トローラ本体ト入出力部間の情報の伝送にも本装置を利
用することができる。Note that the above example describes a case where information is transmitted between controllers and control is performed over a wide area using multiple controllers.If the controller main body and the input/output section are located separately, the By providing the information processing means 15 with an interface function, this device can also be used for transmitting information between the controller main body and the input/output section.
本発明の多重伝送装置は、各伝送装置ユニットに組み合
わされる情報処理装置のプログラムの調整により伝送フ
ォーマットを用途に合わせて自由に変えることができる
ので、利用範囲が広く、また、特定の情報処理装置の間
での伝送ビット数を自由に設定できることにより、伝送
効率を上げ、システム全体の処理速度を向上させること
ができ、情報処理装置のプログラムを簡単化できる等の
効果がある。The multiplex transmission device of the present invention can be used in a wide range of applications because the transmission format can be freely changed according to the application by adjusting the program of the information processing device combined with each transmission device unit. By being able to freely set the number of transmission bits between the two, the transmission efficiency can be increased, the processing speed of the entire system can be improved, and the program of the information processing device can be simplified.
第１図は本発明の一実施例を示すシステム構成因、第２
図〜第６図は本発明の多重伝送装置による伝送フォーマ
ットの説明図、第７因は第１図中の情報処理手段の動作
フローを示す図、第８図は従来の多重伝送装置の伝送フ
ォーマットを示す図である。
１０：伝送装置ユニット、１２：伝送用レジスタ、１４
：書込み用レジスタ、１５：情報処理手段、１６：伝送
路
早 １ 図
井 ２ 圀 卒 ３ 。FIG. 1 shows system components showing one embodiment of the present invention, and FIG.
6 are explanatory diagrams of the transmission format by the multiplex transmission device of the present invention, the seventh factor is a diagram showing the operation flow of the information processing means in FIG. 1, and FIG. 8 is the transmission format of the conventional multiplex transmission device FIG. 10: Transmission device unit, 12: Transmission register, 14
:Writing register, 15: Information processing means, 16: Transmission path 1. Zui 2. Kuni So. 3.
Claims (1)
並列読出しが可能な伝送用レジスタと、伝送しようとす
る情報を保持する書込み用レジスタと、伝送用レジスタ
から情報を読み出し、この読み出した情報と書込み用レ
ジスタに保持された情報とのビット別の論理和をとつて
伝送用レジスタに書き込む情報処理手段とを設け、 各伝送 装置ユニットの伝送用レジスタを伝送路を介してループ
状に接続してなることを特徴とする多重伝送装置。[Claims] Parallel writing of information to each of a plurality of transmission device units,
A transmission register that can be read in parallel, a write register that holds the information to be transmitted, and bit-by-bit logic for reading information from the transmission register and combining the read information and the information held in the write register. 1. A multiplex transmission device comprising: information processing means for calculating the sum and writing it into a transmission register; and the transmission registers of each transmission device unit are connected in a loop via a transmission path.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59262702A JPS61141236A (en) | 1984-12-14 | 1984-12-14 | Multiplex transmitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59262702A JPS61141236A (en) | 1984-12-14 | 1984-12-14 | Multiplex transmitter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61141236A true JPS61141236A (en) | 1986-06-28 |
Family
ID=17379404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59262702A Pending JPS61141236A (en) | 1984-12-14 | 1984-12-14 | Multiplex transmitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61141236A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54110701A (en) * | 1978-02-17 | 1979-08-30 | Mitsubishi Electric Corp | Loop transmission system |
| JPS59100652A (en) * | 1982-11-30 | 1984-06-09 | Yokogawa Hokushin Electric Corp | Status detecting method of loop transmission line |
-
1984
- 1984-12-14 JP JP59262702A patent/JPS61141236A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54110701A (en) * | 1978-02-17 | 1979-08-30 | Mitsubishi Electric Corp | Loop transmission system |
| JPS59100652A (en) * | 1982-11-30 | 1984-06-09 | Yokogawa Hokushin Electric Corp | Status detecting method of loop transmission line |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4490786A (en) | Vector processing unit | |
| CN100568187C (en) | A kind of method and apparatus that is used for debugging message is carried out mask | |
| JPH0227443A (en) | Diagnosis control device | |
| JPS62237522A (en) | Information processor | |
| US4286319A (en) | Expandable inter-computer communication system | |
| JPS61141236A (en) | Multiplex transmitter | |
| JPH02500692A (en) | Integration of computational elements in multiprocessor computers | |
| JPS60262253A (en) | Memory data processing circuit | |
| US4583167A (en) | Procedure and apparatus for conveying external and output data to a processor system | |
| JPH0715670B2 (en) | Data processing device | |
| JP2809001B2 (en) | Control signal aggregation device | |
| JP2505298B2 (en) | Variable bus width designation method and variable bus width information reception method in split bus | |
| JPS5992653A (en) | Data transmitter | |
| JPS6019257A (en) | Control circuit for memory multiplex mode | |
| SU771656A1 (en) | Information input-output device | |
| SU1624468A1 (en) | Device for interfacing two digital computers | |
| JPH03142774A (en) | Memory applying circuit | |
| JPS6278660A (en) | Data transfer device | |
| JPH01191966A (en) | Data processing system | |
| JPH01151854A (en) | Line scanning system | |
| JPH0668055A (en) | Digital signal processor | |
| JPH10312356A (en) | Data transfer device | |
| JPS61233837A (en) | Interruption processing system | |
| JPS61123952A (en) | Identifiable number detecting device for cassette | |
| JPS63163550A (en) | Data selecting circuit |