JPS61139835A - Microprogram overlay system - Google Patents

Microprogram overlay system

Info

Publication number
JPS61139835A
JPS61139835A JP26144384A JP26144384A JPS61139835A JP S61139835 A JPS61139835 A JP S61139835A JP 26144384 A JP26144384 A JP 26144384A JP 26144384 A JP26144384 A JP 26144384A JP S61139835 A JPS61139835 A JP S61139835A
Authority
JP
Japan
Prior art keywords
overlay
microprogram
register
control
shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26144384A
Other languages
Japanese (ja)
Inventor
Yoshinori Chiwaki
千脇 義憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26144384A priority Critical patent/JPS61139835A/en
Publication of JPS61139835A publication Critical patent/JPS61139835A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/328Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • G06F9/268Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs

Abstract

PURPOSE:To load an overlay part with a small amount of hardware by using a shift path provided for diagnosis to load a microprogram. CONSTITUTION:Contents of an overlay address register 3 are compared in a comparator 4; and if it is judged that overlay is necessary, a new overlay address is set to an overlay register 5, and a holding signal is outputted to stop the data processing. When an overlay request signal comes to a diagnosing part 8, a write pulse control part 81 included in this part 8 loads a required overlay part in an overlay memory 84 to a shift register 82 in accordance with the overlay address signal and uses the shift path to set it to an address register 1 and a write data register 2. A shift path control part 83 repeats this operation to load all of the overlay part to a control storage part 6 and restarts the processing.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はデータ処理装置におけるマイクロプログラム制
御装置に関し、特にマイクロプログラムのオーバレイ制
御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a microprogram control device in a data processing device, and more particularly to a microprogram overlay control system.

(従来の技術) 従来、オーバレイ制御方式を採用したマイクロプログラ
ム制御装置において制御記憶の容量より大きいマイクロ
プログラムが存在する場合には、制御記憶からはみ出し
たマイクロプログラムを主記憶装置に格納しておき、命
令の実行中、上記はみ出したマイクロプログラムが必要
々時にマイクロプログラム制御装置から主記憶装置にア
クセスし、マイクロプログラムを制御記憶にロードして
実行していた。斯かる従来の技術には、特開昭48−9
1936号1情報処理装置Iが公知である。
(Prior Art) Conventionally, in a microprogram control device that employs an overlay control method, when there is a microprogram larger than the capacity of the control memory, the microprogram that protrudes from the control memory is stored in the main memory. During the execution of an instruction, the protruding microprogram accesses the main memory from the microprogram control device when necessary, loads the microprogram into the control memory, and executes it. Such conventional technology includes Japanese Patent Application Laid-Open No. 48-9
No. 1936 1 Information Processing Apparatus I is publicly known.

一方、マイクロプログラム制御装置の内部の主記憶装置
をアクセスするためにはハードウェアが必要であり、マ
イクロプログラムによりオーパレイ制御を行う必要があ
った。□なお、シフトバスを使用した従来技術によるマ
イクロプログラムに関しては、特開昭59−88858
号亀情報処理装置lが公知である。
On the other hand, hardware is required to access the internal main memory of the microprogram control device, and it is necessary to perform overlay control using the microprogram. □For microprograms based on conventional technology using a shift bus, see Japanese Patent Application Laid-Open No. 59-88858.
A No. 1 information processing device 1 is known.

(発明が解決しようとする問題点) 上に説明したマイクロプログラム制御装置の内部には、
主記憶装置をアクセスするためのノ・−ドウエアが必要
と々す、ハードウェア量が増加するという欠点があった
。また、マイクロプログラムによりオーバレイ制御を行
うために、オーバレイ用マイクロプログラムに相当する
ステップ数が増加し、強いては、制御記憶の容量を増加
しなければならないという欠点があった。
(Problem to be solved by the invention) Inside the microprogram control device described above,
This method has the disadvantage that it requires additional hardware to access the main memory, which increases the amount of hardware. Furthermore, since the overlay control is performed by a microprogram, the number of steps corresponding to the overlay microprogram increases, which has the disadvantage that the capacity of the control memory must be increased.

特に、制御記憶の容量に対してマイクロプログラムの容
量がわずかに大きくて、しかも使用頻度の少ないマイク
ロプログラムがはみ出した場合には、上記のためにノ・
−ドウエア量を増加することは非常に効率が悪いという
欠点があった。
In particular, if the capacity of the microprogram is slightly larger than the capacity of the control memory, and if a microprogram that is infrequently used protrudes, the
- There was a drawback that increasing the amount of air was very inefficient.

本発明の目的は、診断用に設けであるシフトバスを用い
てマイクロプログラムのロードを行わせることにより上
記欠点を解決し、少ない量のノ・−ドウエアでオーバレ
イ制御方式のロードを行えるように構成したマイクロプ
ログラムのオーバレイ方式を提供することにある。
An object of the present invention is to solve the above-mentioned drawbacks by loading a microprogram using a shift bus provided for diagnosis, and to provide a structure that allows loading of an overlay control method with a small amount of hardware. The purpose of this invention is to provide an overlay method for microprograms.

(問題点を解決するための手段) 本発明によるマイクロプログラムのオーバレイ方式はシ
フトハスと、診断部と、オーバレイロード要求手段と、
制御記憶と、オーバレイロード手段と、再起動手段とを
具備して構成したものである。
(Means for Solving the Problems) The microprogram overlay method according to the present invention includes a shift hash, a diagnostic section, an overlay load requesting means,
It is configured to include a control memory, an overlay load means, and a restart means.

シフトバスは、マイクロプログラムによる制御の診断を
実行するためのものであり、診断部はシフトバスを制御
して診断処理を実行するためのものであり、制御記憶は
オーバレイ部を格納しておくだめのものである。
The shift bus is used to diagnose control by microprograms, the diagnostic section is used to control the shift bus and execute diagnostic processing, and the control memory is used to store the overlay section. belongs to.

オーバレイロード要求手段は、マイクロプログラムのオ
ーバレイ部を使用する必要性を検出してデータ処理装置
を停止させ、シフトバスを制御している診断部へマイク
ロプログラムのオーバレイ部をロードするよう要求する
ためのものである。
The overlay load request means detects the need to use the overlay section of the microprogram, stops the data processing device, and requests the diagnostic section controlling the shift bus to load the overlay section of the microprogram. It is something.

一方、オーバレイロード手段はシフトバスを使用し、診
断部により制御記憶へマイクロプログラムのオーバソイ
部をロードさせるだめのものである。
On the other hand, the overlay loading means uses a shift bus to cause the diagnostic unit to load the overlay portion of the microprogram into the control memory.

再起動手段は、診断部がマイクロプログラムのオーバレ
イ部をロードし終えた後、データ処理装置を再起動する
ためのものである。
The restart means is for restarting the data processing device after the diagnostic section has finished loading the overlay section of the microprogram.

(実施例) 次に、本発明について図面を参照して詳細に説明する。(Example) Next, the present invention will be explained in detail with reference to the drawings.

第1図は、本発明によるマイクロプログラムのオーバレ
イ方式を実現するための実施例を示すブロック図である
。第1図において、1はアドレスレジスタ、2はライト
データレジスタ、3はオーバレイアドレスレジスタ、4
は比較器、5はオーバレイレジスタ、6は制御記憶、7
はマイクロプログラムレジスタ、8は診断部である。診
断部8において、81はライトパルス制御部、82はシ
フトレジスタ、83はシフトバス制御部、84はオーバ
レイメモリである。
FIG. 1 is a block diagram showing an embodiment for implementing a microprogram overlay method according to the present invention. In Figure 1, 1 is an address register, 2 is a write data register, 3 is an overlay address register, and 4 is an address register.
is a comparator, 5 is an overlay register, 6 is a control memory, 7
8 is a microprogram register, and 8 is a diagnostic section. In the diagnostic section 8, 81 is a write pulse control section, 82 is a shift register, 83 is a shift bus control section, and 84 is an overlay memory.

第1図において、アドレスレジスタ1は制御記憶6のア
ドレスを保持するためのものであり、ライトデータレジ
スタフは制御記憶6への書込みデータを保持するための
ものであり、オーバレイアドレスレジスタ3は制御記憶
Bのオーバレイ部にオーバレイのマイクロプログラムの
どの部分が入っているかを示すオーバレイアドレスを保
持するためのものである。比較器4はオーバレイアドレ
スレジスタ3の内容と、アドレスレジスタ1の内容とを
比較し、両者が不一致の時にはオーツ(レイレジスタ5
をセットし、オーバレイロード完了時には新たなオーバ
レイアドレスをオーツ(レイアドレスレジスタ3に出力
するためのものである。オーバレイレジスタ5けデータ
処理装置を停止させるホールド信号を信号線102上に
出力し、診断部8に含まれたシフト制御部83にオーツ
(レイロードを要求する信号と新たなオーバレイアドレ
スを表わす信号とを出力し、オーバレイロード完了時に
はシフト制御部83からの信号線103を介して送出さ
れているホールド解除信号によりリセットされるもので
ある。制御記憶6はマイクロプログラムを格納するため
のものであり、マイクロプログラムレジスタ7は制御記
憶6の出力を保持し、信号線104を介して各制御部に
制御信号を出力するためのものであシ、診断部8はデー
タ処理装置のシフトバス(信号線105)を制御するた
めのものである。
In FIG. 1, address register 1 is for holding the address of control memory 6, write data register is for holding write data to control memory 6, and overlay address register 3 is for holding the address of control memory 6. This is for holding an overlay address indicating which part of the overlay microprogram is stored in the overlay portion of memory B. The comparator 4 compares the contents of the overlay address register 3 and the contents of the address register 1, and if the two do not match, the comparator 4 compares the contents of the overlay address register 3 and the contents of the address register 1.
is set, and when the overlay load is completed, a new overlay address is output to the automatic (lay address register 3).A hold signal is output to the signal line 102 to stop the overlay register 5 data processing device, and the diagnostic A signal requesting a layload and a signal representing a new overlay address are output to the shift control unit 83 included in the shift control unit 8. When the overlay load is completed, the signal is sent from the shift control unit 83 via the signal line 103. The control memory 6 is for storing a microprogram, and the microprogram register 7 holds the output of the control memory 6 and is connected to each control unit via a signal line 104. The diagnostic section 8 is for controlling the shift bus (signal line 105) of the data processing device.

一方、診断部8に含まれたライトパルス制御部81は、
制御記憶8にライトデータを書込むライトパルスをシフ
ト動作の終了時に出力するものであり、シフトレジスタ
82はシフトバスを流れるシフトデータを格納するため
のものである。オーバレイ要求信号が到来すると、オー
バレイアドレス信号からオーバレイメモリ84のなかの
必要なオーバレイ部tシフトレジスタ82にロードして
、シフトバスを使用してアドレスレジスタ1とライトデ
ータレジスタ2とにセットし、シフト動作の終了時には
ライトパルス制御部81にライトパルスを出力するよう
に要求を送出する。シフトバス制御部83では上記動作
を繰返すこと罠よって、オーバレイ部をすべて制御記憶
6にロードし終えた時にはホールド解除信号を信号線1
05上に出力するものである。オーバレイメモリ84に
は、オーバレイ制御方式のマイクロプログラムが格納さ
れている。
On the other hand, the light pulse control section 81 included in the diagnosis section 8
A write pulse for writing write data into the control memory 8 is output at the end of the shift operation, and the shift register 82 is used to store the shift data flowing through the shift bus. When an overlay request signal arrives, the overlay address signal is loaded into the necessary overlay section t shift register 82 in the overlay memory 84, set in the address register 1 and write data register 2 using the shift bus, and shifted. At the end of the operation, a request is sent to the write pulse control unit 81 to output a write pulse. By repeating the above operation, the shift bus control unit 83 sends a hold release signal to the signal line 1 when all the overlay parts have been loaded into the control memory 6.
05. The overlay memory 84 stores a microprogram for an overlay control method.

次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.

第2図は、マイクロプログラムと制御記憶6の内容との
関係を示す説明図である。制御記憶Bのアドレスを形成
する14ビツトの内で、最上位の2ビツトで常駐部とオ
ーバレイ部01,10゜11とをそれぞれ区分し、オー
バレイマイクロプログラムQ1.10.11のうちの一
つが制御記憶Bのオーバレイ部にロードさせる。
FIG. 2 is an explanatory diagram showing the relationship between the microprogram and the contents of the control memory 6. Of the 14 bits that form the address of control memory B, the most significant two bits distinguish the resident section and overlay sections 01, 10, 11, respectively, and one of the overlay microprograms Q1, 10, 11 is controlled. Load it into the overlay section of memory B.

第3図は、オパレイメモリ84の内容を示す説明図であ
る。オーバレイメモリ84の内容はシフトバス(信号線
105)を介して制御記憶6にロードされるため、第8
図に示すオーバレイメモリ84の内容はアドレスと対応
するマイクロプログラムとの対から成り、オーバレイメ
モリ84にはオーバレイマイクロプログラム01.10
.11が格納されている。
FIG. 3 is an explanatory diagram showing the contents of the opalay memory 84. Since the contents of the overlay memory 84 are loaded into the control memory 6 via the shift bus (signal line 105),
The contents of the overlay memory 84 shown in the figure consist of pairs of addresses and corresponding microprograms.
.. 11 are stored.

まず、制御記憶6にはオーバレイマイクロプログラム0
1が格納されているものとする。このとキ、オーバレイ
アドレスレジスタ3には%01 Nが格納されている。
First, control memory 6 contains overlay microprogram 0.
It is assumed that 1 is stored. At this time, %01N is stored in overlay address register 3.

アドレスの最上位の2ビツトが−001,あるいは%0
1 lの時にはオーバレイは起動されないが、最上位の
2ビツトが%10の時には比較器4はアドレスレジスタ
1の内容とオーバレイアドレスレジスタ3の内容との間
の不一致が検出されるので、オーバレイが必要となる。
The most significant two bits of the address are -001 or %0
When 1 l, overlay is not activated, but when the two most significant bits are %10, comparator 4 detects a mismatch between the contents of address register 1 and overlay address register 3, so overlay is necessary. becomes.

そこで、オーバレイレジスタ5には%10’がセットさ
れ、ホールド信号が出力されてデータ処理装置を止めて
いる。このときには同時に1オ一バレイ要求信号が信号
線101を介してシフトバス制御部83に出力されてい
る。オーバレイアドレスの値が一10’であるため、シ
フトバス制御部83はオーバレイメモリ84のオーバレ
イアドレス−10’に格納されているオーバレイの内容
(アドレスとマイクロプログラムとの対)をシフトレジ
スタ82にセットする。シフトレジスタ82では上記の
内容をシフトさせ、アドレスレジスタ1とライトデータ
レジスタ2とにセットする。シフトレジスタ82には元
の値がシフトされてくるノテ、この値をシフトレジスタ
82にセーブしておく。
Therefore, %10' is set in the overlay register 5, and a hold signal is output to stop the data processing device. At this time, a one-overlay request signal is simultaneously output to the shift bus control section 83 via the signal line 101. Since the value of the overlay address is -10', the shift bus control unit 83 sets the contents of the overlay (pair of address and microprogram) stored at the overlay address -10' of the overlay memory 84 in the shift register 82. do. The shift register 82 shifts the above contents and sets them in the address register 1 and write data register 2. Note that the original value is shifted into the shift register 82, and this value is saved in the shift register 82.

シフト動作が完了するとライトノくルス制御部81を起
動してライトパルスを出力させ、制御記憶8 K ライ
トデータレジスタ2の内容を書込む。
When the shift operation is completed, the write pulse control unit 81 is activated to output a write pulse, and the contents of the control memory 8K write data register 2 are written.

次ニ、オーバレイアドレス%10’の次のオーバレイの
内容を同様にシフトレジスタ82にセットシ、制御記憶
6にこれを書込む。オーツ(レイアドレス%10’のす
べてのオーバレイの内容が書込まれると、セーブした元
の値をシフトレジスタ82にセットしてアドレスレジス
タ1の内容とライトデータレジスタ2の内容とを元に戻
す。そこで、ホールド解除信号を信号線103上に出力
し、オーバレイレジスタ5をリセットしてホールドを解
除する。ホールドが解除されるとオーバレイアドレスレ
ジスタ3には%10#がセットされ、マイクロプログラ
ムレジスタ7にはアドレスの最上位の2ビツトが%10
’であるようなオーツ(レイの内容が指定されているア
ドレスによって格納される。すなわち、オーバレイされ
たマイクロプログラムが実行されるわけである。
Next, the contents of the next overlay at overlay address %10' are similarly set in the shift register 82 and written in the control memory 6. When the contents of all overlays at lay address %10' are written, the saved original values are set in the shift register 82 to restore the contents of address register 1 and write data register 2 to their original values. Therefore, a hold release signal is output on the signal line 103 to reset the overlay register 5 and release the hold.When the hold is released, %10# is set in the overlay address register 3, and the microprogram register 7 is set to %10#. The most significant two bits of the address are %10.
'The content of the ray is stored at the specified address. In other words, the overlaid microprogram is executed.

以上のようKして、シフトハスを使用してオーバレイの
マイクロプログラムをロードすれば、容易にオーバレイ
部をロードすることができるわけである。
If the overlay microprogram is loaded using the shift hash as described above, the overlay section can be easily loaded.

(発明の効果) 本発明には以上説明したように、診断用のシフトバスを
用いてオーバレイロードできるように構成することによ
り、マイクロプログラム制御装置のハードウェアを減じ
ながら容易にオーバレイ制御方式のマイクロプログラム
をロードすることができるという効果がある。
(Effects of the Invention) As described above, the present invention has a configuration that allows overlay loading using a shift bus for diagnosis, thereby easily implementing an overlay control type microprogram control device while reducing the hardware of the microprogram control device. This has the effect of being able to load programs.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明によるマイクロプログラムのオーバレ
イ方式を実現するための実施例を示すブロック図である
。 第2図は、第1図における制御記憶の内容とマイクロプ
ログラムとの関係を示す説明図である。 第8図は、第1図におけるオーバレイメモリの内容を示
す説明図である。 1・・−7ドレスレジスタ 2・・・ライトデータレジスタ 3・e・オーバレイアドレスレジスタ 4・・・比較器 5@−・オーバレイレジスタ 6拳・・制御記憶 7@II・マイクロプログラムレジスタ8・・・診断部 81・・・ライトパルス制御部 82拳・・シフトレジスタ 83・・嗜シフトバス制御 m 84・・・オーバレイメモリ
FIG. 1 is a block diagram showing an embodiment for implementing a microprogram overlay method according to the present invention. FIG. 2 is an explanatory diagram showing the relationship between the contents of the control memory and the microprogram in FIG. 1. FIG. 8 is an explanatory diagram showing the contents of the overlay memory in FIG. 1. 1...-7 Dress register 2...Write data register 3/e/Overlay address register 4...Comparator 5@-/Overlay register 6/Control memory 7@II/Micro program register 8... Diagnosis section 81... Light pulse control section 82... Shift register 83... Shift bus control m 84... Overlay memory

Claims (1)

【特許請求の範囲】[Claims] マイクロプログラムによる制御の診断を実行するための
シフトバスと、前記シフトバスを制御して診断処理を実
行するための診断部と、前記マイクロプログラムのオー
バレイ部を使用する必要性を検出してデータ処理装置を
停止させ、前記シフトバスを制御している診断部へ前記
マイクロプログラムのオーバレイ部をロードするよう要
求するためのオーバレイロード要求手段と、前記オーバ
レイ部をロードして格納しておくための制御記憶と、前
記シフトバスを使用して前記診断部によって前記制御記
憶へ前記マイクロプログラムのオーバレイ部をロードす
るためのオーバレイロード手段と、前記診断部が前記マ
イクロプログラムのオーバレイ部をロードし終えた後、
前記データ処理装置を再起動させるための再起動手段と
を具備して構成したことを特徴とするマイクロプログラ
ムのオーバレイ方式。
A shift bus for executing diagnosis of control by a microprogram, a diagnostic unit for controlling the shift bus and executing diagnostic processing, and detecting the necessity of using the overlay unit of the microprogram and processing data. Overlay load request means for stopping the device and requesting a diagnosis section controlling the shift bus to load the overlay section of the microprogram, and a control for loading and storing the overlay section. storage; and overlay loading means for loading an overlay portion of the microprogram into the control storage by the diagnostic unit using the shift bus, after the diagnostic unit has finished loading the overlay portion of the microprogram. ,
1. A microprogram overlay system, comprising restart means for restarting said data processing device.
JP26144384A 1984-12-11 1984-12-11 Microprogram overlay system Pending JPS61139835A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26144384A JPS61139835A (en) 1984-12-11 1984-12-11 Microprogram overlay system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26144384A JPS61139835A (en) 1984-12-11 1984-12-11 Microprogram overlay system

Publications (1)

Publication Number Publication Date
JPS61139835A true JPS61139835A (en) 1986-06-27

Family

ID=17361962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26144384A Pending JPS61139835A (en) 1984-12-11 1984-12-11 Microprogram overlay system

Country Status (1)

Country Link
JP (1) JPS61139835A (en)

Similar Documents

Publication Publication Date Title
JPH0430053B2 (en)
JPS58197553A (en) Program monitor
JPH05108548A (en) Dma controller
JPH0192856A (en) Apparatus and method for protecting main memory unit using access and defect logic signal
JPS61139835A (en) Microprogram overlay system
US7877533B2 (en) Bus system, bus slave and bus control method
JPS63282852A (en) Stand-by system diagnosing system in duplex processing system
JP2825589B2 (en) Bus control method
JPS61264447A (en) Recording device for instruction execution event
JPH022176B2 (en)
JPH05165737A (en) Memory test system
JPH0447350A (en) Main storage read/response control
JPS6326416B2 (en)
JPH0421058A (en) Subprocessor program loading system
JPH02183342A (en) Interruption controller
JPH0324640A (en) Debugging system for information processor
JPS60256858A (en) Program loading system
JPS63284673A (en) Information processor
JPS62192824A (en) Access system for processor
JPS62237533A (en) Data processor
JPH0217544A (en) Information processor
JPS63123137A (en) Address coincidence signal generating system
JPH0148563B2 (en)
JPH04181321A (en) Microprogram loading system
JPH0833825B2 (en) Microprocessor